CN1309049C - 制造闪存装置的方法 - Google Patents

制造闪存装置的方法 Download PDF

Info

Publication number
CN1309049C
CN1309049C CNB2004100565681A CN200410056568A CN1309049C CN 1309049 C CN1309049 C CN 1309049C CN B2004100565681 A CNB2004100565681 A CN B2004100565681A CN 200410056568 A CN200410056568 A CN 200410056568A CN 1309049 C CN1309049 C CN 1309049C
Authority
CN
China
Prior art keywords
film
polysilicon
polysilicon film
oxidation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100565681A
Other languages
English (en)
Other versions
CN1591831A (zh
Inventor
李圣勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1591831A publication Critical patent/CN1591831A/zh
Application granted granted Critical
Publication of CN1309049C publication Critical patent/CN1309049C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造闪存装置的方法，包括：按顺序形成栅极氧化物膜、浮置栅极电极的第一多晶硅膜以及衬垫氮化物膜于半导体基板上；图案化以形成隔离膜图案及浮置栅极电极图案；采用绝缘膜填充该隔离膜图案以形成隔离膜并接着剥离该衬垫氮化物膜；按顺序形成介电膜、控制栅极电极的第二多晶硅膜以及金属硅化物膜于所得结构上；图案化以形成一控制栅极电极图案；针对该些所得结构执行一电化学处理，使得位于该隔离膜上的第二多晶硅膜，以及除形成于该浮置栅极电极图案中的第一多晶硅膜以外的第一多晶硅膜成为多孔硅膜；针对该些所得结构执行一热氧化处理以便该多孔硅膜成为一第一氧化物膜；以及形成第二氧化物膜于整个所得结构上。

Description

制造闪存装置的方法
技术领域
本发明涉及一种制造半导体装置的方法，更明确地说，涉及一种制造闪存装置的方法。
背景技术
一种形成栅极电极于闪存装置中的方法分类为，一种形成浮置栅极电极的方法以及一种形成控制栅极电极的方法。为满足浮置栅极电极的耦合比率，必须增加成为浮置栅极电极的第一多晶硅膜的表面区域。此时，增加第一多晶硅膜的表面区域的方法包括，一种增加第一多晶硅膜的宽度的方法以及一种增加第一多晶硅膜的厚度的方法。传统上，通常使用增加第一多晶硅膜的宽度(图1中的“a”)的方法。
然而若第一多晶硅膜的宽度增加，则必须增加有源区域与有源区域之间的间隔。因此，存在以下问题：形成于有源区域中的隔离膜的宽度会增加，从而增加单元尺寸。
在此，需要用以形成第一多晶硅膜的技术，以用于能减小单元尺寸同时满足浮置栅极电极的耦合比率的浮置栅极电极。
发明内容
因此，考虑到以上问题而实施本发明，而且本发明的目的是提供一种制造闪存装置的方法，其中形成可用于减小单元尺寸同时满足浮置栅极电极的耦合比率的浮置栅极电极的第一多晶硅膜。
为达到以上目的，依据本发明的优选具体实施例，提供一种制造闪存装置的方法，其包括以下步骤：按顺序形成栅极氧化物膜、浮置栅极电极的第一多晶硅膜以及衬垫氮化物膜于半导体基板上；图案化栅极氧化物膜、第一多晶硅膜、衬垫氮化物膜以及半导体基板达一给定厚度，以同时形成隔离膜图案及浮置栅极电极图案；采用绝缘膜填充隔离膜图案以形成隔离膜并接着剥离衬垫氮化物膜；按顺序形成介电膜、控制栅极电极的第二多晶硅膜以及金属硅化物膜于所得结构上；图案化金属硅化物膜及第二多晶硅膜以形成控制栅极电极图案；针对所得结构执行电化学处理，使得位于该隔离膜上的第二多晶硅膜，以及除形成于该浮置栅极电极图案中的第一多晶硅膜以外的第一多晶硅膜成为多孔硅膜；针对所得结构执行热氧化处理以便该多孔硅膜成为第一氧化物膜；以及形成第二氧化物膜于整个所得结构上。
其中形成多孔硅膜的第一多晶硅膜最好为形成于浮置栅极电极图案之间的膜。
第二氧化物膜最好为控制栅极电极图案之间的绝缘膜。
最好在将形成为控制栅极电极的半导体基板安装于作业单元之中的状态下执行电化学处理。
作业单元最好包括与半导体基板间隔达给定距离的参考电极与相对电极；照射在半导体基板上的紫外光线；以及填充于作业单元中，以便浸没参考电极与相对电极的给定区域的电解溶液。
热氧化处理最好包括在温度范围为约700至900℃的H2及O2气体大气条件下执行湿式氧化处理。
第一多晶硅膜最好形成为约1350的厚度。
附图说明
图1为显示传统闪存装置的配置图；
图2为显示依据本发明的闪存装置的配置图；
图3A至图7A为沿图1的线A-A′所取的闪存装置的断面图，其用以解释制造闪存装置的方法；以及
图3B至图7B为沿图1的线B-B′所取的闪存装置的断面图，其用以解释制造闪存装置的方法。
简单符号说明
10  半导体基板
12  栅极氧化物膜
14  第一多晶硅膜
16  隔离膜
18  ONO介电膜
20  第二多晶硅膜
22 硅化钨膜
24 氮化物膜
26 多孔硅膜
28 第一氧化物膜
30 第二氧化物膜
具体实施方式
现在参考附图说明依据本发明的优选具体实施例。因为因让本领域技术人员能了解本发明的目的而提供优选具体实施例，所以可采用多种方式修改该些优选具体实施例，而且本发明的范畴不限于下文说明的优选具体实施例。
同时，在其描述为一膜“在”另一膜或半导体基板上的情况下，该一膜可直接接触另一膜或半导体基板。或者，可将第三膜插入一膜与另一膜或半导体基板之间。此外，在附图中，为方便解说及澄清而放大各层的厚度及尺寸。用相同参考数字以识别相同或类似零件。
图2为显示依据本发明的闪存装置的配置图，图3A至图7A为沿图1的线A-A′所取的闪存装置的断面图，其用以解释制造闪存装置的方法，而图3B至图7B为沿图1的线B-B′所取的闪存装置的断面图，其用以解释制造闪存装置的方法。
参考图3A及图3B，按顺序形成栅极氧化物膜12、浮置栅极电极的第一多晶硅膜14以及衬垫氮化物膜(图中未显示)于由硅材料制成的半导体基板10上。将光致抗蚀剂图案形成于衬垫氮化物膜(图中未显示)上的预定区域中。采用光致抗蚀剂图案作为蚀刻光掩模，将衬垫氮化物膜(图中未显示)、第一多晶硅膜14、栅极氧化物膜12以及半导体基板10的各膜或基板蚀刻成给定厚度，从而同时形成隔离膜图案于非有源区域中，以及浮置栅极电极图案于有源区域中。
同时，若传统隔离膜图案的宽度(非有源区域中的宽度，即图1中的“b”)为120nm，则浮置栅极电极图案的第一多晶硅膜的宽度(有源区域中的宽度，即图1中的“a”)为90nm。亦即节距尺寸为210nm。在本发明中，可以使隔离膜图案的宽度(图3A中的“d”)，以及浮置栅极电极图案的第一多晶硅膜的宽度(图3A中的“c”)同样为90nm。因为可将节距尺寸减小为180nm，所以可减小单元尺寸。
此外，成为浮置栅极电极图案的第一多晶硅膜的厚度传统上为1000，而在本发明中成为浮置栅极电极图案的第一多晶硅膜14的厚度(图3A中的“e”)为1350。虽然先前技术及本发明的第一多晶硅膜的宽度相同，但是依据本发明的第一多晶硅比先前技术的第一多晶硅厚。结果，依据本发明的第一多晶硅膜的表面区域比先前技术增加甚多。本发明的耦合比率优于先前技术。
接着，针对所得结构执行氧化处理，从而形成侧壁氧化物膜(图中未显示)，以保护隔离膜图案的侧壁。接着采用氧化物材料(例如HDP氧化物膜)填充隔离膜图案，以形成隔离膜16。接着剥离其余的衬垫氮化物膜(图中未显示)。
参考图4A及图4B，按顺序形成ONO介电膜18、控制栅极电极的第二多晶硅膜20、硅化钨膜22以及衬垫氮化物膜24于其中形成隔离膜16的所得结构上。
参考图5A及图5B，将光致抗蚀剂图案(图中未显示)形成于氮化物膜24的预定区域中。采用光致抗蚀剂图案作为蚀刻光掩模，蚀刻氮化物膜24、硅化钨膜22以及第二多晶硅膜20，从而形成控制栅极电极图案。
参考图6A及图6B，针对所得结构执行电化学处理，使得位于隔离膜16上的第二多晶硅膜20，以及除形成于浮置栅极电极图案中的第一多晶硅膜以外的第一多晶硅膜14成为多孔硅膜26。
同时，针对隔离膜16与栅极氧化物膜12选择性地执行电化学处理。两膜12及16作为电化学处理的终止层。
同时，电化学处理使多晶硅膜成为多孔硅膜的处理。在将形成为控制栅极电极的半导体基板安装于执行电化学处理的作业单元中的状态下执行此处理。
作业单元使作为相对电极的钯电极与作为参考电极的氢标准电极，在钯电极以及氢标准电极与半导体基板保持预定距离的状态下可浸没在电解液中；并使电压可施加于半导体基板的背后。
电解液包括其中以给定容量混合HF及乙醇的溶液。紫外光线照射在作业单元上。
因此，依靠作业单元中执行的电气化学电化学处理，多晶硅膜可成为多孔硅膜。
参考图7A及图7B，针对藉由电化学处理形成的多孔硅膜26，执行热氧化处理，从而使多孔硅膜26成为第一氧化物膜28。热氧化处理包括在温度范围为约700至900℃的H2及O2气氛下执行湿式氧化处理。第一氧化物膜28成为在浮置栅极电极图案之间进行绝缘的绝缘膜。其后，将第二氧化物膜30形成于整个所得结构上，从而完成处理。第二氧化物膜30成为在控制栅极电极图案之间进行绝缘的绝缘膜。
同时，将控制栅极电极图案以及浮置栅极电极图案均匀地形成于周边区域中，该些区域为不同于其中形成控制栅极电极图案及浮置栅极电极图案的单元区域的区域。可进一步执行以下处理：返回蚀刻第二氧化物膜及第一氧化物膜，以在电极图案的侧壁上形成间隔。此时，在进行返回蚀刻处理以形成间隔时，当蚀刻第一氧化物膜28及第二氧化物膜30时，可以防止第二氧化物膜因氮化物膜24而遭受过度蚀刻。
依据以上说明的本发明，藉则增加浮置栅极电极的第一多晶硅膜的厚度，可增加浮置栅极电极的表面区域。因此可以减小单元尺寸，同时满足浮置栅极电极的耦合比率。
此外，透过电化学处理及热氧化处理，形成于浮置栅极电极之间的、具有增加厚度的第一多晶硅膜可成为绝缘氧化物膜。因此可在较窄浮置栅极电极的图案之间的区域中防止短路。因此可以确保浮置栅极电极的增加区域。因此本发明具有以下效应：其可以减小单元尺寸，同时减小浮置栅极电极的耦合比率。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (7)

1、一种制造闪存装置的方法，其包括以下步骤：
于一半导体基板上按顺序形成一栅极氧化物膜、一用作浮置栅极电极的一第一多晶硅膜以及一衬垫氮化物膜；
图案化该栅极氧化膜、该第一多晶硅膜、该衬垫氮化物膜以及该半导体基板达一给定厚度，以同时形成一隔离膜图案以及一浮置栅极电极图案；
采用一绝缘膜填充该隔离膜图案以形成一隔离膜，并接着剥离该衬垫氮化物膜；
于所得结构上按顺序形成一介电膜、一用作控制栅极电极的一第二多晶硅膜以及一金属硅化物膜；
图案化该金属硅化物膜以及该第二多晶硅膜以形成一控制栅极电极图案；
针对所得结构执行一电化学处理，使得位于该隔离膜上的第二多晶硅膜，以及除形成于该浮置栅极电极图案中的第一多晶硅膜以外的第一多晶硅膜成为多孔硅膜；
针对所得结构执行一热氧化处理，以便该多孔硅膜成为一第一氧化物膜；以及
于整个所得结构上形成一第二氧化物膜。
2、如权利要求1的方法，其中，成为该多孔硅膜的该第一多晶硅膜为形成于该些浮置栅极电极图案之间的该第一多晶硅膜。
3、如权利要求1的方法，其中该第二氧化物膜为该些控制栅极电极图案之间的一绝缘膜。
4、如权利要求1的方法，其中在将形成为该控制栅极电极的该半导体基板安装于一作业单元中的状态下执行该电化学处理。
5、如权利要求4的方法，其中该作业单元包括：
一参考电极与一相对电极，其与该半导体基板间隔达一给定距离；
紫外光线，其照射在该半导体基板上；以及
一电解溶液，其填充在该作业单元中以便浸没该参考电极与该相对电极的给定区域。
6、如权利要求1的方法，其中该热氧化处理包括在一温度范围为700至900℃的H2及O2气氛下执行一湿式氧化处理。
7、如权利要求1的方法，其中该第一多晶硅膜厚度约为1350。
CNB2004100565681A 2003-09-05 2004-08-10 制造闪存装置的方法 Expired - Fee Related CN1309049C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0062073A KR100537278B1 (ko) 2003-09-05 2003-09-05 플래쉬 메모리소자의 제조방법
KR62073/03 2003-09-05
KR62073/2003 2003-09-05

Publications (2)

Publication Number Publication Date
CN1591831A CN1591831A (zh) 2005-03-09
CN1309049C true CN1309049C (zh) 2007-04-04

Family

ID=33516455

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100565681A Expired - Fee Related CN1309049C (zh) 2003-09-05 2004-08-10 制造闪存装置的方法

Country Status (6)

Country Link
US (1) US6835620B1 (zh)
JP (1) JP4624014B2 (zh)
KR (1) KR100537278B1 (zh)
CN (1) CN1309049C (zh)
DE (1) DE102004031516A1 (zh)
TW (1) TWI255016B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302950A (ja) * 2005-04-15 2006-11-02 Renesas Technology Corp 不揮発性半導体装置および不揮発性半導体装置の製造方法
KR100751687B1 (ko) * 2005-06-30 2007-08-23 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP5526162B2 (ja) * 2012-01-16 2014-06-18 ルネサスエレクトロニクス株式会社 不揮発性半導体装置および不揮発性半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262998A (zh) * 1999-02-10 2000-08-16 李韫言 高传热效率的热汽喷墨打印头
US6180454B1 (en) * 1999-10-29 2001-01-30 Advanced Micro Devices, Inc. Method for forming flash memory devices
US6437417B1 (en) * 2000-08-16 2002-08-20 Micron Technology, Inc. Method for making shallow trenches for isolation
CN1428846A (zh) * 2001-12-22 2003-07-09 海力士半导体有限公司 制造闪存单元的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5177079A (ja) * 1974-12-27 1976-07-03 Fujitsu Ltd Handotaisochinoseizohoho
JPS5389375A (en) * 1977-01-17 1978-08-05 Nec Corp Production of semiconductor device
JPS5544725A (en) * 1978-09-27 1980-03-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacture
JPS61176114A (ja) * 1985-01-31 1986-08-07 Fujitsu Ltd 半導体装置の製造方法
JP3207505B2 (ja) * 1992-03-27 2001-09-10 株式会社半導体エネルギー研究所 多孔質珪素部材の作製方法
JPH07235691A (ja) * 1994-02-24 1995-09-05 Nippon Steel Corp 発光素子
JPH07288337A (ja) * 1994-04-15 1995-10-31 Nippon Steel Corp 発光素子
US5510633A (en) * 1994-06-08 1996-04-23 Xerox Corporation Porous silicon light emitting diode arrays and method of fabrication
US5599727A (en) * 1994-12-15 1997-02-04 Sharp Kabushiki Kaisha Method for producing a floating gate memory device including implanting ions through an oxidized portion of the silicon film from which the floating gate is formed
JP3344162B2 (ja) * 1995-04-28 2002-11-11 ソニー株式会社 電界効果型半導体装置の製造方法
JP3490903B2 (ja) * 1997-09-11 2004-01-26 Ｋｄｄｉ株式会社 半導体発光素子およびその製造方法
JP3867378B2 (ja) * 1997-12-09 2007-01-10 ソニー株式会社 半導体不揮発性記憶装置の製造方法
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
JP4423576B2 (ja) * 1998-12-10 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及びその製造方法
JP2000223596A (ja) * 1999-02-03 2000-08-11 Sony Corp 半導体不揮発性記憶装置およびその製造方法
CN1205685C (zh) * 1999-11-17 2005-06-08 尼电源系统公司 具有硅基片的燃料电池
JP4109845B2 (ja) * 2001-08-10 2008-07-02 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR100436289B1 (ko) * 2002-07-18 2004-06-16 주식회사 하이닉스반도체 플래시 메모리 셀의 게이트 구조와 그 형성방법 및유전체막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262998A (zh) * 1999-02-10 2000-08-16 李韫言 高传热效率的热汽喷墨打印头
US6180454B1 (en) * 1999-10-29 2001-01-30 Advanced Micro Devices, Inc. Method for forming flash memory devices
US6437417B1 (en) * 2000-08-16 2002-08-20 Micron Technology, Inc. Method for making shallow trenches for isolation
CN1428846A (zh) * 2001-12-22 2003-07-09 海力士半导体有限公司 制造闪存单元的方法

Also Published As

Publication number Publication date
JP2005086198A (ja) 2005-03-31
TW200516724A (en) 2005-05-16
JP4624014B2 (ja) 2011-02-02
CN1591831A (zh) 2005-03-09
DE102004031516A1 (de) 2005-03-31
KR20050024852A (ko) 2005-03-11
US6835620B1 (en) 2004-12-28
KR100537278B1 (ko) 2005-12-19
TWI255016B (en) 2006-05-11

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
US7563712B2 (en) Method of forming micro pattern in semiconductor device
CN101281857B (zh) 半导体器件的制造方法
US20030178688A1 (en) Stacked spacer structure and process
CN1614751A (zh) 制造闪存装置的方法
CN1146034C (zh) 下埋式微细金属连线的制造方法
KR100609578B1 (ko) 플래쉬 메모리소자의 플로팅 게이트전극 형성방법
CN1309049C (zh) 制造闪存装置的方法
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR0151048B1 (ko) 반도체 장치의 접촉창 형성방법
CN1231949C (zh) 形成栅极结构的方法、自对准接触孔结构及其形成方法
CN1295755C (zh) 一种形成凹槽栅极结构的方法
CN100346471C (zh) 闪存存储元件的制造方法
CN1286164C (zh) 具有自行对准接触窗的存储器元件的制造方法及结构
KR100532944B1 (ko) 반도체 소자의 캐패시터 형성방법
KR0165461B1 (ko) 반도체장치의 콘택 형성방법
KR100207455B1 (ko) 경사면을 갖는 도전층을 구비하는 반도체 장치의 제조 방법
KR100533964B1 (ko) 텅스텐폴리메탈 게이트전극을 구비한 반도체 소자의 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
CN1501447A (zh) 形成自对准接触窗结构的方法
CN1349250A (zh) 以镶嵌工艺形成栅极的方法
CN101064314A (zh) 非易失性存储器及其制造方法
CN1435879A (zh) 非挥发性内存的制造方法
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20020040270A (ko) 반도체소자 콘택 식각 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20130810