CN1277306C - 分离栅极快闪存储单元的多晶硅间隙壁的制造方法 - Google Patents

Abstract

本发明公开一种分离栅极快闪存储单元(Split Gate Flash Cell)的多晶硅间隙壁(Polysicilion Spacer)的制造方法，其在完成快闪存储单元的分离栅极的主体结构，并在此主体结构上覆盖多晶硅层后，再覆盖一层由氮氧化硅(SiON)或氮化硅(SiN)所构成的硬掩模(Hard Mask)层。通过此硬掩模的保护，可在进行多晶硅层的间隙壁蚀刻时，防止孔洞(Punch)在基材中形成，并造成垂直的间隙壁。此外，更可在多晶硅层的间隙壁蚀刻进行一段时间后，以氧等离子体在多晶硅层上形成氧化层来当作牺牲硬掩模。由于此牺牲硬掩模可避免在间隙壁上形成凹陷区，因此可获得形状更趋于方形的间隙壁结构。

Description

分离栅极快闪存储单元的多晶硅间隙壁的制造方法

技术领域

本发明有关于一种分离栅极快闪存储单元(Split Gate Flash Cell)制作工艺，特别是有关于一种分离栅极快闪存储单元的多晶硅间隙壁(Polysicilion Spacer)的制造方法。

背景技术

依存取功能的差异，内存组件大致上可区分为随机存取存储器(Random Access Memory；RAM)及只读存储器(Read Only Memory；ROM)两大类。由于随机存取存储器需要通过电源的供应才能留住所储存的数据，因此又称为易失性(Volatile)内存。而只读存储器所储存的数据并不会因中断电源的供应而流失，因此亦称为非易失性(Nonvolatile)内存。此外，又可依数据存取方式的不同，而将只读存储器区分为掩模式只读存储器(Mask Read Only Memory；MROM)、可编程只读存储器(Programmable ROM；PROM)、可擦除可编程只读存储器(Erasable Programmable ROM；EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable ROM；EEPROM)、以及闪存等。

随着，信息家电(IA)以及笔记型计算机、通讯器材等可便携式电子组件普及化，因而对电可擦除可编程只读存储器及闪存等存取功能如同磁盘驱动器的内存的需求量大幅增加。其中，电可擦除可编程只读存储器与闪存最大的差异在于，电可擦除可编程只读存储器的数据的存取以一个位(Bit)为单位，而闪存的数据的存取则以一个区段(Block)为单位。相较之下，闪存的数据存取速度远大于电可擦除可编程只读存储器。因此，闪存广泛地应用于数据储存系统中。

请参照图1至图10，其绘示公知制造分离栅极快闪存储单元的多晶硅间隙壁的剖面流程图。首先，在半导体和基材100上依序覆盖氧化层102以及多晶硅层104，形成如图1所示的堆栈结构。其中，上述的氧化层102以及多晶硅层104为用以制作浮栅极(FloatingGate)的材料层。再形成氮化层106覆盖在多晶硅层104上，并定义此氮化层106，而移除部分的氮化层106以及部分的多晶硅层104，借此以形成开口108。其中，开口108用以制作部分的内存栅极组件的区域，而且多晶硅层104区域内的开口108的侧壁成倾斜状，而形成凹槽状结构，如图2所示的结构。

接着，在开口108形成氮化层间隙壁109。之后，再形成氧化层间隙壁110，如图3所示的结构。使用例如显影以及蚀刻制作工艺去除部分的多晶硅层104，并暴露出部分的氧化层102。接着，形成氧化层间隙壁114，并暴露出部分的基材100。然后再进行离子注入步骤，借以形成源极区112，如图4所示的结构。

之后，形成多晶硅层116覆盖在部分的氧化层间隙壁110、氧化层间隙壁114、以及部分的基材100上。再次利用例如回蚀刻的方式去除多余的多晶硅层116，而仅留下开口108内的多晶硅层116。此时，已完成了闪存的源极区112的内部联机布植。利用例如热氧化的方式进行多晶硅层116表面的氧化，借此以在多晶硅层116的表面形成氧化层118。待氧化层118形成后，去除其余的氮化层106、部分的多晶硅层104、部分的氧化层102、以及氮化层间隙壁109，而完成分离栅极快闪存储单元的预设结构117，如图5所示。

然后，形成氧化层120覆盖在预设结构117以及基材100上。再形成多晶硅层122覆盖在氧化层120上，其中多晶硅层122用以作为后来所制作的间隙壁的材料。此时，便可进行预设结构117所在的栅极区域的图案化，而形成如图6所示的结构。而经图案化后，会使多晶硅层122以及氧化层120产生倾斜状的侧壁124，如图6所示的结构。

当于基材100的另一部分上形成逻辑(Logic)栅极(未绘示)时，会依序沉积氧化硅、多晶硅、以及氮氧化硅(SiON)等材料层。在完成逻辑栅极后，仍有部分的氧化硅覆盖在预设结构117上的多晶硅层122上，形成氧化层126，而部分的多晶硅也会残留在侧壁124旁，形成多晶硅层128，如图7所示。此时，先利用显影以及蚀刻制作工艺去除所残留的部分多晶硅层128。并同时进行回蚀刻步骤，而将部分的氧化层126以及部分的多晶硅层122去除，借此在预设结构117旁形成多晶硅间隙壁130。由于预设结构117及氧化层126的结构和回蚀刻的交互作用，而导致在所形成的多晶硅间隙壁130的表面上产生凹陷区132，进而严重影响存储单元119的电性稳定度，并导致可靠度的大幅下降。此外，当多晶硅间隙壁130制作完成后，仍有一部分的氧化层126以及多晶硅层128残留，如图8所示的结构。另一方面，由于氧化层126在制造逻辑栅极时所形成，因此造成氧化层126的厚度在存储单元119的两端较薄。因而在存储单元的两端的操作区(Operation Domain；OD)上，导致蚀刻剂深入并蚀刻基材100而形成孔洞等缺陷。

于是，在进行后续的制作工艺步骤前，必须先借此助额外的光掩模(未绘示)来进行残留的氧化层126以及多晶硅层128的去除。先在图8的存储单元119的结构上涂布光阻层134，再利用光掩模对光阻层134进行曝光以及显影步骤，而将覆盖在残留的氧化层126以及多晶硅层128上的光阻层134去除，借此以将残留的氧化层126、多晶硅层128、以及部分的氧化层120暴露出来，如图9所示。此时，利用剩下来的光阻层134当作掩模，先对氧化层126以及所暴露的氧化层120进行湿式浸泡(Wet Dip)步骤，而将氧化层126以及暴露的氧化层120去除。再次利用剩下来的光阻层134当作掩模，而以例如干式蚀刻的方式，将多晶硅层128去除。完成残留的氧化层126以及多晶硅层128的去除后，便可将光阻层134予以剥除。然后，可进行后续的制作工艺步骤，以完成分离栅极闪存的存储单元119的制作。

发明内容

鉴于上述公知制造分离栅极快闪存储单元的多晶硅间隙壁时，必须使用额外的光掩模来去除栅极区的间隙壁两旁的残留材料，且在间隙壁的蚀刻过程中，又常会在操作区的基材上形成孔洞缺陷。而且，间隙壁无法形成较佳的方形结构，并在间隙壁上形成凹陷区，而导致后续的离子植入步骤无法获得有效控制，进而影响存储单元的电性稳定度。

因此，本发明的主要目的为提供一种分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其在快闪存储单元的主体结构上的多晶硅层上，覆盖一层由氮氧化硅(SiON)或氮化硅所组成的硬掩模层。通过此额外注入的硬掩模层，可在蚀刻多晶硅层以形成间隙壁的过程中，不须额外使用光掩模来去除栅极区两旁的材料残余，降低成本。而且，更可避免在基材中形成孔洞，而提升制作工艺的可靠度。

本发明的再一目的就是通过在制造分离栅极快闪存储单元的多晶硅间隙壁期间，使用氧等离子体在多晶硅层上形成氧化硬掩模。通过，适时提供的氧化硬掩模，可先对多晶硅层的蚀刻表面进行修整，再完成后续之间隙壁蚀刻。因此，可获得结构近似方形的间隙壁，而改善存储元件的电性表现。而且，所形成的方形间隙壁结构可进一步地防止后续的离子被植入而穿透进入基材中，并避免存储元件因电性阻绝不良而产生意外导通的现象。

根据以上所述的主要目的，本发明更提供了一种分离栅极快闪存储单元的多晶硅间隙壁的制造方法，至少包括：提供一基材，其中此基材的一部分上形成有上述的分离栅极快闪存储单元的一预设结构；形成一多晶硅层覆盖在上述的基材以及分离栅极快闪存储单元的预设结构上；形成一硬掩模层覆盖在上述的多晶硅层上；进行一定义步骤，借此以去除部分的多晶硅层以及部分的硬掩模层，而暴露出基材的另一部分；形成一逻辑栅极于基材的另一部分上，并在上述的多晶硅层的另一部分上形成一第一氧化层；进行一第一蚀刻步骤，借此以去除上述的第一氧化层，而约暴露出多晶硅层的另一部分，其中进行此第一蚀刻步骤所使用的气体为四氟化碳(CF₄)；进行一第二蚀刻步骤，借此以去除多晶硅层的另一部分的一部分，其中此第二蚀刻步骤所使用的气体至少包括四氟化碳、氯气(Cl₂)、溴化氢(HBr)、以及氦气(He)/氧气混合气体；进行一等离子体处理，借此以在其余的多晶硅层上覆盖一第二氧化层，其中此等离子体处理使用氧气当作反应气体；进行一第三蚀刻步骤，借此以去除部分的第二氧化层，其中第三蚀刻步骤的反应气体为四氟化碳；进行一第四蚀刻步骤，借此以在上述的分离栅极快闪存储单元的预设结构的两侧形成复数个多晶硅间隙壁，并产生一残余物，其中第四蚀刻步骤的反应气体至少包括四氟化碳、氯气、溴化氢、以及氦气/氧气混合气体；以及进行一第五蚀刻步骤，借此以去除上述的残余物，其中第五蚀刻步骤使用溴化氢以及氦气/氧气混合气体当作反应气体。

附图说明

本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细的阐述，其中：

图1至图10为绘示公知制造分离栅极快闪存储单元的多晶硅间隙壁的剖面流程图；

图11至图20为绘示本发明的一较佳实施例的制造分离栅极快闪存储单元的多晶硅间隙壁的剖面流程图。

标号说明：

100 基材                102 氧化层

104 多晶硅层            106 氮化层

108 开口                109 氮化层间隙壁

110 氧化层间隙壁        112 源极区

114 氧化层间隙壁        116 多晶硅层

117 预设结构            118 氧化层

119 存储单元            120 氧化层

122 多晶硅层            124 侧壁

126 氧化层              128 多晶硅层

130 多晶硅间隙壁        132 凹陷区

134 光阻层              200 基材

202 氧化层              204 多晶硅层

206 氮化层              208 开口

209 氮化层间隙壁        210 氧化层间隙壁

212 源极区              214 氧化层间隙壁

216 多晶硅层            217 预设结构

218 氧化层              219 存储单元

220 氧化层              222 多晶硅层

224 硬掩模层            226 侧壁

228 氧化层              230 多晶硅层

232 氧化层              234 多晶硅间隙壁

发明详细说明：

本发明公开一种分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其利用氮氧化硅或氮化硅来作为多晶硅间隙壁的蚀刻硬掩模，并在多晶硅间隙壁的蚀刻过程中，进行氧等离子体处理以形成掩模层来修补蚀刻外型。因此，可获得具方形结构的多晶硅间隙壁，并防止孔洞等缺陷在基材中形成。为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图11至图20的图标。

在闪存组件中，分离栅极闪存组件与堆栈栅极闪存组件相较之下，更为省电，而且集成电路的体积更加微小。因此，目前分离栅极闪存已成为相当受欢迎的存储元件。在分离栅极闪存中，通常利用多晶硅间隙壁来做为字线(Word Line)，来降低分离栅极闪存的尺寸。

请参照图11至图20，其绘示本发明的一较佳实施例的制造分离栅极快闪存储单元的多晶硅间隙壁的剖面流程图。首先，提供半导体的基材200，并在基材200上覆盖依序堆栈的氧化层202以及多晶硅层204，借此以提供制作浮栅极的材料层，而形成如图11所示的结构。其中，氧化层202的厚度约为80，而多晶硅层204的厚度则约为800。再于多晶硅层204上覆盖一层氮化层206后，利用例如显影以及蚀刻制作工艺对氮化层206进行定义，而将部分的氮化层206以及部分的多晶硅层204移除，但并不暴露氧化层202，借此以形成开口208。开口208用以提供制作部分的内存栅极组件的区域。其中，开口208在多晶硅层204区域内的侧壁成倾斜状，而使开口208的底部呈现凹槽状，如图12所示。

在完成开口208的制作后，在开口208的侧壁形成氮化层间隙壁209。接着，再于氮化层间隙壁209旁形成氧化层间隙壁210，其结构如图13所示。利用例如显影以及蚀刻制作工艺去除部分的多晶硅层204，并暴露出部分的氧化层202。再于氧化层间隙壁210旁形成氧化层间隙壁214，并暴露出部分的基材200。然后进行离子注入步骤，借此以在基材200中形成源极区212，而形成如图14所示的结构。

当在开口208的侧壁上制作出氧化层间隙壁214后，形成多晶硅层216覆盖在部分的氧化层间隙壁210、氧化层间隙壁214、以及部分的基材200上。再利用例如回蚀刻技术，移除部分的多晶硅层216，而仅保留位于开口208内的多晶硅层216，借此以注入出闪存的源极区212的内部联机。此时，利用例如热氧化法使多晶硅层216的表面产生氧化，而在多晶硅层216的表面上形成氧化层218。当氧化层218形成后，去除剩余的氮化层206、部分的多晶硅层204、部分的氧化层202、以及氮化层间隙壁209，而形成如图15所示的结构。至此，已完成了分离栅极闪存的存储单元219(见图20)的预设结构217。

然后，形成氧化层220覆盖在预设结构217以及基材200上。再形成厚度约为1600的多晶硅层222覆盖在氧化层220上，其中此多晶硅层222用来当作多晶硅间隙壁234(见图20)的材料。接着，在多晶硅层222上覆盖一层硬掩模层224，其中硬掩模层224用以做为后续的间隙壁蚀刻的牺牲掩模，而硬掩模层224的材料可例如为氮化硅或氮氧化硅等。此时，便可进行栅极区域的图案化步骤，而形成如图16所示的结构。经图案化后，硬掩模层224、多晶硅层222、以及氧化层220所构成的堆栈结构的侧壁226呈现倾斜状，如图16所示。

接下来的制作工艺在基材200的另一部分上制作逻辑栅极(未绘示)，其先在基材200上依序覆盖氧化硅、多晶硅、以及氮氧化硅等材料层，再进行逻辑栅极的定义以完成逻辑栅极的架构。在完成逻辑栅极的定义后，仍有一些氧化硅覆盖在多晶硅层222尾端，形成氧化层228，而一些多晶硅亦会残留在侧壁226旁，形成多晶硅层230，如图17所示的结构。

接着，进行多晶硅间隙壁234的蚀刻，在此之前，先利用例如显影以及蚀刻制作工艺将残留的部分多晶硅层230去除，如图18所示。首先，进行氧化层228的湿式浸泡步骤，而去除氧化层228，再进行第一穿透性(Break Through)蚀刻步骤，将硬掩模层224移除，但仍有部分的硬掩模层224残留在侧壁226旁。其中，第一穿透性蚀刻步骤所使用的反应气体可例如为四氟化碳。接着，进行第一主要蚀刻步骤，而去除部分的多晶硅层222，并同时去除多晶硅层230。其中，第一主要蚀刻步骤所使用的反应气体可例如至少包括四氟化碳、氯气、溴化氢、以及氦气/氧气混合气体。

由于，进行上述的残留氧化层228的湿式浸泡步骤时，可利用硬掩模层224当作保护层。因此，残留氧化层228的去除可在多晶硅间隙壁234形成前进行，且不须再多使用一道光掩模，可降低成本并减少不必要的程序。此外，在进行多晶硅层222的蚀刻时，硬掩模层224可提供基材200的操作区较为有效的保护。因此，可避免蚀刻步骤在操作区上形成孔洞缺陷，进而可改善组件的可靠度以及电性稳定度。

将部分的多晶硅层222去除后，先进行等离子体处理，借此以在剩余的多晶硅层222上形成氧化层232，并修补剩余的多晶硅层222的蚀刻表面，如图19所示的结构。其中，等离子体处理步骤可使用例如氧气当作反应气体。再进行第二穿透性蚀刻步骤，蚀刻部分的氧化层232。其中，第二穿透性蚀刻步骤所使用的反应气体可例如为四氟化碳。随后，再进行第二主要蚀刻步骤，而蚀刻剩余的多晶硅层222，借此以在预设结构217的侧边形成多晶硅间隙壁234。其中，第二主要蚀刻步骤所使用的反应气体可例如为四氟化碳、氯气、溴化氢、以及氦气/氧气混合气体。此时，尚需进行一次蚀刻步骤来去除残余的多晶硅。其中，此次的蚀刻步骤所使用的反应气体可例如为溴化氢以及氦气/氧气混合气体。

由于，等离子体处理所形成的氧化层232，可修补第一主要蚀刻步骤在多晶硅层222上所形成的蚀刻表面，而提供第二主要蚀刻步骤较为平坦的表面。因此，第二主要蚀刻步骤便可在较平坦的表面上进行，而避免在多晶硅间隙壁234上形成凹陷区，进而使多晶硅间隙壁234的形状更趋于方形结构，使组件电性稳定度获得改善。

如熟悉此技术人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书内。

Claims (8)

1、一种分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：至少包括：

提供一基材，其中该基材的一部分上形成有该分离栅极快闪存储单元的一预设结构；

形成一多晶硅层覆盖在该基材以及该分离栅极快闪存储单元的该预设结构上；

形成一硬掩模层覆盖在该多晶硅层上；

进行一定义步骤，借此以去除部分的多晶硅层以及部分的硬掩模层，而暴露出该基材的一部分；

形成一逻辑栅极于该基材的另一部分上，并在该多晶硅层的一部分上形成一第一氧化层；

进行一第一蚀刻步骤，借此以去除该第一氧化层，而暴露出该多晶硅层的该另一部分；

进行一第二蚀刻步骤，借此去除该多晶硅层的该另一部分的一部分；

进行一氧等离子体处理，借此在其余的该多晶硅层上覆盖一第二氧化层；

进行一第三蚀刻步骤，借此去除部分的该第二氧化层；

进行一第四蚀刻步骤，借此在该分离栅极快闪存储单元的该预设结构的两侧形成多个多晶硅间隙壁，并形成一残余物。

2、如权利要求1所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中该硬掩模层的材料选自于由氮化硅以及氮氧化硅所组成的一族群。

3、如权利要求1所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中还至少包括进行一第五蚀刻步骤，借此去除该残余物。

4、如权利要求3所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中进行该第五蚀刻步骤还至少包括使用一反应气体，其中该反应气体至少包括一溴化氢以及一氦气/氧气混合气体。

5、如权利要求1所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中进行该第一蚀刻步骤更至少包括使用一反应气体，其中该反应气体至少包括一四氟化碳。

6、如权利要求1所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中进行该第二蚀刻步骤更至少包括使用一反应气体，其中该反应气体至少包括一四氟化碳、一氯气、一溴化氢、以及一氦气/氧气混合气体。

7、如权利要求1所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中进行该第三蚀刻步骤更至少包括使用一反应气体，其中该反应气体至少包括一四氟化碳。

8、如权利要求1所述的分离栅极快闪存储单元的多晶硅间隙壁的制造方法，其特征在于：其中进行该第四蚀刻步骤更至少包括使用一反应气体，其中该反应气体至少包括一四氟化碳、一氯气、一溴化氢、以及一氦气/氧气混合气体。

Images