CN101866876B - 接触孔的制作工艺 - Google Patents

接触孔的制作工艺 Download PDF

Info

Publication number
CN101866876B
CN101866876B CN2009100492791A CN200910049279A CN101866876B CN 101866876 B CN101866876 B CN 101866876B CN 2009100492791 A CN2009100492791 A CN 2009100492791A CN 200910049279 A CN200910049279 A CN 200910049279A CN 101866876 B CN101866876 B CN 101866876B
Authority
CN
China
Prior art keywords
layer
conductive layer
contact hole
semiconductor substrate
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100492791A
Other languages
English (en)
Other versions
CN101866876A (zh
Inventor
王新鹏
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Shenzhen Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100492791A priority Critical patent/CN101866876B/zh
Publication of CN101866876A publication Critical patent/CN101866876A/zh
Application granted granted Critical
Publication of CN101866876B publication Critical patent/CN101866876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种接触孔的制作工艺，包括：提供半导体衬底，位于半导体衬底上的半导体器件以及覆盖半导体衬底和所述半导体器件的层间介质层；在层间介质层上形成掩膜图形，掩膜图形的每一开口的位置都与半导体器件的部分第一导电层和部分第二导电层的位置对应；依次刻蚀所述层间介质层，半导体器件的硬掩膜层，绝缘材料层直至暴露出部分第二导电层；继续刻蚀，直至完全去除第二导电层上的硬掩膜层，所述刻蚀气体包括CHF3，CH2F2，O2，其中CHF3与CH2F2的流量比小于等于5，且CHF3与CH2F2的流量之和小于等于100sccm，O2的流量为3-9sccm；去除层间介质层上的掩膜图形。

Description

接触孔的制作工艺
技术领域
本发明涉及半导体制造技术领域，特别涉及接触孔的制作工艺。 
背景技术
随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体芯片朝着高集成度方向发展，器件尺寸越来越小。 
在小尺寸的半导体器件制作工艺中(例如0.13um及其以下)，存在不同器件之间或者同一器件的源漏极与栅极共享接触孔的情况，参考附图1所示，即为同一器件的源漏极与栅极共享接触孔的情况。附图1中所示的半导体器件结构，包括半导体衬底100以及位于半导体衬底100上的栅极结构，所述的栅极结构包括部分覆盖半导体衬底100的栅氧化层110以及位于栅氧化层110上的栅极120；位于所述栅极120上的第一导电层130，用于电连接第一导电层130；完全覆盖所述栅极结构以及第一导电层130的绝缘材料层140，如图1中所示的，绝缘材料层140覆盖第一导电层130的上表面和侧壁，栅极120的侧壁以及部分栅氧化层110(即附图中未被栅极覆盖的那一部分)；位于栅极结构两侧的半导体衬底内的源极和漏极(图中未示出)，以及位于半导体衬底上栅极结构两侧的第二导电层150，用于电连接源极/漏极；完全覆盖绝缘材料层140和第二导电层150的硬掩膜层160，所述硬掩膜的材料例如氮化硅等。在所述半导体衬底以及上述的半导体器件上，通常形成有层间介质层170，用于层与层之间以及器件之间的绝缘隔离。 
现有技术中，通常采用如下的工艺制作共享接触孔：在所述的层间介质层上形成光阻图形，所述光阻图形的开口位置位于所述半导体器件的部分栅 极结构以及部分源/漏极结构的上方，以所述光阻图形为掩膜，依次刻蚀层间介质层，硬掩膜层160，绝缘材料层，直至完全暴露出第二导电层，形成附图2中所示的接触孔190，所述的刻蚀工艺中，需要完全去除接触孔位置的硬掩膜层，因此，通常都会过刻蚀，以保证接触孔位置的第二导电层上没有硬掩膜层的残留。所采用的刻蚀气体例如可以采用CF4，CHF3，N2，Ar的混合气体流量可根据具体工艺进行调整，为本领域技术人员熟知的现有技术，在此不再赘述。 
从图2中可以看出，接触孔的底部对栅氧化层甚至源漏极都会造成一定的过刻蚀，这是由于在上述的共享接触孔制作工艺中，硬掩膜层的材料为氮化硅，而硬掩膜层下对应源漏区域的膜层(绝缘材料层和栅氧化层)材料为氧化硅，而上述的刻蚀气体对氮化硅和氧化硅的选择比差别不大，为(1.0～1.3)∶1，因此，会造成源漏极对应区域栅氧化层甚至源漏极的过刻蚀，从而导致器件失效。 
发明内容
本发明解决的问题是提供一种接触孔的制作工艺，以避免现有刻蚀工艺中由于刻蚀气体对硬掩膜层和绝缘材料层以及栅氧化层的刻蚀选择比差别不大，刻蚀过程中造成源漏极对应区域的过刻蚀，导致器件失效的缺陷。 
本发明提供了一种接触孔的制作工艺，包括： 
提供半导体衬底，位于半导体衬底上的半导体器件以及覆盖半导体衬底和所述半导体器件的层间介质层，其中，所述的半导体器件包括位于半导体衬底上的栅极结构，位于所述栅极结构上的第一导电层，完全覆盖所述栅极结构以及第一导电层的绝缘材料层，位于半导体衬底上栅极结构两侧的第二导电层，以及完全覆盖绝缘材料层和第二导电层的硬掩膜层， 
在层间介质层上形成掩膜图形，掩膜图形的每一开口的位置都与部分第一导电层和部分第二导电层的位置对应； 
依次刻蚀所述层间介质层，硬掩膜层，绝缘材料层直至暴露出部分第二导电层； 
继续刻蚀，直至完全去除第二导电层上的硬掩膜层，所述刻蚀气体包括CHF3，CH2F2，O2，其中CHF3与CH2F2的流量比小于等于5，且CHF3与CH2F2的流量之和小于等于100sccm，O2的流量为3-9sccm； 
去除层间介质层上的掩膜图形。 
本发明由于将刻蚀形成接触孔的工艺分为两步进行，第一步去除大部分的需刻蚀物质，尤其是大部分的硬掩膜层，一直到第二导电层暴露出来，此时采用第二步，采用对硬掩膜层和栅氧化层以及源/漏极选择比高的刻蚀气体(刻蚀选择比大于2.0)，在保证完全去除硬掩膜层的情况下，保证最小的栅氧化层以及源/漏极损失。 
附图说明
图1为现有技术接触孔的制作工艺的半导体器件结构示意图； 
图2为现有技术接触孔的制作工艺形成的接触孔结构示意图； 
图3为本发明具体实施方式接触孔的制作工艺的工艺流程图； 
图4至图8为本发明具体实施方式接触孔的制作工艺的结构示意图。 
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。 
参考附图3所示，本实施例提供了一种接触孔的制作工艺，包括： 
步骤S100，提供半导体衬底，位于半导体衬底上的半导体器件以及覆盖半导体衬底和所述半导体器件的层间介质层，其中，所述的半导体器件包括位于半导体衬底上的栅极结构，位于所述栅极结构上的第一导电层，完全覆盖所述栅极结构以及第一导电层的绝缘材料层，位于半导体衬底上栅极结构两侧的第二导电层，以及完全覆盖绝缘材料层和第二导电层的硬掩膜层， 
参考附图4，提供半导体衬底200以及位于半导体衬底200上的半导体器件以及覆盖半导体衬底200和所述半导体器件的层间介质层270，所述的半导体衬底为硅，绝缘体上硅，硅锗等半导体材料形成。所述的层间介质层主要用于层与层之间以及器件之间的绝缘隔离，形成方法例如化学气相沉积工艺，材料例如氧化硅等。 
具体的，所述的半导体器件包括位于半导体衬底200上的栅极结构，所述的栅极结构包括位于半导体衬底200上的栅氧化层210以及位于栅氧化层210上的栅极220，所述的栅氧化层的材料例如氧化硅或者其它常规的低K(介电常数)值材料，例如氧化铝等，栅极材料例如是多晶硅(poly)等；位于所述栅极220上的第一导电层230，用于电连接第一导电层230，所述的第一导电层230材料通常为金属硅化物，例如硅化镍等；完全覆盖所述栅极结构以及第一导电层230的绝缘材料层240，如图3中所示的，绝缘材料层240覆盖第一导电层230的上表面和侧壁，栅极220的侧壁以及部分栅氧化层210(即附图中未被栅极覆盖的那一部分，其作用在于保护栅极结构，材料通常为氧化硅，也可以是氮氧化硅或者氧化硅和氮氧化硅的混合物；位于栅极结构两侧的半导体衬底内通常还有源极和漏极，由于此结构为本领域技术人员都熟知的结构，为了附图的简便清晰，图中未画出；半导体衬底200上栅极结构两侧还有第二导电层250，其位置与源极和漏极的位置相对应，用于电连接源极/漏极，所述的第二导电层250材料通常为金属硅化物，例如硅化镍等；此外，所述半导体器件还包括完全覆盖绝缘材料层240和第二导电层250的硬掩膜层260，所述硬掩膜的材料例如氮化硅等，作为层间介质层270氧化硅层蚀刻的停止层。 
步骤S200，参考附图5所示，在层间介质层270上形成掩膜图形280，所述的掩膜可以是光刻胶掩膜，通过曝光，显影的方法形成掩膜图形280，由 于掩膜图形的开口用于刻蚀形成共享接触孔，所述的共享，是指栅极与源极或者漏极共享接触孔，最终实现栅极与源极或者漏极连接线的共享，因此，掩膜图形的每一开口的位置都与部分第一导电层和部分第二导电层的位置对应，即可实现在接触孔中互连线之后，互连线能够将用于电连接栅极的第一导电层和电连接源极或者漏极的第二导电层连接起来。 
步骤S300，参考附图6示，以掩膜图形280为保护，在掩膜图形开口位置依次刻蚀所述层间介质层270，硬掩膜层260，绝缘材料层240直至暴露出部分第二导电层250，形成附图中所示的接触孔290A；本步骤对应的刻蚀气体包括CH2F2，，CHF3，CF4，Ar，O2。所述的刻蚀气体还可以采用包括CF4，CHF3，N2，Ar的混合气体，流量可根据具体工艺进行调整，为本领域技术人员熟知的现有技术，在此不再赘述。 
本步骤中，为了避免现有技术中对栅氧化层造成的过刻蚀，一旦刻蚀至暴露出第二介电层250的表面，就立即停止刻蚀。因此，在接触孔290A底部，第二介电层250上仍然存在部分硬掩膜层260。 
步骤S400，参考附图7所示，继续刻蚀，直至完全去除第二导电层上的硬掩膜层260，形成接触孔290B。所述刻蚀气体包括CHF3，CH2F2，O2，其中CHF3与CH2F2的流量比小于等于5，且CHF3与CH2F2的流量之和小于等于100sccm，O2的流量为3-9sccm，其中，本发明中所描述的sccm是气体流量单位，1sccm等于1标准立方厘米每分钟。 
本工艺步骤的本质是继续去除第二导电层上残留的部分硬掩膜层，并对其进行过刻蚀，以保证硬掩膜层被完全去除。由于所述的刻蚀气体对氮化硅和氧化硅的刻蚀选择比大于2.0，在2.0到3.0之间，因此，刻蚀气体对氮化硅的刻蚀速率快，而对源极/漏极上的栅氧化层以及源/漏极的刻蚀速率很低，避免在过刻蚀硬掩膜层的过程中对栅氧化层以及源/漏极造成较大的损失，从而避免了现有技术由于栅氧化层以及源/漏极损失导致的半导体器件的失效问 题。 
在本发明的一个具体实施例中，所采用的刻蚀气体包括CHF3，CH2F2，O2，其中，CHF3的流量为50sccm，CH2F2的流量为17sccm，O2的流量为4sccm。 
在本发明的另一个具体实施例中，所采用的刻蚀气体包括CHF3，CH2F2，O2，其中，CHF3的流量为60sccm，CH2F2的流量为30sccm，O2的流量为8sccm。 
在本发明的又一个具体实施例中，所采用的刻蚀气体包括CHF3，CH2F2，O2，其中CHF3的流量为70sccm，CH2F2的流量为15sccm，O2的流量为9sccm。 
步骤S500，参考附图8示，去除层间介质层上的掩膜图形。所述掩膜图形可以采用灰化法处理。 
采用本实施例所述的工艺方法，由于将刻蚀形成接触孔的工艺分为两步进行，第一步去除大部分的需刻蚀物质，尤其是大部分的硬掩膜层，一直到第二导电层暴露出来，此时采用第二步，采用对硬掩膜层和栅氧化层以及源/漏极选择比高的刻蚀气体，在保证完全去除硬掩膜层的情况下，保证最小的栅氧化层以及源/漏极损失。 
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。 

Claims (6)

1.一种接触孔的制作工艺，包括：
提供半导体衬底，位于半导体衬底上的半导体器件以及覆盖半导体衬底和所述半导体器件的层间介质层，其中，所述的半导体器件包括位于半导体衬底上的栅极结构，位于所述栅极结构上的第一导电层，完全覆盖所述栅极结构以及第一导电层的绝缘材料层，位于半导体衬底上栅极结构两侧的第二导电层，以及完全覆盖绝缘材料层和第二导电层的硬掩膜层，
其特征在于，还包括步骤：
在层间介质层上形成掩膜图形，掩膜图形的每一开口的位置都与部分第一导电层和部分第二导电层的位置对应；
依次刻蚀所述层间介质层，硬掩膜层，绝缘材料层直至暴露出部分第二导电层；
继续刻蚀，直至完全去除第二导电层上的硬掩膜层，所述刻蚀气体包括CHF3，CH2F2，O2，其中CHF3与CH2F2的流量比小于等于5，且CHF3与CH2F2的流量之和小于等于100sccm，O2的流量为3-9sccm；
去除层间介质层上的掩膜图形。
2.根据权利要求1所述的接触孔的制作工艺，其特征在于，所述的依次刻蚀所述层间介质层，硬掩膜层，绝缘材料层直至暴露出部分第二导电层的工艺步骤中所用的刻蚀气体包括CH2F2，CHF3，CF4，Ar，O2。
3.根据权利要求1所述的接触孔的制作工艺，其特征在于，所述的硬掩膜层为氮化硅。
4.根据权利要求1所述的接触孔的制作工艺，其特征在于，所述的栅氧化层为氧化硅。
5.根据权利要求1所述的接触孔的制作工艺，其特征在于，所述的第一导电层或者第二导电层材料为金属硅化物。
6.根据权利要求1所述的接触孔的制作工艺，其特征在于，所述绝缘材料层的材料为氧化硅或者氮氧化硅或者氧化硅和氮氧化硅的混合物。
CN2009100492791A 2009-04-14 2009-04-14 接触孔的制作工艺 Active CN101866876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100492791A CN101866876B (zh) 2009-04-14 2009-04-14 接触孔的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100492791A CN101866876B (zh) 2009-04-14 2009-04-14 接触孔的制作工艺

Publications (2)

Publication Number Publication Date
CN101866876A CN101866876A (zh) 2010-10-20
CN101866876B true CN101866876B (zh) 2012-05-09

Family

ID=42958524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100492791A Active CN101866876B (zh) 2009-04-14 2009-04-14 接触孔的制作工艺

Country Status (1)

Country Link
CN (1) CN101866876B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569180B (zh) * 2012-02-10 2016-11-23 上海华虹宏力半导体制造有限公司 功率mos接触孔的制造方法
CN108511337B (zh) * 2017-02-24 2020-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
TWI795770B (zh) * 2020-05-28 2023-03-11 台灣積體電路製造股份有限公司 用以減低電氣短路之接觸結構及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734108B1 (en) * 1999-09-27 2004-05-11 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts in a semiconductor structure
CN1649095A (zh) * 2003-12-24 2005-08-03 海力士半导体有限公司 形成半导体器件接触的方法
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
US7319067B2 (en) * 2005-11-07 2008-01-15 United Microelectronics Corp. Method of simultaneously controlling ADI-AEI CD differences of openings having different sizes and etching process utilizing the same method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734108B1 (en) * 1999-09-27 2004-05-11 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts in a semiconductor structure
CN1649095A (zh) * 2003-12-24 2005-08-03 海力士半导体有限公司 形成半导体器件接触的方法
US7319067B2 (en) * 2005-11-07 2008-01-15 United Microelectronics Corp. Method of simultaneously controlling ADI-AEI CD differences of openings having different sizes and etching process utilizing the same method
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法

Also Published As

Publication number Publication date
CN101866876A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
US11355642B2 (en) Method for manufacturing semiconductor structure
CN104658892B (zh) 用于集成电路图案化的方法
US7759239B1 (en) Method of reducing a critical dimension of a semiconductor device
JP2006261307A (ja) パターン形成方法
CN100539073C (zh) 制造包括栓塞的半导体器件的方法
JP2002280388A (ja) 半導体装置の製造方法
CN106158725B (zh) 半导体结构的形成方法
CN108321090B (zh) 半导体器件及其形成方法
CN110416067A (zh) 半导体装置的制造方法
US7772112B2 (en) Method of manufacturing a semiconductor device
US7262122B2 (en) Method of forming metal line in semiconductor memory device
CN102881648A (zh) 金属互连结构的制作方法
CN101866876B (zh) 接触孔的制作工艺
CN109559978B (zh) 半导体结构及其形成方法
CN104425222A (zh) 图形化方法
CN102222640B (zh) 通孔形成方法
CN108962817A (zh) 半导体结构及其形成方法
CN104078330B (zh) 自对准三重图形的形成方法
JP2005191567A (ja) 半導体素子のコンタクト形成方法
US7534711B2 (en) System and method for direct etching
CN112786701A (zh) 半导体结构的形成方法
US6197630B1 (en) Method of fabricating a narrow bit line structure
US11056342B2 (en) Method for silicidation of semiconductor device, and corresponding semiconductor device
CN112951726B (zh) 半导体结构及其形成方法
US6881678B2 (en) Method for forming a dual damascene structure in a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190424

Address after: 518118 No. 18 Gaoxin Road, Longtian Street Export Processing Zone, Pingshan District, Shenzhen City, Guangdong Province

Co-patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Zhongxin International Integrated Circuit Manufacturing (Shenzhen) Co., Ltd.

Address before: 201203 Zhangjiang Road, Shanghai, No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

TR01 Transfer of patent right