CN105355595B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN105355595B
CN105355595B CN201510831622.3A CN201510831622A CN105355595B CN 105355595 B CN105355595 B CN 105355595B CN 201510831622 A CN201510831622 A CN 201510831622A CN 105355595 B CN105355595 B CN 105355595B
Authority
CN
China
Prior art keywords
silica glass
glass layer
thickness
phosphorus doped
boron phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510831622.3A
Other languages
English (en)
Other versions
CN105355595A (zh
Inventor
董碧云
李志国
黄冲
王铁渠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510831622.3A priority Critical patent/CN105355595B/zh
Publication of CN105355595A publication Critical patent/CN105355595A/zh
Application granted granted Critical
Publication of CN105355595B publication Critical patent/CN105355595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Abstract

一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有多个分立的栅极结构、位于栅极结构顶部表面的保护层和位于栅极结构和保护层侧壁的侧墙；在半导体衬底上形成覆盖侧墙和保护层的掺杂硼磷硅玻璃层，掺杂硼磷硅玻璃层的整个表面高于保护层的顶部表面；测量掺杂硼磷硅玻璃层的厚度为第一厚度；设定目标厚度，目标厚度大于第一厚度；根据目标厚度和第一厚度的差值计算得到第二厚度；根据第二厚度的数值在掺杂硼磷硅玻璃层的表面形成非掺杂硅玻璃层；形成贯穿非掺杂硅玻璃层和掺杂硼磷硅玻璃层厚度且位于相邻的栅极结构之间的自对准接触孔。所述方法能够提高形成自对接触孔的工艺稳定性。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
MOS晶体管是一种重要的半导体器件。目前，在MOS晶体管结构完成之后且在进入后段铜工艺之前，通常需要进行预金属介质层沉积，以将MOS晶体管表面高低不平的栅极区、源极区及漏极区进行填充并将表面磨平，为后段铜工艺的平整化奠定基础。
其中，掺杂硼磷硅玻璃工艺是所述预金属介质层沉积的核心制程。所述掺杂硼磷硅玻璃工艺具有优良的填孔性，且所述掺杂硼磷硅玻璃中的磷元素能够有效的捕获金属离子，有效的控制所述MOS晶体管中的杂质含量，保证MOS晶体管的工作稳定性。由于掺杂硼磷硅玻璃的吸水性很强，容易造成薄膜的磷偏析，故通常在掺杂硼磷硅玻璃的表面形成非掺杂硅玻璃，用于隔绝掺杂硼磷硅玻璃从外界环境中吸收水分，进而保护掺杂硼磷硅玻璃，避免了掺杂硼磷硅玻璃的保质期过短的缺陷。
另一方面，随着特征尺寸的进一步减小，MOS晶体管中相邻栅极结构之间的距离减小，使得在栅极结构之间的间隙中形成用以连接源区、漏区和上层金属线的接触孔的工艺变得较为困难，故引入了自对准接触孔的形成工艺。所述自对准接触孔贯穿掺杂硼磷硅玻璃和非掺杂硅玻璃的厚度。
然而，现有技术中在形成自对接触孔的过程中，工艺稳定性差。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，提高形成自对准接触孔的工艺稳定性。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有多个分立的栅极结构、位于所述栅极结构顶部表面的保护层和位于所述栅极结构和保护层侧壁的侧墙；在所述半导体衬底上形成覆盖所述侧墙和保护层的掺杂硼磷硅玻璃层，所述掺杂硼磷硅玻璃层的整个表面高于所述保护层的顶部表面；测量掺杂硼磷硅玻璃层的厚度为第一厚度；设定目标厚度，所述目标厚度大于第一厚度；根据目标厚度和第一厚度的差值计算得到第二厚度；根据第二厚度的数值，在所述掺杂硼磷硅玻璃层的表面形成非掺杂硅玻璃层；形成贯穿所述非掺杂硅玻璃层和掺杂硼磷硅玻璃层厚度的自对准接触孔，所述自对准接触孔位于相邻的栅极结构之间。
可选的，测量掺杂硼磷硅玻璃层的厚度的方法为偏振光反射测量方法或反射干涉法。
可选的，形成非掺杂硅玻璃层的工艺为亚常压化学气相沉积工艺。
可选的，形成掺杂硼磷硅玻璃层的步骤为：采用亚常压化学气相沉积工艺沉积掺杂硼磷硅玻璃层；对掺杂硼磷硅玻璃层进行平坦化。
可选的，形成自对准接触孔的步骤为：在所述非掺杂硅玻璃层表面形成光刻胶图案层，所述光刻胶图案层定义出自对准接触孔的位置，且所述光刻胶图案层的开口的宽度大于相邻栅极结构的间距；以所述光刻胶图案层为掩膜，采用各向异性干刻工艺刻蚀非掺杂硅玻璃层和掺杂硼磷硅玻璃层直至暴露出半导体衬底表面，形成自对准接触孔。
可选的，采用各向异性干刻工艺刻蚀非掺杂硅玻璃层和掺杂硼磷硅玻璃层的步骤为：采用第一各向异性干刻工艺刻蚀非掺杂硅玻璃层；进行第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀掺杂硼磷硅玻璃层。
可选的，所述第一各向异性干刻工艺对非掺杂硅玻璃层刻蚀的速率等于第二各向异性干刻工艺对掺杂硼磷硅玻璃层刻蚀的速率。
可选的，所述第一各向异性干刻工艺和第二各向异性干刻工艺为各向异性等离子体刻蚀工艺。
可选的，所述第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同。
可选的，所述第一各向异性干刻工艺和第二各向异性刻蚀工艺的参数为：采用的气体为CF4、C4F8、O2和CO，CF4的流量为5sccm～500sccm，C4F8的流量为5sccm～500sccm，O2的流量为200sccm～300sccm、CO的流量为1sccm～200sccm，偏置射频功率为2000瓦～8000瓦，腔室压强为5mtorr～500mtorr。
与现有技术相比，本发明的技术方案具有以下优点：
(1)由于形成掺杂硼磷硅玻璃层后，对掺杂硼磷硅玻璃层的厚度进行测量得到第一厚度，根据设定的目标厚度计算得到待形成的非掺杂硅玻璃层的厚度为第二厚度，所述目标厚度为设定的掺杂硼磷硅玻璃层和非掺杂硅玻璃层需要形成的厚度值，然后根据第二厚度的数值在所述掺杂硼磷硅玻璃层的表面形成非掺杂硅玻璃层，即非掺杂硅玻璃层的厚度并非根据工艺设计时设定的固定值形成，而是考虑了形成掺杂硼磷硅玻璃层的工艺波动性后进行调整得到的厚度值，使得实际形成掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总厚度与目标厚度之间的差值降低。在形成自对准接触孔的过程中，需要根据目标厚度计算形成自对准接触孔需要的时间，由于实际形成的掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总厚度与目标厚度之间的差值较小，使得计算得到的形成自对准接触孔需要的时间与实际需要的时间之间的差值降低，增加了形成自对准接触孔的工艺稳定性。
(2)进一步的，在形成自对准接触孔的过程中，采用第一各向异性干刻工艺刻蚀非掺杂硅玻璃层后采用第二各向异性干刻工艺刻蚀掺杂硼磷硅玻璃层直至暴露出半导体衬底表面，所述第一各向异性干刻工艺对非掺杂硅玻璃层刻蚀的速率等于第二各向异性干刻工艺对掺杂硼磷硅玻璃层刻蚀的速率，即考虑了非掺杂硅玻璃层和掺杂硼磷硅玻璃层的材料不同的因素对刻蚀非掺杂硅玻璃层的参数和刻蚀掺杂硼磷硅玻璃层的参数进行调整，使得对非掺杂硅玻璃层刻蚀的速率等于对掺杂硼磷硅玻璃层刻蚀的速率。在形成自对准接触孔的过程中，需要根据预设的刻蚀速率计算形成自对准接触孔需要的时间，一般预设的刻蚀速率为掺杂硼磷硅玻璃层的刻蚀速率，由于对非掺杂硅玻璃层刻蚀的速率等于对掺杂硼磷硅玻璃层刻蚀的速率，使得计算得到的形成自对准接触孔需要的时间与实际需要的时间之间的差值进一步降低，进一步增加了形成自对准接触孔的工艺稳定性。
(3)进一步的，所述第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同，使得第一各向异性干刻工艺和第二各向异性干刻工艺可以连续进行，降低了工艺复杂度。
附图说明
图1至图4是本发明第一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，采用现有技术中半导体器件的形成方法，形成自对准接触孔的工艺稳定性差。
针对现有技术中半导体器件的形成方法进行研究，半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底上具有多个分立的栅极结构、位于所述栅极结构侧壁的侧墙和位于所述栅极结构顶部表面的保护层；在所述半导体衬底上形成覆盖所述侧墙和保护层的掺杂硼磷硅玻璃层，所述掺杂硼磷硅玻璃层的整个表面高于所述保护层的顶部表面；在所述掺杂硼磷硅玻璃层的表面形成非掺杂硅玻璃层；形成贯穿所述非掺杂硅玻璃层和掺杂硼磷硅玻璃层厚度的自对准接触孔，所述自对准接触孔位于相邻的栅极结构之间。
研究发现，采用现有技术中半导体器件的形成方法，形成自对准接触孔的工艺稳定性差，原因在于：
一方面，一般将设定掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总的目标厚度在工艺设计时分配给掺杂硼磷硅玻璃层和非掺杂硅玻璃层，掺杂硼磷硅玻璃层和非掺杂硅玻璃层按照各自分配的厚度进行沉积，由于掺杂硼磷硅玻璃层和非掺杂硅玻璃层的形成过程受到工艺波动性的影响，使得实际形成的掺杂硼磷硅玻璃层的厚度偏离计算分配的掺杂硼磷硅玻璃层的厚度值，实际形成的非掺杂硅玻璃层的厚度偏离计算分配的非掺杂硅玻璃层的厚度值，从而造成实际形成的掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总厚度与目标厚度的差值较大；另一方面，掺杂硼磷硅玻璃层和非掺杂硅玻璃层的材料不同，在同样的刻蚀条件下对掺杂硼磷硅玻璃层和非掺杂硅玻璃层进行刻蚀，两者的刻蚀速率不同。而在形成自对准接触孔的过程中，形成自对准接触孔需要的时间由目标厚度和预设的刻蚀速率计算得到，一般预设的刻蚀速率按照掺杂硼磷硅玻璃层的实际刻蚀速率相符，由于实际形成的掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总厚度与目标厚度的差值较大，且在同样的刻蚀条件下对掺杂硼磷硅玻璃层和非掺杂硅玻璃层进行刻蚀，两者的刻蚀速率一般不同，使得计算得到的形成自对准接触孔需要的时间和实际需要的时间偏差较大，使得形成自对准接触孔的工艺稳定性降低，表现为：若计算得到的形成自对准接触孔需要的时间相对于实际需要的时间过大，会导致过刻蚀而将栅极结构侧壁的侧墙刻穿；若计算得到的形成自对准接触孔需要的时间相对于实际需要的时间过小，会导致过刻蚀不足而不能将半导体衬底表面暴露出。
在此基础上，本发明提供一种半导体器件的形成方法，根据对形成的掺杂硼磷硅玻璃层的厚度进行测量的值计算需要形成的非掺杂硅玻璃层的厚度，根据计算得到的非掺杂硅玻璃层的厚度在所述掺杂硼磷硅玻璃层的表面形成非掺杂硅玻璃层，使得形成掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总厚度与目标厚度之间的差值降低，使得形成自对准接触孔的工艺稳定性得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图1至图4是本发明第一实施例中半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100上具有多个分立的栅极结构110、位于所述栅极结构110顶部表面的保护层130、和位于所述栅极结构110和保护层130侧壁的侧墙120。
所述半导体衬底100为后续形成半导体器件提供工艺平台。所述半导体衬底100可以是单晶硅，多晶硅或非晶硅；半导体衬底100也可以是硅、锗、锗化硅、砷化镓等半导体材料；本实施例中，所述半导体衬底100的材料为硅。
所述栅极结构110包括位于半导体衬底100上的栅介质层111和位于栅介质层111表面的栅电极112；所述栅介质层111的材料包括氧化硅，所述栅电极112的材料包括多晶硅。形成所述栅极结构110的步骤为：在半导体衬底100上形成栅介质材料层(未图示)和位于所述栅介质材料层表面的栅电极材料层；在所述栅电极材料层表面形成图形化的硬掩膜层，所述图形化的硬掩膜层定义待形成的栅极结构110的位置；以所述图形化的硬掩膜层为掩膜刻蚀所述栅介质材料层和所述栅电极材料层，形成栅极结构110。所述图形化的硬掩膜层的材料包括氮化硅。
形成栅极结构110后，保留所述图形化的硬掩膜层，为了方便描述，将其称为保护层130，所述保护层130覆盖栅极结构110的顶部表面。
所述侧墙120的材料包括氮化硅。所述侧墙120的作用为保护栅极结构110的侧壁且定义后续形成的源漏区和栅极结构110之间的距离。形成侧墙120的步骤为：形成覆盖半导体衬底100、栅极结构110和保护层130的侧墙材料层(未图示)，形成所述侧墙材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺，然后采用各向异性干刻工艺刻蚀所述侧墙材料层，形成侧墙120。
形成侧墙120后，在所述栅极结构110和侧墙120两侧的半导体衬底100中形成源漏区(未图示)。
参考图2，图2为在图1基础上形成的示意图，在所述半导体衬底上100形成覆盖所述侧墙120和保护层130的掺杂硼磷硅玻璃层140，所述掺杂硼磷硅玻璃层140的整个表面高于所述保护层130的顶部表面。
所述掺杂硼磷硅玻璃层140的材料为掺杂硼元素和磷元素的氧化硅，所述硼元素和磷元素的质量百分比浓度为1％～20％。
形成掺杂硼磷硅玻璃层140的工艺步骤为：采用沉积工艺，如亚常压化学气相沉积工艺或等离子体化学气相沉积工艺，沉积掺杂硼磷硅玻璃层140，然后对掺杂硼磷硅玻璃层140进行平坦化使其表面平整，有利于后续形成非掺杂硅玻璃层。优选的，沉积掺杂硼磷硅玻璃层140的工艺为亚常压化学气相沉积工艺，亚常压化学气相沉积工艺具有良好的填充能力。
在形成掺杂硼磷硅玻璃层140的工艺过程中，由于沉积掺杂硼磷硅玻璃层140的工艺波动性和平坦化掺杂硼磷硅玻璃层140的工艺波动性，使得实际形成的掺杂硼磷硅玻璃层140的厚度会偏离工艺设计中设定的掺杂硼磷硅玻璃层140的厚度。在工艺设计中会设定掺杂硼磷硅玻璃层140和后续形成的非掺杂硅玻璃层的总的目标厚度，若后续形成的非掺杂硅玻璃层的厚度采用工艺设计中根据目标厚度和设定的掺杂硼磷硅玻璃层140的厚度而分配的厚度进行沉积，会造成最终形成掺杂硼磷硅玻璃层140和非掺杂硅玻璃层的总厚度与工艺设计中设定的掺杂硼磷硅玻璃层140和非掺杂硅玻璃层的目标厚度偏差较大，使得后续形成自对准接触孔所计算的时间与实际需要的时间偏差较大。
因此，本实施例中，形成掺杂硼磷硅玻璃层140后，测量掺杂硼磷硅玻璃层140的厚度，然后根据测量得到的掺杂硼磷硅玻璃层140的厚度计算待形成的非掺杂硅玻璃层需要的厚度。
具体的，测量掺杂硼磷硅玻璃层140的厚度为第一厚度；设定目标厚度，所述目标厚度大于第一厚度；根据目标厚度和第一厚度的差值计算得到第二厚度，所述第二厚度为设定的非掺杂硅玻璃层的厚度。
所述目标厚度为工艺设计中设定的掺杂硼磷硅玻璃层140和非掺杂硅玻璃层的总厚度。根据目标厚度和第一厚度的差值计算得到第二厚度，第二厚度作为待形成的非掺杂硅玻璃层的设定厚度，即非掺杂硅玻璃层的厚度并非根据工艺设计时设定的固定值形成，而是考虑了形成掺杂硼磷硅玻璃层140的工艺波动性后进行调整得到的厚度值，使得后续形成非掺杂硅玻璃层后，实际形成的掺杂硼磷硅玻璃层140和非掺杂硅玻璃层的总厚度与设定的目标厚度的偏差较小。
参考图3，根据第二厚度的数值，在所述掺杂硼磷硅玻璃层140的表面形成非掺杂硅玻璃层150。
所述非掺杂硅玻璃层150的材料为氧化硅。
形成非掺杂硅玻璃层150的工艺为沉积工艺，如亚常压化学气相沉积工艺或等离子体化学气相沉积工艺，优选的采用亚常压化学气相沉积工艺，亚常压化学气相沉积工艺具有良好的填充能力。
参考图4，形成贯穿所述非掺杂硅玻璃层150和掺杂硼磷硅玻璃层140厚度的自对准接触孔160，所述自对准接触孔160位于相邻的栅极结构110之间。
所述自对准接触孔160的作用为：后续在自对准接触孔160中形成导电插塞。
形成所述自对准接触孔160的步骤为：在非掺杂硅玻璃层150的表面形成光刻胶图案层，所述光刻胶图案层定义出自对准接触孔160的位置，且所述光刻胶图案层的开口的宽度大于相邻栅极结构110的间距；以所述光刻胶图案层为掩膜，采用各向异性干刻工艺刻蚀非掺杂硅玻璃层150和掺杂硼磷硅玻璃层140直至暴露出半导体衬底100的表面，形成自对准接触孔160。
采用各向异性干刻工艺刻蚀非掺杂硅玻璃层和掺杂硼磷硅玻璃层的步骤为：采用第一各向异性干刻工艺刻蚀非掺杂硅玻璃层150；进行第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀掺杂硼磷硅玻璃层140。
所述第一各向异性干刻工艺和第二各向异性干刻工艺为各向异性等离子体刻蚀工艺或者反应离子刻蚀工艺。
本实施例中，第一各向异性干刻工艺对非掺杂硅玻璃层150的刻蚀速率和第二各向异性干刻工艺对掺杂硼磷硅玻璃层140的刻蚀速率不相同。
形成自对准接触孔160所需的时间需要根据目标厚度计算和预设的刻蚀速率计算得到，具体的，目标厚度/预设的刻蚀速率得到形成自对准接触孔160所需的时间，由于实际形成的掺杂硼磷硅玻璃层和非掺杂硅玻璃层的总厚度与目标厚度之间的差值较小，使得计算得到的形成自对准接触孔所需的时间与实际需要的时间之间的差值降低，降低发生过刻蚀或者刻蚀不足的现象的几率，增加了形成自对准接触孔的工艺稳定性。
第二实施例
第二实施例与第一实施例的区别在于：第一各向异性干刻工艺对非掺杂硅玻璃层的刻蚀速率和第二各向异性干刻工艺对掺杂硼磷硅玻璃层的刻蚀速率相同。
具体的，所述各向异性干刻工艺具有物理刻蚀模式和化学刻蚀模式，物理刻蚀模式主要是通过大量带电粒子以一定的动量对非掺杂硅玻璃层和掺杂硼磷硅玻璃层进行轰击，进行物理刻蚀；化学刻蚀模式主要是大量带电粒子与非掺杂硅玻璃层和掺杂硼磷硅玻璃层发生化学反应，进行化学刻蚀。通过调节各向异性干刻工艺的参数而对物理刻蚀和化学刻蚀的程度进行调节，从而对刻蚀速率进行调节。
所述第一各向异性干刻工艺和第二各向异性干刻工艺为各向异性等离子体刻蚀工艺。
由于第一各向异性干刻工艺对非掺杂硅玻璃层的刻蚀速率和第二各向异性干刻工艺对掺杂硼磷硅玻璃层的刻蚀速率相同，即考虑了非掺杂硅玻璃层和掺杂硼磷硅玻璃层的材料不同的因素对刻蚀非掺杂硅玻璃层的参数和刻蚀掺杂硼磷硅玻璃层的参数进行调整，使得对非掺杂硅玻璃层刻蚀的速率等于对掺杂硼磷硅玻璃层刻蚀的速率。形成自对准接触孔所需的时间需要根据目标厚度计算和预设的刻蚀速率计算得到，一般预设的刻蚀速率为掺杂硼磷硅玻璃层的刻蚀速率，由于对非掺杂硅玻璃层刻蚀的速率等于对掺杂硼磷硅玻璃层刻蚀的速率，使得计算得到的形成自对准接触孔所需的时间与实际需要的时间之间的差值进一步降低，进一步增加了形成自对准接触孔的工艺稳定性。
在一个具体的实施例中，第一各向异性干刻工艺和第二各向异性干刻工艺的参数不相同，实现第一各向异性干刻工艺对非掺杂硅玻璃层的刻蚀速率和第二各向异性干刻工艺对掺杂硼磷硅玻璃层的刻蚀速率相同。
在另一个具体的实施例中，第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同，实现第一各向异性干刻工艺对非掺杂硅玻璃层的刻蚀速率和第二各向异性干刻工艺对掺杂硼磷硅玻璃层的刻蚀速率相同，原理为：增加第一各向异性干刻工艺和第二各向异性干刻工艺中的物理刻蚀的程度，减小第一各向异性干刻工艺和第二各向异性干刻工艺中的化学刻蚀模式，使得物理刻蚀的程度相对化学刻蚀模式较大，在此情况下，第一各向异性干刻工艺和对第二各向异性干刻工艺对掺杂硼磷硅玻璃层和非掺杂硅玻璃材料具有的材料差异性的不敏感，第一各向异性干刻工艺和第二各向异性干刻工艺的刻蚀速率由其刻蚀中的参数决定，故第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同，具体的，第一各向异性干刻工艺和第二各向异性干刻工艺的参数可以为：采用的气体为CF4、C4F8、O2和CO，CF4的流量为5sccm～500sccm，C4F8的流量为5sccm～500sccm，O2的流量为200sccm～300sccm、CO的流量为1sccm～200sccm，偏置射频功率为2000瓦～8000瓦，腔室压强为5mtorr～500mtorr。
由于在所述第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同的情况下实现第一各向异性干刻工艺对非掺杂硅玻璃层的刻蚀速率和第二各向异性干刻工艺对掺杂硼磷硅玻璃层的刻蚀速率相同，使得第一各向异性干刻工艺和第二各向异性干刻工艺可以连续进行，降低了工艺复杂度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (5)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有多个分立的栅极结构、位于所述栅极结构顶部表面的保护层和位于所述栅极结构和保护层侧壁的侧墙；
在所述半导体衬底上形成覆盖所述侧墙和保护层的掺杂硼磷硅玻璃层，所述掺杂硼磷硅玻璃层的整个表面高于所述保护层的顶部表面；
测量掺杂硼磷硅玻璃层的厚度为第一厚度；
设定目标厚度，所述目标厚度大于第一厚度；
根据目标厚度和第一厚度的差值计算得到第二厚度；
根据第二厚度的数值，在所述掺杂硼磷硅玻璃层的表面形成非掺杂硅玻璃层；
采用各向异性干刻工艺形成贯穿所述非掺杂硅玻璃层和掺杂硼磷硅玻璃层厚度的自对准接触孔，所述自对准接触孔位于相邻的栅极结构之间，采用各向异性干刻工艺形成所述自对准接触孔的步骤包括：采用第一各向异性干刻工艺刻蚀非掺杂硅玻璃层；进行第一各向异性干刻工艺后，采用第二各向异性干刻工艺刻蚀掺杂硼磷硅玻璃层，所述第一各向异性干刻工艺对非掺杂硅玻璃层刻蚀的速率等于第二各向异性干刻工艺对掺杂硼磷硅玻璃层刻蚀的速率，且第一各向异性干刻工艺和第二各向异性干刻工艺为各向异性等离子体刻蚀工艺，第一各向异性干刻工艺和第二各向异性干刻工艺的参数相同，所述第一各向异性干刻工艺和第二各向异性刻蚀工艺的参数为：采用的气体为CF4、C4F8、O2和CO，CF4的流量为5sccm～500sccm，
C4F8的流量为5sccm～500sccm，O2的流量为200sccm～300sccm，CO的流量为1sccm～200sccm，偏置射频功率为2000瓦～8000瓦，腔室压强为5mtorr～500mtorr；
形成所述自对准接触孔所需的时间根据目标厚度和预设的刻蚀速率得到，所述预设的刻蚀速率为掺杂硼磷硅玻璃层的刻蚀速率。
2.根据权利要求1所述半导体器件的形成方法，其特征在于，测量掺杂硼磷硅玻璃层的厚度的方法为偏振光反射测量方法或反射干涉法。
3.根据权利要求1所述半导体器件的形成方法，其特征在于，形成非掺杂硅玻璃层的工艺为亚常压化学气相沉积工艺。
4.根据权利要求1所述半导体器件的形成方法，其特征在于，形成掺杂硼磷硅玻璃层的步骤为：采用亚常压化学气相沉积工艺沉积掺杂硼磷硅玻璃层；
对掺杂硼磷硅玻璃层进行平坦化。
5.根据权利要求1所述半导体器件的形成方法，其特征在于，形成自对准接触孔的步骤为：
在所述非掺杂硅玻璃层表面形成光刻胶图案层，所述光刻胶图案层定义出自对准接触孔的位置，且所述光刻胶图案层的开口的宽度大于相邻栅极结构的间距；
以所述光刻胶图案层为掩膜，采用各向异性干刻工艺刻蚀非掺杂硅玻璃层和掺杂硼磷硅玻璃层直至暴露出半导体衬底表面，形成自对准接触孔。
CN201510831622.3A 2015-11-25 2015-11-25 半导体器件的形成方法 Active CN105355595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510831622.3A CN105355595B (zh) 2015-11-25 2015-11-25 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510831622.3A CN105355595B (zh) 2015-11-25 2015-11-25 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN105355595A CN105355595A (zh) 2016-02-24
CN105355595B true CN105355595B (zh) 2018-09-11

Family

ID=55331534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510831622.3A Active CN105355595B (zh) 2015-11-25 2015-11-25 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN105355595B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309048B (zh) * 2017-07-26 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112331615B (zh) * 2021-01-06 2021-04-02 晶芯成(北京)科技有限公司 半导体器件的形成方法
CN114284168B (zh) * 2022-03-07 2022-05-31 广州粤芯半导体技术有限公司 氮氧化硅栅介质层的测量方法及半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649095A (zh) * 2003-12-24 2005-08-03 海力士半导体有限公司 形成半导体器件接触的方法
CN101521159A (zh) * 2008-02-29 2009-09-02 中芯国际集成电路制造(上海)有限公司 提高圆片均匀性的方法及层间介质
CN104409443A (zh) * 2014-11-25 2015-03-11 上海华虹宏力半导体制造有限公司 具有保护膜层的高掺杂磷硅玻璃

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541270B2 (en) * 2002-08-13 2009-06-02 Micron Technology, Inc. Methods for forming openings in doped silicon dioxide
US7575990B2 (en) * 2005-07-01 2009-08-18 Macronix International Co., Ltd. Method of forming self-aligned contacts and local interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649095A (zh) * 2003-12-24 2005-08-03 海力士半导体有限公司 形成半导体器件接触的方法
CN101521159A (zh) * 2008-02-29 2009-09-02 中芯国际集成电路制造(上海)有限公司 提高圆片均匀性的方法及层间介质
CN104409443A (zh) * 2014-11-25 2015-03-11 上海华虹宏力半导体制造有限公司 具有保护膜层的高掺杂磷硅玻璃

Also Published As

Publication number Publication date
CN105355595A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN105895532B (zh) 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法
CN105355595B (zh) 半导体器件的形成方法
CN105097649B (zh) 半导体结构的形成方法
CN103794490B (zh) 自对准双图形的形成方法
CN103515321B (zh) 半导体器件的侧墙形成方法
US9711365B2 (en) Etch rate enhancement for a silicon etch process through etch chamber pretreatment
CN104979203B (zh) Mos晶体管和导电插塞的形成方法
CN104576428B (zh) 膜厚度的检测方法
CN106158728A (zh) 接触孔栓塞的形成方法
CN104078329B (zh) 自对准多重图形的形成方法
CN106298929A (zh) 鳍式场效应管的形成方法
CN104217986B (zh) 浅沟槽隔离结构的制作方法和nand闪存的制作方法
CN105448671B (zh) 半导体结构及返工方法
CN102041508B (zh) 刻蚀沟槽的方法
CN104425222A (zh) 图形化方法
CN104078330B (zh) 自对准三重图形的形成方法
CN104701145B (zh) 半导体结构的形成方法
CN100397586C (zh) 一种提高各向异性的多晶硅脉冲刻蚀工艺
CN104900515B (zh) 一种半导体器件蚀刻方法及半导体器件形成方法
CN105336593B (zh) 栅极的制作方法及存储器的制作方法
CN103107085B (zh) 一种NiCr薄膜的干法刻蚀工艺
CN106252286B (zh) 嵌入式闪存的多晶硅干蚀刻工艺的选择方法
CN108063098B (zh) 有源区顶部圆滑度的模拟检测方法
CN109427583A (zh) 半导体器件及其形成方法
CN103354205B (zh) 提高多晶硅栅极刻蚀工艺稳定性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant