KR20050014172A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법

Info

Publication number
KR20050014172A
KR20050014172A KR1020030052664A KR20030052664A KR20050014172A KR 20050014172 A KR20050014172 A KR 20050014172A KR 1020030052664 A KR1020030052664 A KR 1020030052664A KR 20030052664 A KR20030052664 A KR 20030052664A KR 20050014172 A KR20050014172 A KR 20050014172A
Authority
KR
South Korea
Prior art keywords
contact plug
insulating film
barrier layer
forming
etching
Prior art date
Application number
KR1020030052664A
Other languages
English (en)
Inventor
김정동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030052664A priority Critical patent/KR20050014172A/ko
Publication of KR20050014172A publication Critical patent/KR20050014172A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 비트라인의 상부에 전하저장전극을 형성하는 메모리 소자의 SAC 공정에서 비트라인들 사이에 형성되는 전하저장전극 콘택홀의 내부에 스페이서를 형성하는 공정시, CH2F2가스를 추가하여 식각하면 폴리머가 발생되어 콘택홀의 저부에서만 식각이 진행되고 너머지 부분의 절연막은 그대로 남아있게 되며, 이 남아 있는 절연막이 후속 식각장벽층의 일부로 사용될 수 있어 식각장벽층을 얇게 형성하므로, 식각장벽층 과식각시의 비트라인이나 하드마스크층의 손상을 방지하였으므로, 자기정렬 콘택 공정 마진이 향상되고, 비트라인 손상이나 단락이 방지되며, 공정이 단순해져 공정수율 및 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 제조방법{Manufacturing method for semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 전하저장전극 콘택 형성시 절연 스페이서 에체 공정에서 콘택 저면 만이 식각되도록하여 콘택플러그형성후의 식각장벽층을 얇게 형성할 수 있어 후속 전하저장전극 형성시의 자기정렬 콘택 마진 확보가 용이하고, 층간절연막 패턴닝 후의 과식각 공정을 생략할 수 있으며, 비트라인 손상을 방지하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
반도체소자의 고집적화에 따라 0.2㎛ 이하의 디자인 룰을 가지는 소자에서는 라인/스페이스 패턴 보다 공정 마진이 작은 전하저장전극 콘택 형성 공정에서 산화막과 질화막의 식각선택비차를 이용하는 자기정렬콘택(self-align contact; 이하 SAC라 칭함)을 사용하게 된다. 이러한 SAC 공정도 초기에는 홀 패턴으로 형성하였으나, 소자가 고집적화되어 미세화 됨에 따라 마스크 정렬 마진이 감소되어 라인 패턴 콘택 기술이 도입되었다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체소자의 제조 공정도로서, 비트라인 형성 후에 전하저장전극 콘택홀이 오픈되는 경우의 예이다.
먼저, 반도체기판(10)상에 하부 콘택플러그(14)를 구비하는 제1 층간절연막(12)을 형성하고, 상기 제1 층간절연막(12)상에 마스크절연막(18) 패턴과 중첩되어있는 비트라인(16)을 형성한다.
그다음 상기 구조의 전표면에 제2 층간절연막(20)을 형성하여 평탄화시킨 후, 전하저장전극 콘택마스크(도시되지 않음)를 이용하여 사진 식각 공정을 진행하여 상기 하부 콘택플러그(14)를 노출시키는 전하저장전극용 콘택홀(22)을 형성한다. (도 1a 참조).
그후, 상기 구조의 전표면에 비트라인(16) 절연을 위한 질화막 재질의 절연막을 도포하고 이를 전면 에치백하여 상기 콘택홀(22)의 측벽에 절연 스페이서(24)를 형성한다. 상기 에치 공정은 CHF3, O2, Ar 가스를 이용하여 실시하며, 이때 상기 콘택홀(22)의 바닥과, 비트라인 콘택홀(22) 주변 평탄부 모두가 식각되며, 이때 콘택 공정 정렬도가 어굿나면 비트라인 단락등이 발생할 수 있다. (도 1b 참조).
그다음 상기 구조의 전표면에 전하저장전극 콘택용 다결정실리콘층을 도포하고, 이를 에치백하여 상기 콘택홀(22)을 메우는 상부 콘택플러그(26)를 형성한다. 이때 상기 상부 콘택플러그(26)는 콘택홀(22)의 상부 부분을 메우지 못하고 있다. 이는 상부 콘택플러그(26)의 완전한 분리를 위하여 과식각을 실시하기 때문이다. (도 1c 참조).
그후, 상기 상부 콘택플러그(26) 주변의 제2 층간절연막(20) 상부를 에치백하여 상부 콘택플러그(26)와 높이를 맞추어 준다. 이는 후속 식각장벽층이 800∼1000Å 정도로 두껍게 형성되어 상부 콘택플러그(26) 노출 공정시 완전한 제거가 어려워지기 때문이다. (도 1d 참조).
그다음 질화막 재질의 식각장벽층(28)과 희생산화막(30)을 형성하고, 전하저장전극 마스크를 이용하여 상기 상부 콘택플러그(26) 상의 희생산화막(30)과 식각장벽층(28)을 제거하여 상기 상부 콘택플러그(26)를 노출시킨 후, 상기 구조의 전표면에 다결정실리콘층(32)을 도포하고 상기 희생산화막(30) 패턴 상의 다결정실리콘층(32)을 제거하여 다결정실리콘층(32) 패턴으로된 전하저장전극을 형성한다. (도 1e 참조).
상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 전하저장전극 콘택홀내의 스페이서 형성시 전면 식각에 의해 콘택홀 저면과 평탄부에도 식각 진행되어 비트라인이 손상될 수도 있으며, 전하저장전극 콘택플러그 형성을 위한 다결정실리콘층의 전면 식각후, 주변의 층간절연막을 식각하여 콘택플러그와 높이를 맞추는 공정을 진행하여야하는데 이 공정에서 도 2에서와 같이 비트라인과 그 상부의 하드마스크층이 손상될 수 있고, 콘택 형성시의 공정마진 확보가 어려운등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은
전하저장전극 콘택홀 내부의 스페이서 형성 공정시 콘택 저면에만 식각 진행되도록하여 후속 식각장벽층의 두께를 감소시켜 층간절연막의 식각 공정을 생략할 수 있고, 비트라인 손상 및 단락을 방지하며, 콘택 공정마진 확보가 용이하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체소자의 제조공정도.
도 2는 종래 기술에 따른 반도체소자의 단면 SEM 사진.
도 3a 내지 도 3d는 본 발명에 따른 반도체소자의 제조공정도.
<도면의 주요 부분에 대한 부호의 설명>
10, 50 : 반도체기판 12, 52 : 제1 층간절연막
14, 54 : 하부 콘택플러그 16, 56 : 비트라인
18, 58 : 마스크절연막 20, 60 : 제2 층간절연막
22, 62 : 전하저장전극 콘택홀 24, 64 : 상부 콘택플러그
26 : 절연막 스페이서 28, 58 : 식각장벽층
30, 70 : 희생산화막 32, 72 : 다결정실리콘층
66 : 절연막
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법의 특징은,
반도체기판 상에 하부 콘택플러그를 구비하는 제1 층간절연막을 형성하는 공정과,
상기 제1 층간절연막상에 마스크절연막 패턴과 중첩되어있는 비트라인을 형성하는 공정과,
상기 구조의 전표면에 제2 층간절연막을 형성하는 공정과,
상기 하부 콘택플러그 상의 제2 층간절연막을 제거하여 전하저장전극용 콘택홀을 형성하는 공정과,
상기 구조의 전표면에 절연막을 형성하는 공정과,
상기 절연막을 전면 식각하되, 식각가스에 CH2F2가스를 혼합하여 폴리머가 생성되도록하여, 콘택홀의 저면에서만 식각이 진행되도록하여 하부 콘택플러그를 노출시키는 공정과,
상기 반도체기판 상의 폴리머를 제거하는 공정과,
상기 전하저장전극용 콘택홀을 메우는 상부 콘택플러그를 형성하는 공정과,
상기 구조의 전표면에 식각장벽층괴 희생산화막을 순차적으로 형성하는 공정과,
상기 희생산화막과 식각장벽층을 전하저장전극 마스크로 사진 식각하여 상기 상부 콘택플러그를 노출시키는 희생산화막 및 식각장벽층 패턴을 형성하는 공정과,
상기 상부 콘택플러그와 접촉되는 전하저장전극을 형성하는 공정을 구비함에 있다.
또한 본발명의 다른 특징은, 상기 식각장벽층은 300∼600Å 두께로 형성하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 제조방법에 관하여 첨부도면을 참조하여상세히 설명한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체소자의 제조공정도이다.
먼저, 실리콘 웨이퍼등의 반도체기판(50)상에 소자분리산화막(도시되지 않음)과 게이트전극등의 소정의 하부 구조물들을 형성하고, 상기 구조의 전표면에 하부 콘택플러그(54)를 구비하는 제1 층간절연막(52)을 형성한다.
그다음 상기 제1 층간절연막(52)상에 마스크절연막(58) 패턴과 중첩되어있는 비트라인(56)을 형성하고, 상기 구조의 전표면에 제2 층간절연막(60)을 형성하여 평탄화시킨 후, 전하저장전극 콘택마스크(도시되지 않음)를 이용하여 사진 식각 공정을 진행하여 상기 하부 콘택플러그(54) 상부를 노출시키는 전하저장전극용 콘택홀(22)을 형성하고, 상기 구조의 전표면에 비트라인(56) 절연을 위한 질화막 재질의 절연막(64)을 도포한다. (도 3a 참조).
그후, 상기 절연막(64)을 식각하되, 식각 가스에 CHF3, O2및 Ar 등의 식각 가스에 CH2F2가스를 혼합 사용하여 식각 공정에 절연막(64)에 폴리머가 생성되도록하고, 콘택홀 내부로 에천트가 많이 들어가도록하여 콘택홀(22) 저부에서는 식각이 진행되나 다른 지역에서는 폴리머에 의해 식각이 지연되도록하여 하부 콘택플러그(54)의 상부를 노출시킨 후, 폴리머는 패트 처리로 제거한다. 따라서 상기 절연막(64)의 다른 부분은 모두 남아 있게된다. (도 3b 참조).
그다음 상기 구조의 전표면에 전하저장전극 콘택플러그용 다결정실리콘층을 전면에 도하고, 이를 에치백하여 상기 콘택홀(62)을 메우는 상부 콘택플러그(66)를형성한다. (도 3c 참조).
그후, 상기 구조의 전표면에 질화막 재질의 식각장벽층(68)과 희생산화막(70)을 순차적으로 형성한다. 여기서 상기 식각장벽층(68)은 300∼600Å 정도 두께로 형성하여도 남아 있는 절연막(64)이 있어 식각 장벽의 역할을 충분히 수행할 수 있다.
그다음 전하저장전극 마스크를 이용하여 상기 상부 콘택플러그(66) 상의 희생산화막(70)과 식각장벽층(68)을 순차적으로 제거하여 상기 상부 콘택플러그(56)를 노출시킨 후, 상기 구조의 전표면에 다결정실리콘층(72)을 도포하고 상기 희생산화막(70) 패턴 상의 다결정실리콘층(72)을 제거하여 각각의 분리된 다결정실리콘층(72) 패턴으로된 전하저장전극을 형성한다. (도 3d 참조).
상기에서 희생산화막 상에 반사 방지막을 도포하고 공정을 진행할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은, 비트라인의 상부에 전하저장전극을 형성하는 메모리 소자의 SAC 공정에서 비트라인들 사이에 형성되는 전하저장전극 콘택홀의 내부에 스페이서를 형성하는 공정시, CH2F2가스를 추가하여 식각하면 폴리머가 발생되어 콘택홀의 저부에서만 식각이 진행되고 너머지 부분의 절연막은 그대로 남아있게 되며, 이 남아 있는 절연막이 후속 식각장벽층의 일부로 사용될 수 있어 식각장벽층을 얇게 형성하므로, 식각장벽층 과식각시의 비트라인이나 하드마스크층의 손상을 방지하였으므로, 자기정렬 콘택 공정 마진이 향상되고, 비트라인 손상이나 단락이 방지되며, 공정이 단순해져 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (2)

  1. 반도체기판 상에 하부 콘택플러그를 구비하는 제1 층간절연막을 형성하는 공정과,
    상기 제1 층간절연막상에 마스크절연막 패턴과 중첩되어있는 비트라인을 형성하는 공정과,
    상기 구조의 전표면에 제2 층간절연막을 형성하는 공정과,
    상기 하부 콘택플러그 상의 제2 층간절연막을 제거하여 전하저장전극용 콘택홀을 형성하는 공정과,
    상기 구조의 전표면에 절연막을 형성하는 공정과,
    상기 절연막을 전면 식각하되, 식각가스에 CH2F2가스를 혼합하여 폴리머가 생성되도록하여, 콘택홀의 저면에서만 식각이 진행되도록하여 하부 콘택플러그를 노출시키는 공정과,
    상기 반도체기판 상의 폴리머를 제거하는 공정과,
    상기 전하저장전극용 콘택홀을 메우는 상부 콘택플러그를 형성하는 공정과,
    상기 구조의 전표면에 식각장벽층괴 희생산화막을 순차적으로 형성하는 공정과,
    상기 희생산화막과 식각장벽층을 전하저장전극 마스크로 사진 식각하여 상기 상부 콘택플러그를 노출시키는 희생산화막 및 식각장벽층 패턴을 형성하는 공정과,
    상기 상부 콘택플러그와 접촉되는 전하저장전극을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 식각장벽층은 300∼600Å 두께로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
KR1020030052664A 2003-07-30 2003-07-30 반도체소자의 제조방법 KR20050014172A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052664A KR20050014172A (ko) 2003-07-30 2003-07-30 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052664A KR20050014172A (ko) 2003-07-30 2003-07-30 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20050014172A true KR20050014172A (ko) 2005-02-07

Family

ID=37225337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052664A KR20050014172A (ko) 2003-07-30 2003-07-30 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20050014172A (ko)

Similar Documents

Publication Publication Date Title
KR100403329B1 (ko) 반도체소자의 비트라인 형성방법
KR20050064786A (ko) 반도체소자의 콘택 형성방법
KR100734083B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20050014172A (ko) 반도체소자의 제조방법
KR100807596B1 (ko) 반도체 소자 제조방법
KR100277905B1 (ko) 반도체 메모리 소자의 제조 방법
KR100303318B1 (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR20060055795A (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR20010061080A (ko) 반도체소자의 제조방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR100643485B1 (ko) 반도체 소자 제조방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100532967B1 (ko) 반도체 소자의 비트라인 형성방법
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20030058636A (ko) 반도체소자의 형성방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20030058638A (ko) 반도체소자의 제조방법
KR19990074636A (ko) 반도체소자의 콘택 형성방법
KR20040008620A (ko) 하드마스크를 이용한 반도체소자의 제조 방법
KR20050066190A (ko) 반도체소자의 콘택 형성방법
KR20010068951A (ko) 메모리 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid