KR100609531B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로,

저장전극 콘택플러그가 구비되는 제1층간절연막을 형성하고 그 상부에 비트라인을 형성하는 공정과, 상기 저장전극 콘택플러그를 노출시키는 제2층간절연막, 식각방지막, 유기 저유전층 및 반사방지막 적층구조의 저장전극 콘택홀을 형성하는 공정과, 상기 저장전극 콘택플러그에 접속되는 도전체 / 유기 폴리머를 전체표면상부에 일정두께 형성하는 공정과, 상기 도전체 / 유기 폴리머 및 반사방지막을 평탄화식각하여 실린더형 도전체를 형성하는 공정과, 상기 유기 저유전체 및 폴리머를 산소플라즈마로 제거하여 실린더형 저장전극을 형성하는 공정과, 후속공정으로 유전체막과 플레이트전극을 형성하는 공정으로 오정렬로 인한 반도체소자의 수율 저하를 방지하고 그에 따른 반도체소자의 고집적화를 가능하게 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}

도 1a 내지 도 1c 는 본 발명의 실시예에 반도체소자의 캐패시터 형성방법을 도시한 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 콘택플러그 13 : 제1층간절연막

15 : 제1식각방지막 17 : 제2층간절연막

19 : 비트라인 21 : 제2식각방지막

23 : 희생절연막 25 : 반사방지막

27 : 감광막패턴 29 : 저장전극 콘택홀

31 : 다결정실리콘막 33 : 유전체막

35 : 상부전극, 플레이트전극

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확 보하는데 있어서, 콘택플러그와 저장전극을 한번의 증착공정으로 형성하여 오정렬로 인한 소자의 특성열화를 방지하는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.

그 중 가장 활발한 시도 중의 하나인 고유전율을 가지는 유전체막을 디램소자에 적용하기 위해서는 금속전극의 도입이 필수적이다. 즉 유전체막과 전극간의 계면특성의 향상을 통해서 의도한 캐패시터 특성(누설전류, 커패시턴스 등)을 확보하는 것이다.

디램 소자의 고집적화는 또한 노광 공정 시 이전 층과의 정렬여유를 감소시킨다. 정렬여유가 부족한 상태에서 기존의 방법으로 콘택공정 및 저장전극 형성공정을 실시하는 경우에 있어서, 상기 저장전극을 형성하기 위한 식각공정시 상기 콘택공정시 형성되는 콘택플러그가 손상될 수 있어 반도체소자의 특성 및 신뢰성을 저하시키고 그에따른 반도체소자의 수율을 저하시키는 문제점이 있다.

본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 정렬마진의 부족으로 인한 오정렬 유발을 방지하기 위하여 콘태플러그와 저장전극을 동시에 형서함으로써 반도체소자의 수율을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,

저장전극 콘택플러그가 구비되는 제1층간절연막을 형성하고 그 상부에 비트라인을 형성하는 공정과,

상기 저장전극 콘택플러그를 노출시키는 제2층간절연막, 식각방지막, 유기 저유전층 및 반사방지막 적층구조의 저장전극 콘택홀을 형성하는 공정과,

상기 저장전극 콘택플러그에 접속되는 도전체 / 유기 폴리머를 전체표면상부에 일정두께 형성하는 공정과,

상기 도전체 / 유기 폴리머 및 반사방지막을 평탄화식각하여 실린더형 도전체를 형성하는 공정과,

상기 유기 저유전체 및 폴리머를 산소플라즈마로 제거하여 실린더형 저장전극을 형성하는 공정과,

후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1c 은 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.

먼저, 반도체기판(도시안됨)에 소자분리막(도시안됨), 워드라인(도시안됨)을 형성하고 그 상부를 평탄화시키는 제1층간절연막(13)을 형성한다.

이때, 상기 제1층간절연막(13)은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 과 같이 유동성이 우수한 절연물질로 형성한다.

그 다음, 저장전극 콘택마스크를 이용한 식각공정을 이용하여 상기 반도체기판에 접속되는 콘택플러그(11)를 형성한다.

그 다음, 전체표면상부에 제1식각방지막(15)을 형성하고 상기 그 상부에 비트라인(19)을 형성한다.

그리고, 전체표면상부를 평탄화시키는 제2층간절연막(17)을 증착하고 이를 평탄화식각한다.

그리고, 전체표면상부에 제2식각방지막(21)을 형성한다. 이때, 상기 제2식각방지막(21)은 질화막으로 형성한다.

그 다음, 상기 제2식각방지막(21) 상부에 유기 저유전층(23)을 형성한다.

이때, 상기 유기 저유전층(23)은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 상기 유기 저유전층(23)의 예로서는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있다.

그리고, 상기 유기 저유전층(23) 상부에 반사방지막(25)을 형성하고 그 상부에 감광막패턴(27)을 형성한다.

이때, 상기 반사방지막(25)은 무기 유전층으로 형성한다. 그리고, 상기 감광막패턴(27)은 저장전극 콘택마스크를 이용한 노광 및 현상공정으로 형성한 것이다. (도 1a)

그 다음, 상기 감광막패턴(27)을 마스크로하는 자기정렬적인 식각공정으로 상기 저장전극 콘택플러그(11)를 노출시키는 저장전극 콘택홀(29)을 형성한다.

이때, 상기 자기정렬적인 식각공정은 이웃하는 물질과의 식각선택비 차이를 이용하여 실시한다.

그 다음, 상기 콘택홀(29)을 포함한 전체표면상부에 저장전극으로 사용될 다결정실리콘막(31) 및 유기 폴리머(도시안됨)를 증착한다. (도 1b)

그리고, 상기 유기 저유전층(23)이 노출될때까지 평탄화식각하고 상기 유기 저유전층(23) 및 유기 폴리머를 산소플라즈마를 이용하여 제거한다.

이때, 상기 평탄화식각공정은 상기 다결정실리콘막(31)을 실린더형으로 형성한다.

그 다음, 상기 다결정실리콘막(31)의 표면에 유전체막(33)을 형성하고 전체표면상부에 플레이트전극(35)을 증착하여 캐패시터를 형성한다. (도 1c)

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 저장전극 콘택공정과 저장전극 형성공정을 한번의 공정으로 실시하여 오정렬로 인한 소자의 수율 저하를 방지하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (3)

1. 저장전극 콘택플러그가 구비되는 제1층간절연막을 형성하고 그 상부에 비트라인을 형성하는 공정과,

   상기 저장전극 콘택플러그를 노출시키는 제2층간절연막, 식각방지막, 유기 저유전층 및 반사방지막 적층구조의 저장전극 콘택홀을 형성하는 공정과,

   상기 저장전극 콘택플러그에 접속되는 도전체 / 유기 폴리머를 전체표면상부에 일정두께 형성하는 공정과,

   상기 도전체 / 유기 폴리머 및 반사방지막을 평탄화식각하여 실린더형 도전체를 형성하는 공정과,

   상기 유기 저유전체 및 폴리머를 산소플라즈마로 제거하여 실린더형 저장전극을 형성하는 공정과,

   후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
2. 제 1 항에 있어서,

   상기 식각방지막은 질화막인 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
3. 제 1 항에 있어서,

   상기 반사방지막은 무기 유전층인 것을 특징으로하는 반도체소자의 캐패시터 형성방법.

Images