JP2015153804A

JP2015153804A - 半導体装置の製造方法

Info

Publication number: JP2015153804A
Application number: JP2014024136A
Authority: JP
Inventors: 林　達也; Tatsuya Hayashi; 林　　達也; 佳幸大田; Yoshiyuki Ota; 正幸椎名; Masayuki SHIINA
Original assignee: Hitachi High Technologies Corp; Hitachi High Tech Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2014-02-12
Filing date: 2014-02-12
Publication date: 2015-08-24
Anticipated expiration: 2034-02-12
Also published as: JP6228860B2

Abstract

【課題】異なるアスペクト比を有する疎密パターンを半導体基板上に形成する際に、当該パターンのアスペクト比の差に起因してエッチング量にばらつきが生じることで、半導体装置の信頼性が低下することを防ぐ。
【解決手段】半導体基板に溝を形成するエッチング工程において、エッチング開始直後にエッチングレートの高い条件でエッチングを行う第１工程と、その後、エッチングレートが低い条件でエッチングを行う第２工程とを行う。また、上記のようにエッチング条件を切り替えるタイミングは、溝の深さをモニタリングすることで測る。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板のドライエッチング方法に適用して有効な技術に関する。

近年、半導体デバイスにおいて、低消費電力化、動作速度向上、および高集積化などに伴い、半導体素子分離領域や、メモリセル容量面積の確保が課題の一つとして挙げられている。その課題に対する解決手段の一つとして、シリコン基板に溝を形成し、その溝内に、絶縁膜からなる素子分離領域を形成する方法として、溝分離方法（Shallow Trench Isolation法。以下、ＳＴＩ法と呼ぶ）が知られている。

ＳＴＩ法は、まず半導体基板の上面に溝を形成する工程と、次に当該溝に絶縁膜を埋め込む工程と、次に当該絶縁膜の上面を平坦化する工程とを有する。したがって、ＳＴＩ法により素子分離を行う場合は、まず、半導体基板に溝を形成する必要がある。半導体基板の主面に溝を形成する際には、例えば、半導体基板上に形成されたレジストパターンまたは絶縁膜などをマスクとして、露出する半導体基板の主面の一部をドライエッチング法により除去する。

特許文献１（特開２０１０−２４５１０１号公報）には、プラズマを用いて、シリコン基板上に疎部および密部を有するマスクパターンを形成した試料ウェハをエッチングするドライエッチング方法が記載されている。ここでは、パターンの疎部のエッチング速度に比べてパターンの密部のエッチング速度が速い第１のエッチングステップと、パターンの密部のエッチング速度に比べてパターンの疎部のエッチング速度が速い第２のエッチングステップとを有することにより、疎密差のないエッチングを行うことが記載されている。

特開２０１０−２４５１０１号公報

素子分離領域をＳＴＩ法により形成する場合において、半導体基板上にパターニングされたマスクが形成されたウェハをエッチングする際、基板材料であるシリコンが露出する幅または面積をＷとし、マスク上端から基板までの深さまたは面積をＨとすると、それらの比はＨ／Ｗ（以下、この比をアスペクト比と呼ぶ）となる。ここで、パターンが密に形成される領域と、パターンが疎に形成される領域とが存在することで、異なるアスペクト比を有するパターンを同時にエッチングする場合、疎密エッチング速度比が生じる。疎密エッチング速度比とは、密パターン部（高アスペクト比）のエッチング速度に対する疎パターン部（低アスペクト比）のエッチング速度の比である。

疎密エッチング速度比の値が１より小さい場合は、低アスペクト比のパターンでのエッチング速度が高アスペクト比のエッチング速度より大きい。また、疎密エッチング速度比の値が１より大きい場合は、高アスペクト比のパターンのエッチング速度が低アスペクト比のパターンのエッチング速度より大きい。

疎密エッチング速度比が生じた際、パターンの高アスペクト比の部分のエッチング量と低アスペクト比の部分のエッチング量に差が生じ、所望の深さの溝の実現が困難となる。

本発明の目的は、アスペクト比が異なるパターンを同時に加工する際に、エッチング量にばらつきが生じることを防ぐことで、半導体装置の信頼性を向上させることにある。

本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態である半導体装置の製造方法は、異なるアスペクト比を有するパターンを同時にエッチングする際、エッチング速度は大きいが速度のアスペクト依存が大きいエッチング条件１と、エッチング速度は小さいが速度のアスペクト依存が小さいエッチング条件２とを組み合わせて、エッチング量をモニタしながらエッチングを行うものである。

また、他の一実施の形態である半導体装置の製造方法は、上記の条件１から条件２へ切り替わる際に、排気ステップを行うことで、残留ガスの影響を抑えるものである。

また、他の一実施の形態である半導体装置の製造方法は、上記の条件１から条件２へ切り替わる際に、電子サイクロトロン共鳴高さをステップによって変更することで、残留ガスの影響を抑えるものである。

また、他の一実施の形態である半導体装置の製造方法は、上記の条件１から条件２へ切り替わる場合において、条件１でのエッチングにパルス放電を用いることで、残留ガスの影響を抑えるものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、半導体装置の信頼性を向上させることができる。特に、異なるアスペクト比を有するパターンを同時にエッチングする際に、疎密エッチング速度比を制御し、エッチング量のばらつきを抑えることができる。

本発明の実施の形態１である半導体装置の製造方法に用いるエッチング装置の概略図である。本発明の実施の形態１である半導体装置の製造工程を説明する断面図である。本発明の実施の形態１におけるエッチングの処理条件を示す表である。図２に続く製造工程中の半導体装置の要部断面図である。図４に続く製造工程中の半導体装置の要部断面図である。エッチング深さと疎密エッチング速度比との関係を示すグラフである。本発明の実施の形態２におけるエッチングの処理条件を示す表である。排気時間とチャンバ内の真空度との関係を示すグラフである。本発明の実施の形態３におけるエッチングの処理条件を示す表である。本発明の実施の形態３である半導体装置の製造方法に用いるエッチング装置の概略図である。本発明の実施の形態３である半導体装置の製造方法に用いるエッチング装置の概略図である。本発明の実施の形態４におけるエッチングの処理条件を示す表である。比較例である半導体装置の製造工程を示す断面図である。図１３に続く製造工程中の半導体装置の要部断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。

（実施の形態１）
本実施の形態の半導体装置の製造方法は、マスクパターンを形成した基板等に対し、プラズマエッチング装置を用いてエッチングを施すものである。以下では、図１を用いて、本実施の形態の半導体装置の製造方法に用いるプラズマエッチング装置について説明する。図１は、本実施の形態のエッチング工程に用いるプラズマエッチング装置の一例として、プラズマ生成手段にマイクロ波と磁場を利用するＥＣＲ（Electron Cyclotron Resonance）プラズマエッチング装置の概略図である。

この装置は、内部を真空排気できるチャンバ２０１を有し、チャンバ２０１内には、試料であるウェハ２０２を配置する試料台２０３が配置されている。チャンバ２０１の上面には、チャンバ２０１内を観測し、また、チャンバ２０１内にマイクロ波を透過させるために、石英などからなるマイクロ波透過窓２０４が設けられている。チャンバ２０１と試料台２０３との間には、複数の貫通孔が並んで開口された板であるシャワープレート２０５が配置されている。

マイクロ波透過窓２０４の直上には導波管２０６が設けられ、導波管２０６には、ウェハ２０２の表面上に形成した膜の膜圧を測定する膜圧測定モニタ２０７と、マグネトロン２０８とが形成されている。延在する導波管２０６の一方の端部にはチャンバ２０１が配置され、もう一方の端部にはマグネトロン２０８が配置されている。また、チャンバ２０１の周りにはソレノイドコイル２０９が設けられている。試料台２０３には、静電吸着電源２１０と高周波バイアス電源２１１とが接続されている。チャンバ２０１には、開閉可能なウェハ搬入口２１２が設けられており、また、チャンバ２０１内にガスを供給するためのガス導入口２１３が設けられている。

ＥＣＲ型プラズマエッチング装置は、電子サイクロトロン共鳴を利用したプラズマ源（ＥＣＲ型プラズマ源）を有している。ＥＣＲ型プラズマ源は、少なくともマイクロ波をチャンバ２０１内に導入する手段と、チャンバ２０１の近傍に配置された、磁場を発生させるソレノイドコイル２０９とを有している。マグネトロン２０８および高周波バイアス電源２１１には、パルス発生装置２１５が電気的に接続されている。

本実施の形態において用いるプラズマエッチング装置は、上記のチャンバ２０１、ウェハ２０２、試料台２０３、マイクロ波透過窓２０４、シャワープレート２０５、導波管２０６、膜圧測定モニタ２０７、マグネトロン２０８、ソレノイドコイル２０９、静電吸着電源２１０、高周波バイアス電源２１１、ウェハ搬入口２１２、ガス導入口２１３、およびパルス発生装置２１５を有している。

次に、上記プラズマエッチング装置を用いたエッチング工程における各動作について説明する。図２、図４および図５は、本実施の形態の半導体装置の製造工程を説明する断面図である。

まず、図２に示すように、半導体基板１０１を用意する。次に、半導体基板１０１上に、所定のパターン形状を有するマスク１０２を形成する。マスク１０２は後述するプラズマエッチングの際に、所定の領域の半導体基板１０１を保護し、半導体基板１０１の一部が除去されることを防ぐために設けられる膜であり、その膜厚（高さ）はＨである。マスク１０２は、例えばフォトレジスト膜からなるパターンである。また、マスク１０２はフォトレジスト膜からなるパターンではなく、半導体基板１０１上に例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成した窒化シリコン膜を、フォトリソグラフィ技術およびドライエッチング法により加工したパターン、つまりハードマスクであってもよい。

半導体基板１０１の主面の一部はマスク１０２から露出している。マスク１０２の膜厚Ｈはいずれの領域においてもほぼ一定であるが、マスク１０２から露出している半導体基板１０１の主面の幅は一定ではなく、半導体基板１０１の主面の領域によって異なる。半導体基板１０１の主面には、マスク１０２が疎に形成された疎パターン領域ＳＲと、マスク１０２が密に形成された密パターン領域ＤＲとがある。図２では、図の左側に疎パターン領域ＳＲを示し、図の右側に密パターン領域ＤＲを示している。

本願でいう「密に形成されるパターン」とは、隣り合うパターン同士の間の距離が小さいパターン（第１パターン）であって、マスクパターン、またはマスクを用いてエッチングにより形成されるパターン（密パターン）をいう。また、本願でいう「疎に形成されるパターン」とは、隣り合うパターン同士の間の距離が大きいパターン（第２パターン）であって、マスクパターン、またはマスクを用いてエッチングにより形成されるパターン（疎パターン）をいう。

図２に示すように、疎パターン領域ＳＲにおいて隣接するマスク１０２同士の間の距離（幅）Ｗ１は、密パターン領域ＤＲにおいて隣接するマスク１０２同士の間の距離（幅）Ｗ２よりも大きい。つまり、疎パターン領域ＳＲでは半導体基板１０１が比較的広い面積でマスク１０２から露出しており、密パターン領域ＤＲでは半導体基板１０１が比較的狭い面積でマスク１０２から露出している。すなわち、密パターン領域ＤＲよりも、疎パターン領域ＳＲの方が、隣り合うマスク１０２同士の間において露出する半導体基板１０１の幅および面積は大きい。

次に、図１に示すように、半導体基板１０１（図２参照）であるウェハ２０２を、ウェハ搬入口２１２からチャンバ（処理室）２０１内に搬入した後、ウェハ２０２は静電吸着電源２１０によって試料台２０３に静電吸着される。次に、プロセスガス（処理ガス）を、ガス導入口２１３からシャワープレート２０５を介してチャンバ２０１に導入する。このとき、チャンバ２０１内の気圧は、真空ポンプ（図示省略）により減圧排気され、所定の圧力（例えば、０．１Ｐａ〜５０Ｐａ）に調整する。

次に、マグネトロン２０８から周波数２．４５ＧＨｚのマイクロ波を発振し、導波管２０６、マイクロ波透過窓２０４、およびシャワープレート２０５を介して、チャンバ２０１内に供給する。これにより、当該マイクロ波とソレノイドコイル２０９によって発生された磁場との相互作用によって処理ガスが励起され、ウェハ２０２上部の空間にプラズマ２１４が形成される。図１では、プラズマ２１４が発生する領域を破線により示している。ここで、試料台２０３に、高周波バイアス電源２１１によって高周波バイアス電力を印加することで、プラズマ２１４中のイオンがウェハ２０２の上面に垂直に加速され入射する。プラズマ２１４からのラジカルとイオンの作用によってウェハ２０２は異方的にエッチングされる。

マグネトロン２０８と高周波バイアス電源２１１には、パルス発生装置２１５が接続されており、パルス発生装置２１５が発生させる連続パルス波によって、パルス変調を行うことが可能である。ここで、プラズマの変調周波数をプラズマパルス周波数、逆数をプラズマパルス周期とする。一方、高周波バイアス電源２１１のパルス変調の周波数をバイアスパルス周波数とし、その逆数をバイアスパルス周期とする。また、パルス発生装置２１５は、バイアスパルス周波数と１周期におけるオンの期間とオフの期間の比を任意に設定できる機能を有する。なお、１周期に対するオン期間の割合をデューティー比と呼ぶ。

次に、本発明におけるエッチング処理方法について、図３に示す表を用いて説明する。図３に示す表には、本実施の形態のエッチングの処理条件を示している。図３に示すように、条件１ではプロセスガスにＮＦ_３（三フッ化窒素）を用いず、代わりにＳＦ_６（六フッ化硫黄）を用いている。逆に、条件２ではプロセスガスにＳＦ_６を用いず、代わりにＮＦ_３を用いている。本実施の形態において、半導体基板に溝を開口するエッチング工程では、最初のステップ１のエッチング工程において、上記条件１でエッチングを行い、その後行うステップ２のエッチング工程において、上記条件２でエッチングを行う。

図３に示すように、条件１によりエッチングを行うステップ１では、Ｎ_２（窒素）ガスとＣＨＦ_３（トリフルオロメタン）ガスとＳＦ_６（六フッ化硫黄）ガスとの混合ガスを用いる。条件２によりエッチングを行うステップ２では、Ｎ_２（窒素）ガスとＣＨＦ_３（トリフルオロメタン）ガスとＮＦ_３（三フッ化窒素）ガスとの混合ガスを用いる。

図６には、各条件におけるエッチング深さと疎密エッチング速度比との関係をグラフに示している。図６は、横軸をエッチング深さとし、縦軸をエッチング速度比の値とするグラフであり、図６には、図３の条件１の場合のグラフ１Ａと、図３の条件２の場合のグラフ２Ａとを示している。つまり、グラフ１ＡはプロセスガスにＳＦ_６を用いた場合のグラフであり、グラフ２ＡはプロセスガスにＮＦ_３を用いた場合のグラフである。疎密エッチング速度比とは、エッチング速度とアスペクト比に対するエッチング速度依存性を指す。

図６に示すように、エッチングが進行するにつれて疎密エッチング速度比の値が下がるのは、アスペクト比の高いパターンがより高アスペクト比となり、エッチャントであるＦラジカルが入射し難くなることで、疎部の反応が進行し疎密エッチング速度比の値が低下するためである。つまり、エッチング開始直後において、エッチング速度はアスペクト比の影響をあまり受けない。

また、図６のグラフ１Ａとグラフ２Ａとを比較した際、つまり、ＮＦ_３のガスを用いた場合とＳＦ_６のガスを用いた場合とを比較した際、ＳＦ_６を用いた方が疎密エッチング速度比の値は小さくなる。これは、ＳＦ_６を用いた場合は、ＮＦ_３を用いた場合より窒素原子のプラズマ密度が低いことにより、窒素原子と炭素原子で構成されるシアン化化合物（デポジター）の生成量が減少するためである。その結果、異なるアスペクト比を有するパターンを同時にエッチングする際に、窒素原子のプラズマ密度が低いＳＦ_６を用いた場合は、低アスペクト比のパターンでのシアン化化合物の堆積が減少してエッチングが進行するため、ＮＦ_３を用いた場合と比較して疎密エッチング速度比の値が小さくなる。

また、図３の表のエッチングレートの値に注目すると、ＳＦ_６を使用した条件１の方が条件２よりも速い。これはシアン化化合物（デポジター）の生成量がＮＦ_３に比べ減少する点とエッチングを進行させるＦラジカルがＮＦ_３より多いためである。

そこで、本実施の形態のプラズマエッチング工程では、異なるアスペクト比を有するパターンを同時にエッチングする際、アスペクト比の影響をあまり受けないエッチング開始直後の段階において、エッチングレートの高いＳＦ_６を用い、その後、アスペクト比の影響を受けやすい高アスペクト比のパターンをエッチングする段階において、エッチングレートが低いＮＦ_３を用いる。

このようにエッチング条件をエッチング開始直後とその後とで切り替えることで、エッチング工程の始めから終わりまで、アスペクト比の影響を受けにくいエッチングを行うことができるため、エッチング対象のパターンに疎密の差があっても、エッチング量にばらつきが生じることを防ぐことができる。また、エッチングのプロセスガスをＳＦ_６からＮＦ_３に切り替えるタイミングを、膜圧測定モニタ２０７（図１参照）を用いて溝深さをモニタリングしながら測ることで、適切なタイミングでエッチング条件を条件１から条件２への切り替えることができるため、より精度の高いエッチングを行うことができる。上記エッチングにおける溝深さのモニタリングは、例えばエッチングの実時間を計測することで行っても良い。

言い換えれば、本実施の形態のエッチング工程は、溝または孔パターンが密に形成された第１パターンおよび溝または孔パターンが疎に形成された第２パターンを含むマスクを用いて、プラズマエッチングにより半導体基板の上面に溝または孔パターンを形成するものであり、以下の特徴を有する。なお、第１パターンと第２パターンは異なるアスペクト比を有する。

すなわち、当該エッチング工程は、アスペクト比に対するエッチング速度依存性である第１疎密エッチング速度比の特性と第１エッチング速度の特性とを有するエッチングを行う第１工程と、アスペクト比に対するエッチング速度依存性である第２疎密エッチング速度比の特性と第２エッチング速度の特性とを有するエッチングを行う第２工程とを有する。なお、第１エッチング速度は、例えば図３に示す条件１のエッチングレートを指し、第２エッチング速度は、例えば図３に示す条件２のエッチングレートを指す。

具体的には、第１疎密エッチング速度比は、密パターン（第１パターン）におけるエッチング速度に対する疎パターン（第２パターン）におけるエッチング速度の比であり、第２疎密エッチング速度比は、密パターン（第１パターン）におけるエッチング速度に対する疎パターン（第２パターン）におけるエッチング速度の比である。つまり、第１パターンでのエッチング速度をＳ１とし、第２パターンでのエッチング速度をＳ２とすれば、疎密エッチング速度比はＳ１／Ｓ２で表わされる。よって、疎パターンおよび密パターンでのそれぞれのエッチング速度が均等であれば、疎密エッチング速度比は１となり、例えば疎パターン（第２パターン）におけるエッチング速度が大きくなれば、疎密エッチング速度比は小さくなる。

上記エッチング工程では、まず第１工程を行い、これにより半導体基板の主面に形成される溝または孔の深さをモニタし、溝または孔の深さが所定の深さに到達した時点で、第１工程から第２工程に切り替える。ここで、第２エッチング速度は、第１エッチング速度より小さく、第２疎密エッチング速度比の値は、第１疎密エッチング速度比の値より大きい。上記所定の深さは、第１疎密エッチング速度比の値が１より小さく、かつ第２疎密エッチング速度比の値が１より大きいエッチング深さである。このようなエッチング深さに達した時点でエッチング条件の切り替えを行うことで、アスペクト比の差に起因してエッチング量にばらつきが生じることを防ぐことができる。

上記のように、溝深さをモニタリングしながら条件１から条件２へ切り替えてエッチングを行った後の半導体基板の断面を図４に示す。図４に示すように、半導体基板１０１の上面の一部であって、マスク１０２から露出する部分は、マスク１０２を用いた上記エッチング工程により除去されている。これにより、半導体基板１０１の主面には溝１０３が形成される。疎パターン領域ＳＲの溝１０３は、密パターン領域ＤＲの溝１０３よりも、幅および平面視における面積が広い。上記のように条件を切り替えつつエッチングを行うことで、疎パターン領域ＳＲおよび密パターン領域ＤＲにおいて、ほぼ同等の深さの溝１０３を半導体基板１０１の上面に形成することができる。

次に、図５に示すように、酸化シリコン膜などからなる絶縁膜を溝１０３内に埋め込み、マスク１０２を除去することで、当該絶縁膜からなる素子分離領域１０４を形成する。具体的には、例えばマスク１０２がハードマスクである場合において、ＣＶＤ法を用いて、マスク１０２および半導体基板１０１の上に酸化シリコン膜を形成することで溝１０３内を埋め込んだ後、ＣＭＰ（Chemical Mechanical Polishing）法により当該酸化シリコン膜の上面を平坦化し、続いてマスク１０２を薬液により除去する。これにより、各溝１０３内に埋め込まれた酸化シリコン膜からなる素子分離領域１０４を形成する。

疎パターン領域ＳＲの素子分離領域１０４は、密パターン領域ＤＲの素子分離領域１０４よりも、幅および平面視における面積が広い。ここで、溝１０３の深さは疎パターン領域ＳＲおよび密パターン領域ＤＲにおいてほぼ一定であるため、素子分離領域１０４の形成深さは疎パターン領域ＳＲおよび密パターン領域ＤＲにおいてほぼ一定である。以上の工程により、本実施の形態の半導体装置の製造方法を用いたパターン形成工程が完了する。

なお、ここでは半導体基板をエッチングして素子分離領域を形成する工程について説明したが、エッチングにより形成するのは溝に限らず孔であってもよい。

以下では、図１３および図１４を用いて、比較例のエッチング方法の問題点および本実施の形態の半導体装置の製造方法の効果について説明する。図１３および図１４は、比較例における半導体装置の製造工程を説明する断面図であり、素子分離領域をＳＴＩ法により形成する場合の工程を説明するものである。

比較例の半導体装置の製造方法において素子分離領域をＳＴＩ法により形成する場合には、まず、図２を用いて説明した工程と同様の工程を行う。すなわち、まず、図１３に示すように、例えば単結晶シリコンからなる半導体基板１０１を用意する。その後、半導体基板１０１上に、パターニングされたマスク１０２を形成する。マスク１０２は、例えば窒化シリコン膜などからなるハードマスクである。当該ハードマスクのパターンは、例えば半導体基板１０１上に形成した絶縁膜を、フォトリソグラフィ技術およびドライエッチング法を用いて加工することで形成する。当該ドライエッチング法による加工を行うことで、半導体基板１０１の上面の一部はマスク１０２から露出する。また、マスク１０２は、フォトリソグラフィ技術により形成したレジストパターンであってもよい。

マスク１０２は、半導体基板１０１上に所定の膜厚、つまり高さＨを有する膜である。半導体基板１０１の上面は、複数の領域でマスク１０２から露出しており、それぞれの領域において露出する半導体基板１０１の幅は一定ではなく、場所によって様々である。つまり、マスク１０２が密に形成されている領域（密パターン領域ＤＲ）では、マスク１０２間で露出する半導体基板１０１の幅Ｗ２は小さく、それに比べて、マスク１０２が疎に形成されている領域（疎パターン領域ＳＲ）では、マスク１０２間で露出する半導体基板１０１の幅Ｗ１は大きい。

このように、ウェハ上に形成されたマスク１０２の疎密は場所によってばらつきがあるため、マスク１０２から露出する半導体基板１０１の幅は、マスク１０２が疎に形成された領域と密に形成された領域とで異なる。つまり、マスク１０２から露出する半導体基板１０１の面積は場所によってばらつきがある。

ここで、疎パターン領域ＳＲにおいて、基板材料であるシリコンが露出する幅Ｗ１とマスク上端から基板までの深さＨとのアスペクト比はＨ／Ｗ１である。また、密パターン領域ＤＲにおいて、基板材料であるシリコンが露出する幅Ｗ２とマスク上端から基板までの深さＨとのアスペクト比はＨ／Ｗ２である。Ｗ１＞Ｗ２であることから、マスク１０２は、場所によって異なるアスペクト比を有する。

つまり、密パターン領域ＤＲのマスク１０２に開口された溝パターン（第１パターン）は比較的大きいアスペクト比を有し、疎パターン領域ＳＲのマスク１０２に開口された溝パターン（第２パターン）は第１パターンよりも小さいアスペクト比を有している。よって、マスク１０２を構成する第１パターンおよび第２パターンはそれぞれ異なるアスペクト比を有している。

ここではマスク１０２の開口部のアスペクト比を、露出する半導体基板１０１の幅（距離）とマスク１０２の高さ（膜厚、深さ）との比により表わしたが、当該アスペクト比を、露出する半導体基板１０１の面積とマスク１０２の高さ（膜厚、深さ）との比により表わしても、同様にアスペクト比にばらつきが生じる。

次に、図１４に示すように、上記のようなマスク１０２を用いてエッチングを行うことで、異なる幅を有し、また、異なるアスペクト比を有するパターンを形成する。ここでは、半導体基板１０１の上面の一部を除去することで、半導体基板１０１の主面に溝１０５を形成する。

このようにウェハをエッチングする場合において、異なるアスペクト比を有するパターンを同時にエッチングする際には、疎密エッチング速度比（RIE-Lag）が生じる。一定量のエッチング対象物を除去する場合、エッチング速度が大きい領域では、エッチング速度が小さい領域よりも短時間でエッチングが完了する。

疎密エッチング速度比の値が１より小さい場合は、低アスペクト比のパターンでのエッチング速度が高アスペクト比のパターンでのエッチング速度より大きく、１より大きい場合は、高アスペクト比のパターンでのエッチング速度が低アスペクト比のパターンでのエッチング速度より大きいことを意味する。

疎密エッチング速度比が生じる場合、図１４に示すように、パターンが高アスペクト比の領域のエッチング量と、パターンが低アスペクト比の領域のエッチング量とに差が生じるため、所望の深さの溝の実現が困難となる。例えば一定の深さの溝が形成できず、溝１０５の深さにばらつきが生じた場合、半導体基板１０１上に形成する素子分離領域の形成深さにばらつきが生じることで、素子間の耐圧などの特性を一定の水準以上に保つことが困難となり、半導体装置の信頼性が低下するおそれがある。

これに対し、本実施の形態では、溝深さをモニタリングしながら図３の表の条件１から条件２へ切り替えてエッチングを行う。つまり、アスペクト比の影響をあまり受けないエッチング開始直後において、エッチングレートの高いＳＦ_６ガスを用いたエッチングを用い、その後、エッチング条件を切り替えて、アスペクト比の影響を受ける高アスペクト比の領域においてエッチングレートの低いＮＦ_３ガスを用いたエッチングを行う。

このように、溝深さをモニタリングしながらエッチング条件を変更することで、半導体基板に形成する溝を、パターンの疎密にかかわらず、所望の深さで形成することができる。したがって、半導体基板に形成した溝に素子分離領域を埋め込む場合には、素子分離領域の深さにばらつきが生じることを防ぐことができるため、半導体装置の信頼性を向上させることができる。

なお、本実施の形態では、ＳＦ_６ガスを用いた条件１でのエッチング（ステップ１）と、ＮＦ_３ガスを用いた条件２のエッチング（ステップ２）とを組み合わせることで、各条件での疎密エッチング速度比の値の差を利用してエッチング精度を高めている。これに対し、各条件でのプロセスガスの成分を変更しなくても、ステップ１でのエッチングが、ステップ２でのエッチングより窒素原子のプラズマ密度が低いものであれば、上記実施の形態と同様の効果を得ることができる。よって、窒素原子のプラズマ密度が低いステップ１と、窒素原子のプラズマ密度がステップ１よりも高いステップ２とを行う場合は、ステップ１およびステップ２において用いるプラズマガスを、共に例えばＮ_２（窒素）ガスとＣＨＦ_３（トリフルオロメタン）ガスとＮＦ_３（三フッ化窒素）とを含むものとしてもよい。

（実施の形態２）
本実施の形態では、ＳＦ_６とＮＦ_３の２ステップで処理を行う際の切り替えについて説明する。つまり、本実施の形態は、図３の表の条件１と条件２との切り替えの際に排気工程を設けるものである。

ここで、図７の表に、本実施の形態の処理条件を示す。本実施の形態では、ステップ１を行った後であってステップ２を行う前において、残留ガスを排気するステップを設けている。これは、ステップ２のエッチング工程が、ステップ１の残留ガスの影響を受けることを防ぐためである。

ここで、図８に、排気時間とチャンバ内の真空度との関係をグラフで示す。図８に示すグラフの横軸は排気時間であり、縦軸はチャンバ内の真空度である。プラズマ発生時に残留ガスの影響を受けないためには、目的とする寸法に影響を受けない値まで装置（チャンバ）内の圧力を下げる必要があり、チャンバ内の真空度を処理圧力の１％以下である１０^−２Ｐａ以下に下げることが必要となる。そこで、本実施の形態では、チャンバ内の気圧を１０^−２Ｐａまで下げるために、ＳＦ_６を用いたエッチング（ステップ１）と、ＮＦ_３を用いたエッチング（ステップ２）との間に、エッチング装置（処理室）内の圧力が１０^−２Ｐａ以下となる排気ステップを設けている。これにより、ステップ１の残留ガスの影響を受けずにステップ２の処理をすることができる。

（実施の形態３）
本実施の形態では、エッチング工程において、磁場コイルの電流値の条件を変更することについて説明する。

図９の表に、本実施の形態のエッチングの処理条件を示す。前記実施の形態１と同様に、ここではＳＦ_６を用いたステップ１のエッチング工程の後に、ＮＦ_３を用いたステップ２のエッチング工程を行う。図９の表におけるコイルに関する欄では、チャンバの周辺において上下方向に複数並べられたコイルを上段、中段、下段に分け、それぞれのコイルに流す電流を示している。

図１０および図１１に、エッチング中のチャンバ５００内の堆積物５０１の分布およびプラズマ５０２の強度分布を表す。図１０および図１１は、プラズマエッチング装置の概略図を示すものである。ＥＣＲ型のエッチング装置では、電子がサイクロトロン共鳴を起こす磁場強度の面（ＥＣＲ面と呼ぶ）でプラズマ５０２の密度が最も高くなる。つまり、図１０および図１１のプラズマ５０２はＥＣＲ面近傍に発生する。したがって、ガスの分解はＥＣＲ面付近で最も盛んに生じる。例えば図９の表のステップ１に示すＳＦ_６を含むガスを用いた場合、ＳＦ_６が分解して生じる反応性生物ＳＦ_Ｘ（Ｘ＝１〜５）のチャンバへの堆積物５０１は、ＥＣＲ面近傍で最も多くなる。

次のステップ２において、堆積性が比較的少ないＮＦ_３を用いて放電すると、ＥＣＲ面近傍のチャンバ５００の内側の面においてイオンの入射量が多くなり、堆積物５０１が削れて堆積物がプラズマ５０２中に放出される。放出されたＳＦ_ＸはＮＦ_３のエッチング特性に影響を与え、疎密エッチング速度比の値が意図したものとは異なる値になる。このように、ステップ１で生じた堆積物が再放出されることで、エッチング精度が低下し、半導体基板に対して所望の形状で溝等を形成することが困難となるため、半導体装置の信頼性が低下する虞がある。

上記のようにステップ１で生じた堆積物が再放出されることを防ぐためには、ステップ１とステップ２とでＥＣＲ面が異なる高さに位置するようにすればよい。具体的には、図９に示すように、磁場コイルの電流値をステップ１とステップ２とで変更することでステップ２のＥＣＲ面（図１１参照）がステップ１のＥＣＲ面（図１０参照）よりも下に位置するように設定する。または、逆に、ステップ２のＥＣＲ面をステップ１のＥＣＲ面より上に位置するように設定してもよい。この方法により、図１０に示すプラズマ５０２の発生する高さと図１１に示すプラズマ５０２の発生する高さとは異なるものとなる。

本実施の形態では、ステップ１のプラズマ密度が最大となる位置の、半導体基板を載置する試料台からの高さを、ステップ２のプラズマ密度が最大となる位置の、半導体基板を載置する試料台からの高さより高くしている。これにより、ステップ１で生じた堆積物が再放出されることによる影響をステップ２において受けることを防ぐことができる。

また、残留ガスやチャンバ内のコンディションを一定に保つため、２ステップ目の後にクリーニングステップを入れることで、より安定した形状を得ることができる。

（実施の形態４）
ここでは、プロセスガスにＳＦ_６を用いたステップ１のエッチング工程においてパルス放電を用いることについて以下に説明する。

図１２の表に、本実施の形態のエッチングの処理条件を示す。本実施の形態のエッチング工程では、図１２に示すように、ＳＦ_６を用いたステップ１のエッチング工程の後に、ＮＦ_３を用いたステップ２のエッチング工程を行う。ここでは、ステップ１においてパルス放電を用いている。つまり、ステップ１のエッチング工程でチャンバ内に発生するプラズマは、パルス変調されたプラズマである。

パルス放電を用いた際のチャンバ内の熱は、プラズマの着火点で最も高温となり、そこから熱伝達によりチャンバ内に拡散していく。常にプラズマを放電したまま処理をした場合、チャンバ内の温度勾配は小さいが、パルスを用いることにより着火点から下流に行くにつれて温度勾配ができる。温度勾配は状態方程式より、圧力との相関があり、結果として、着火点から下流側へ圧力勾配ができる。圧力勾配ができた場合にチャンバ内の流速に注目すると、流速は圧力が低い方が速くなるため、着火点から下流への排気性能が向上する。排気性能が向上するとステップ１の残留ガスを減らすことができ、ステップ２の処理への切り替えを効率よく行うことができるため、ステップ１においてパルス放電を使うことが望ましい。

よって、本実施の形態では、ステップ１のプラズマをパルス放電により着火することで、チャンバ内に熱勾配を生じさせ、チャンバ内の排気性能を向上させることを可能としている。これにより、ステップ１の残留ガスを低減し、ステップ２の処理への切り替えを効率よく行うことができるため、エッチング精度が低下することを防ぐことができる。よって、半導体装置の信頼性を向上させることができる。

以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、上記の実施の形態１〜４では、半導体基板としてＳｉ（シリコン）からなる基板を用いた例を説明したが、半導体基板の材料は例えばＳｉＧｅ（シリコンゲルマニウム）であってもよい。

１０１半導体基板
１０２マスク
２０１チャンバ
２０２ウェハ
２０３試料台
２０４マイクロ波透過窓
２０５シャワープレート
２０６導波管
２０７膜圧測定モニタ
２０８マグネトロン
２０９ソレノイドコイル
２１０静電吸着電源
２１１高周波バイアス電源
２１２ウェハ搬入口
２１３ガス導入口
２１４プラズマ
２１５パルス発生装置
５００チャンバ
５０１堆積物
５０２プラズマ

Claims

溝または孔パターンが開口された第１パターンと、前記第１パターンよりもアスペクト比が小さい溝または孔パターンが開口された第２パターンとを有するマスクを用いたプラズマエッチングにより、半導体基板に溝または孔を形成する半導体装置の製造方法であって、
（ａ）前記第１パターンにおけるエッチング速度に対する前記第２パターンにおけるエッチング速度の比である第１疎密エッチング速度比の特性と、第１エッチング速度の特性とを有するエッチングを行う工程、
（ｂ）前記（ａ）工程の後、前記第１パターンにおけるエッチング速度に対する前記第２パターンにおけるエッチング速度の比である第２疎密エッチング速度比の特性と、第２エッチング速度の特性とを有するエッチングを行う工程、
を有し、
前記（ａ）工程から前記（ｂ）工程への切り替えは、モニタされている前記半導体基板の溝または孔の深さが所定の深さに到達した時点で行い、
前記第２エッチング速度は、前記第１エッチング速度より小さく、
前記第２疎密エッチング速度比の値は、前記第１疎密エッチング速度比の値より大きい、半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程および前記（ｂ）工程では、Ｎ_２ガス、ＣＨＦ_３ガスおよびＮＦ_３ガスの混合ガスを用い、
前記（ａ）工程の窒素原子のプラズマ密度は、前記（ｂ）工程の窒素原子のプラズマ密度より小さい、半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程は、Ｎ_２ガス、ＣＨＦ_３ガスおよびＳＦ_６ガスの混合ガスを用い、
前記（ｂ）工程は、Ｎ_２ガス、ＣＨＦ_３ガスおよびＮＦ_３ガスの混合ガスを用いる、半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記所定の深さは、前記第１疎密エッチング速度比の値が１より小さく、かつ前記第２疎密エッチング速度比の値が１より大きいエッチング深さである、半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程では、パルス変調されたプラズマを発生させてエッチングを行う、半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程の後であって前記（ｂ）工程の前に、前記プラズマエッチングが行われる処理室内を排気することで、前記処理室内の圧力を１０^−２Ｐａ以下とする工程をさらに有する、半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程および前記（ｂ）工程は、マイクロ波および磁場を利用したＥＣＲ型プラズマ源を備えるプラズマエッチング装置を用いて行われ、
前記半導体基板を載置する試料台からの高さにおいて、前記（ａ）工程のプラズマ密度が最大となる高さは、前記（ｂ）工程のプラズマ密度が最大となる高さより高い、半導体装置の製造方法。