CN105655252B

CN105655252B - 半导体结构形成方法

Info

Publication number: CN105655252B
Application number: CN201410627923.XA
Authority: CN
Inventors: 何永根
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-11-10
Filing date: 2014-11-10
Publication date: 2019-01-22
Anticipated expiration: 2034-11-10
Also published as: CN105655252A

Abstract

本发明提供一种半导体结构形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底表面的栅介质层、位于栅介质层表面的保护金属层和位于所述保护金属层表面的伪栅层；去除所述伪栅层，形成沟槽，所述沟槽暴露出保护金属层表面；对暴露出的保护金属层进行等离子体改性，形成改性的保护金属层；形成填充满所述沟槽的金属栅极，所述金属栅极与介质层顶面齐平。本方法能够改善器件电学性能的稳定性，降低器件的失效几率，提高金属栅极可靠性，降低器件开关能耗。

Description

半导体结构形成方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体结构形成方法。

背景技术

随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是如何解决器件可靠性下降的问题，这种现象主要是由传统栅介质层厚度不断减小所造成的。现有技术提供的方法以高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替代多晶硅栅极，可以有效提高半导体器件的可靠性，优化电学性能。

现有技术提供了一种具有金属栅极的半导体器件制造方法，包括：提供半导体衬底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅极层；形成覆盖所述栅介质层和栅极层的层间介质层；以所述栅极层为停止层，对所述层间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成金属栅极。

尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且难以稳定控制，容易导致器件电学性能不稳定。

发明内容

本发明解决的问题是，通过去除伪栅层之后的等离子体改性工艺，降低保护金属层中C、Br、Cl和O元素的含量，从而为器件电学性能带来有益改善。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底表面的栅介质层、位于栅介质层表面的保护金属层和位于所述保护金属层表面的伪栅层；去除所述伪栅层，形成沟槽，所述沟槽暴露出保护金属层表面；对暴露出的保护金属层进行等离子体改性，形成改性的保护金属层；形成填充满所述沟槽的金属栅极，所述金属栅极与介质层顶面齐平。

可选的，所述等离子体改性的工艺包括：采用H₂和O₂的混合气体，混合气体的流量为20sccm～20slm，压力为10mTorr～800mTorr，功率为50W～1500W，偏压为0V，温度为20℃～700℃，工艺时间5秒～300秒。

可选的，所述等离子体改性中H₂与O₂的流量比例为9:1～99.9:0.1。

可选的，所述等离子体中的H₂适于还原保护金属层，降低保护金属层中的C、Br、Cl和O元素含量。

可选的，所述等离子体中的O₂适于氧化保护金属层表面，避免保护金属层被等离子体损伤。

可选的，所述等离子体改性，降低了保护金属层5％～30％的电阻值。

可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底。

可选的，所述栅介质层包括位于半导体衬底表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层。

可选的，形成所述伪栅极结构的步骤包括：在半导体衬底表面形成第一栅介质层薄膜；在第一栅介质层薄膜表面形成第二栅介质层薄膜；在第二栅介质层薄膜表面形成保护金属层薄膜；在保护金属层薄膜表面形成伪栅层薄膜；在伪栅层薄膜表面形成图形化的掩模层；以所述掩模层为掩模，刻蚀所述伪栅层薄膜、保护金属层薄膜、第二栅介质层薄膜和第一栅介质层薄膜，直至暴露出半导体衬底表面。

可选的，所述第一栅介质层为厚度的SiO₂或者SiON，所述第二栅介质层为厚度的HfO2、HfON、ZrO₂或者ZrON。

可选的，所述保护金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。

可选的，所述伪栅层为多晶硅，所述多晶硅的伪栅层厚度为

可选的，所述介质层包括位于伪栅极结构侧壁及未被伪栅极结构覆盖的半导体衬底表面的第一介质层，和覆盖所述第一介质层的第二介质层。

可选的，所述去除伪栅层的工艺为干法刻蚀，刻蚀气体为HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CF₄、CH₂F₂、CHF₃、CH₃F中一种或几种，刻蚀气体的流量为20sccm～700sccm，偏压为50V～600V，功率为100W～600W，温度为30℃～70℃。

可选的，所述金属栅极包括覆盖沟槽侧面及底面的功能层，和覆盖所述功能层的栅极金属层。

可选的，形成所述金属栅极的步骤，还包括：形成覆盖介质层及沟槽侧面、底面的功能层薄膜；形成覆盖所述功能层薄膜的栅极金属层薄膜，所述栅极金属层薄膜填充满沟槽剩余部分；以介质层顶面为停止层对所述功能层薄膜和栅极金属层薄膜进行化学机械抛光，形成功能层和栅极金属层。

可选的，所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种，功能层的厚度为

可选的，所述栅极金属层的材料为铝。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供一种半导体结构形成方法实施例，通过去除伪栅层之后的等离子体改性工艺，降低保护金属层中C、Br、Cl和O元素的含量，从而为器件电学性能带来有益改善。其中，降低改性的保护金属层中C、Br和Cl元素的含量，使器件电学性能稳定且电学参数波动小，大大降低了器件的失效几率；降低改性的保护金属层中O元素的含量，直接降低了改性的保护金属层电阻值，提高金属栅极可靠性，降低器件开关能耗。

进一步地，所述等离子体改性工艺中的H₂及O₂等离子体具有的能量较低且没有垂直于半导体衬底表面的速度，因此仅适于通过还原反应降低保护金属层内C、Br、Cl和O元素的含量，不会由于等离子体轰击而对保护金属层表面产生大的物理损伤，也不会对被保护金属层覆盖的栅介质层造成影响。

附图说明

图1至图3为本发明一实施例的半导体结构形成方法示意图；

图4至图7为本发明另一实施例的半导体结构形成方法示意图；

图8为本发明另一实施例中等离子体改性前后保护金属层Cl原子数百分比浓度随深度的变化曲线图；

图9为本发明另一实施例中等离子体改性前后保护金属层表面X射线光电能谱图。

具体实施方式

由背景技术可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺较复杂且难以稳定控制，容易导致器件电学性能不稳定。

为了进一步说明，本发明提供了一个半导体结构形成方法的实施例。

参考图1，提供半导体衬底10，所述半导体衬底10表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底10表面的栅介质层11、位于所述栅介质层11表面的保护金属层12和位于所述保护金属层12表面的伪栅层13。

所述栅介质层11还包括位于半导体衬底10表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层，所述第一栅介质层和第二栅介质层未在图1中示出。

所述介质层包括位于伪栅极结构侧壁及未被伪栅极结构覆盖的半导体衬底10表面的第一介质层14，和覆盖所述第一介质层14的第二介质层15。

所述半导体衬底10为硅衬底、锗衬底或绝缘体上硅衬底。

所述第一栅介质层为厚度的SiO₂或者SiON，在本实施例中，以SiO₂的第一栅介质层为例作示范性说明。

所述第二栅介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON，在本实施例中，以HfO₂的第二栅介质层为例作示范性说明。

所述保护金属层12为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN，在本实施例中，以TiN的保护金属层12为例作示范性说明。

所述伪栅层13为多晶硅，所述多晶硅的伪栅层13厚度为

所述第一介质层14的材料为氮化硅、氮氧化硅或者碳氧化硅。所述第二介质层15的材料为氧化硅。

参考图2，去除所述伪栅层13，形成沟槽16，所述沟槽16暴露出保护金属层12表面。

去除所述伪栅层13的工艺可以为干法刻蚀，作为一个实施例，所述干法刻蚀的刻蚀气体为HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CF₄、CH₂F₂、CHF₃和CH₃F中一种或几种，刻蚀气体的流量为20sccm～700sccm，偏压为50V～600V，功率为100W～600W，温度为30℃～70℃。

参考图3，形成填充满所述沟槽16的金属栅极，所述金属栅极与介质层顶面齐平。

所述金属栅极包括覆盖沟槽16侧面及底面的功能层17，和覆盖所述功能层17的栅极金属层18。

形成所述金属栅极的步骤，包括：形成覆盖介质层及沟槽16侧面、底面的功能层薄膜；形成覆盖所述功能层薄膜的栅极金属层薄膜，所述栅极金属层薄膜填充满沟槽16剩余部分；以介质层顶面为停止层对所述功能层薄膜和栅极金属层薄膜进行化学机械抛光，形成功能层17和栅极金属层18。

所述功能层17的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种，厚度为形成所述功能层薄膜的工艺为物理气相沉积或者原子层沉积。

所述栅极金属层18的材料为铝，形成所述栅极金属层薄膜的工艺为物理气相沉积。

对上述实施例进行研究发现，由所述金属栅极形成的器件电学性能不稳定、电学参数波动大，且金属栅极的可靠性低、开关能耗高，甚至有器件失效的情况。在进一步研究后，发现造成上述现象的原因是保护金属层12中含有较高的杂质量，且保护金属层12中的氧元素含量较高，造成其电阻值异常。

通过进一步研究发现，造成上述现象的原因来自去除伪栅层13形成沟槽16的工艺。所述去除伪栅层13的工艺为干法刻蚀，采用的气体包含有HBr、Cl₂、O₂、CF₄、CH₂F₂、CHF₃和CH₃F，所述几种气体在等离子体状态下具有了一定的速度和能量，在干法刻蚀去除伪栅层13暴露出保护金属层12的过刻蚀阶段，会将具有能量的C、Br、Cl和O元素掺杂进入保护金属层12，使保护金属层12中杂质元素C、Br和Cl含量升高、影响了器件电学性能，进而导致了器件的电学性能不稳定甚至失效。掺杂元素O的升高则增大了保护金属层12的电阻值，器件开关能耗增加。

为解决上述问题，本发明提供了一种半导体结构的形成方法实施例，通过去除伪栅层之后的等离子体改性工艺，降低保护金属层中C、Br、Cl和O元素的含量，从而为器件电学性能带来有益改善。

为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图4，提供半导体衬底100，所述半导体衬底100表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底100表面的栅介质层101、位于所述栅介质层101表面的保护金属层102和位于所述保护金属层102表面的伪栅层103。

所述栅介质层101还包括位于半导体衬底100表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层，所述第一栅介质层和第二栅介质层未在图4中示出。

所述介质层包括位于伪栅极结构侧壁及未被伪栅极结构覆盖的半导体衬底100表面的第一介质层104，和覆盖所述第一介质层104的第二介质层105。

所述半导体衬底100为硅衬底、锗衬底或绝缘体上硅衬底。在本实施例中，以半导体衬底100为硅衬底的情况为例，作示范性说明。

所述保护金属层102为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN，在本实施例中，以TiN的保护金属层102为例作示范性说明。

所述伪栅层103为多晶硅，所述多晶硅的伪栅层103厚度为

形成所述伪栅极结构的步骤，包括：在半导体衬底100表面形成第一栅介质层薄膜；在第一栅介质层薄膜表面形成第二栅介质层薄膜；在第二栅介质层薄膜表面形成保护金属层薄膜；在保护金属层薄膜表面形成伪栅层薄膜；在伪栅层薄膜表面形成图形化的掩模层；以所述掩模层为掩模，刻蚀所述伪栅层薄膜、保护金属层薄膜、第二栅介质层薄膜和第一栅介质层薄膜，直至暴露出半导体衬底100表面。

所述图形化的掩模层可以为光刻胶层，还可以为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种，在本实施例中，以所述掩模层为氮化硅的情况为例作示范性说明。所述氮化硅的图形化掩模层的形成步骤，包括：在所述伪栅层薄膜表面形成掩模材料膜；在所述掩模材料膜表面形成图形化层，所述图形化层覆盖需要形成伪栅极结构的对应区域；以所述图形化层为掩模，刻蚀所述掩模材料膜，直至暴露出伪栅层薄膜表面为止，形成图形化的掩模层。

刻蚀所述伪栅层薄膜、保护金属层薄膜、第二栅介质层薄膜和第一栅介质层薄膜的工艺为干法刻蚀，刻蚀气体为BCl₃、HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中一种或几种，混合气体的流量为50sccm～500sccm，偏压为50V～600V，功率为200W～600W，温度为30℃～60℃。

所述第一介质层104的材料为氮化硅、氮氧化硅或者碳氧化硅。所述第二介质层105的材料为氧化硅。

形成所述介质层的步骤，包括：形成覆盖伪栅极结构顶面、侧壁及未被伪栅极结构覆盖的半导体衬底100表面的第一介质层薄膜；形成覆盖第一介质层薄膜的第二介质层薄膜，所述第二介质层薄膜表面的最低处高于伪栅层103顶面；以伪栅层103为停止层，对所述第一介质层薄膜和第二介质层薄膜进行化学机械抛光。

形成所述第一介质层薄膜的工艺为物理气相沉积、化学气相沉积或者原子层沉积。

形成所述第二介质层薄膜的工艺为化学气相沉积。

参考图5，以所述介质层为掩模去除所述伪栅层103(参考图4)，形成暴露出保护金属层102表面的沟槽106。

去除所述伪栅层103的工艺为干法刻蚀，作为一个实施例，所述干法刻蚀的刻蚀气体为HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CF₄、CH₂F₂、CHF₃和CH₃F中一种或几种，刻蚀气体的流量为20sccm～700sccm，偏压为50V～600V，功率为100W～600W，温度为30℃～70℃。

为了将伪栅层103完全去除，需要对伪栅层103一定量的过刻蚀，具体实施方法为调整刻蚀气体中的气体流量比例，提高对保护金属层102的刻蚀选择比，在去除伪栅层103材料的同时尽量少的消耗保护金属层102。作为一个实施例，HBr、Cl₂、O₂、CF₄、CH₂F₂和CH₃F的流量比例可以为20:12:7:3:1:1，在所述气体流量的情况下，多晶硅的伪栅层103对保护金属层102的刻蚀选择比超过15:1。

所述干法刻蚀采用了50V～600V的偏压、100W～600W的功率以及30℃～70℃的反应温度，在所述条件下，等离子体状态的刻蚀气体具有足够的速度和能量与伪栅层103反应并将其去除，但同时等离子体的刻蚀气体也将C、Br、Cl和O元素掺杂进入了保护金属层102，尤其是在上述的对伪栅层103过刻蚀阶段中更容易发生所述掺杂过程。保护金属层102中杂质元素C、Br和Cl含量升高将会影响了器件电学性能，O元素的掺杂则导致保护金属层102的电阻值增大，进而导致了器件能耗高、电学性能不稳定甚至失效。

参考图6，对暴露出的保护金属层102(参考图5)进行等离子体改性，形成改性的保护金属层102a。

图6中的阴影区域I即为所述等离子体，所述等离子体为气体环境且没有实际边界，因此在图中以虚线示出。作为一个实施例，所述等离子体改性的工艺包括：采用H₂和O₂的混合气体，混合气体的流量为20sccm～20slm，压力为10mTorr～800mTorr，功率为50W～1500W，偏压为0V，温度为20℃～700℃，工艺时间5秒～300秒。其中，H₂与O₂的流量比例为9:1～99.9:0.1，H₂流量远大于O₂流量。

在所述等离子体改性工艺下，混合气体中的H₂被电离形成了H₂的等离子体、且被赋予一定的能量，当所述H₂的等离子体接触保护金属层表面时，带有能量的H₂等离子体会有很大的几率与保护金属层中的掺杂元素C、Br、Cl和O发生反应，生成易挥发的CO气体、CO₂气体、HBr气体、HCl气体和H₂O气体，从而还原保护金属层，降低了其中的C、Br、Cl和O元素含量。混合气体中流量比例较低的O₂同样也被电离形成了O₂的等离子体，在此步骤中O₂的等离子体适于将保护金属层的表面轻微氧化，避免生成的HBr、HCl和H₂O再次与保护金属层发生反应，由于所述等离子改性工艺中的偏压为0V，O₂的等离子体不具有垂直于保护金属层的速度，因此无法深入保护金属层内部、仅能将保护金属层的表层轻微氧化，所述表层钝化的深度小于所述H₂与O₂的流量比例选择9:1～99.9:0.1也是为了在轻微氧化保护金属层表层的同时，尽量降低O₂等离子体对保护金属层的电阻及性能影响。

进一步地，所述等离子体改性工艺中的H₂及O₂等离子体具有的能量较低且没有垂直于半导体衬底100表面的速度，因此仅适于通过还原反应降低保护金属层102内的C、Br、Cl和O元素的含量，不会由于等离子体轰击而对保护金属层102表面产生大的物理损伤，也不会对被保护金属层102覆盖的栅介质层101造成影响。

请参考图8，图8所示的是等离子体改性前后保护金属层Cl原子数百分比浓度随深度的变化曲线图。在本实施例中，以Cl原子数百分比浓度随深度的变化曲线图作示范性说明，C和Br的原子数百分比浓度随深度的变化趋势与Cl原子相同，因此未作图示出。所述深度的方向为从介质层表面即保护金属层表面指向半导体衬底100方向，深度0nm处即为保护金属层顶面。曲线301为改性前保护金属层102中Cl原子数百分比浓度，曲线302为改性的保护金属层102a中Cl原子数百分比浓度，为了便于区别，所述曲线301以虚线示出，所述曲线302以实线示出。从图8中可以看出，与未改性的保护金属层102相比较，改性的保护金属层102a中，从顶面到4nm左右深度的范围中，Cl原子数的百分比浓度降低了1至2个数量级，因此所述等离子体改性的工艺能够降低保护金属层中Cl元素的含量。

请参考图9，图9所示的是改性前后保护金属层表面X射线光电能谱图，曲线303为改性前保护金属层102表面X射线光电能谱，曲线304为改性的保护金属层102a表面X射线光电能谱，为了便于区别，所述曲线303以虚线示出，所述曲线304以实线示出。从图9中可以看出，曲线303的Ti-O峰以及Ti-N峰的强度较高，表示改性前的保护金属层102表面Ti-O键以及Ti-N键较多，即改性前的保护金属层102中TiN被O原子氧化严重，产生了大量Ti-O键。曲线304与曲线303相比较，Ti-O峰的强度较低、峰形不明显，Ti-N峰的强度与曲线303相接近，表明通过所述等离子体改性的保护金属层102a中O元素的含量有了明显的降低，TiN材料本身并没有受到等离子体改性的影响。O元素的含量减低后，所述等离子体改性的保护金属层102a电阻值也获得了改善，在本实施例中，所述改性的保护金属层102a的电阻值，与改性前的电阻值相比较降低了5％～30％。

参考图7，形成填充满所述沟槽106(参考图6)的金属栅极，所述金属栅极与介质层顶面齐平。

所述金属栅极包括覆盖沟槽106(参考图6)侧面及底面的功能层107，和覆盖所述功能层107的栅极金属层108。

形成所述金属栅极的步骤，包括：形成覆盖介质层及沟槽106(参考图6)侧面、底面的功能层薄膜；形成覆盖所述功能层薄膜的栅极金属层薄膜，所述栅极金属层薄膜填充满沟槽剩余部分；以介质层顶面为停止层对所述功能层薄膜和栅极金属层薄膜进行化学机械抛光，形成功能层107和栅极金属层108。

所述功能层107的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种，厚度为形成所述功能层薄膜的工艺为物理气相沉积或者原子层沉积。

所述栅极金属层108的材料为铝，形成所述栅极金属层薄膜的工艺为物理气相沉积。

在改性的保护金属层102a上形成的金属栅极，将为器件电学性能带来有益的改善，降低改性的保护金属层102a中Br和Cl元素的含量，使器件电学性能稳定且电学参数波动小，大大降低了器件的失效几率。降低改性的保护金属层102a中O元素的含量，直接降低了改性的保护金属层电阻值，提高金属栅极可靠性，降低器件开关能耗。

综上，本发明实施例提供的半导体结构形成方法，通过去除伪栅层之后的等离子体改性工艺，降低保护金属层中C、Br、Cl和O元素的含量，从而为器件电学性能带来有益改善。其中，降低改性的保护金属层中C、Br和Cl元素的含量，使器件电学性能稳定且电学参数波动小，大大降低了器件的失效几率；降低改性的保护金属层中O元素的含量，直接降低了改性的保护金属层电阻值，提高金属栅极可靠性，降低器件开关能耗。进一步地，所述等离子体改性工艺中的H₂及O₂等离子体具有的能量较低且没有垂直于半导体衬底表面的速度，因此仅适于通过还原反应降低保护金属层内Br、Cl和O元素的含量，不会由于等离子体轰击而对保护金属层表面产生大的物理损伤，也不会对被保护金属层覆盖的栅介质层造成影响。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底表面形成有伪栅极结构和介质层，所述伪栅极结构和介质层相互连接分布且顶面齐平，所述伪栅极结构包括位于半导体衬底表面的栅介质层、位于栅介质层表面的保护金属层和位于所述保护金属层表面的伪栅层；

以所述介质层为掩模去除所述伪栅层，形成暴露出保护金属层表面的沟槽；

对暴露出的保护金属层进行等离子体改性，降低所述保护金属层中C、Br、Cl和O元素的含量，形成改性的保护金属层；

形成填充满所述沟槽的金属栅极，所述金属栅极与介质层顶面齐平。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体改性的工艺包括：采用H₂和O₂的混合气体，混合气体的流量为20sccm～20s lm，压力为10mTorr～800mTorr，功率为50W～1500W，偏压为0V，温度为20℃～700℃，工艺时间5秒～300秒。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体改性中H₂与O₂的流量比例为9:1～99.9:0.1。

4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体中的H₂适于还原保护金属层，降低保护金属层中的C、Br、Cl和O元素含量。

5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体中的O₂适于氧化保护金属层表面，避免保护金属层被等离子体损伤。

6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体改性降低了保护金属层5％～30％的电阻值。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层包括位于半导体衬底表面的第一栅介质层和位于所述第一栅介质层表面的第二栅介质层。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述伪栅极结构的步骤包括：在半导体衬底表面形成第一栅介质层薄膜；在第一栅介质层薄膜表面形成第二栅介质层薄膜；在第二栅介质层薄膜表面形成保护金属层薄膜；在保护金属层薄膜表面形成伪栅层薄膜；在伪栅层薄膜表面形成图形化的掩模层；以所述掩模层为掩模，刻蚀所述伪栅层薄膜、保护金属层薄膜、第二栅介质层薄膜和第一栅介质层薄膜，直至暴露出半导体衬底表面。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一栅介质层为厚度的SiO₂或者SiON，所述第二栅介质层为厚度的HfO₂、HfON、ZrO₂或者ZrON。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护金属层为厚度的Ti、TiN、TaN、Ta、TaC或者TaSiN。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅层为多晶硅，所述多晶硅的伪栅层厚度为

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层包括位于伪栅极结构侧壁及未被伪栅极结构覆盖的半导体衬底表面的第一介质层、和覆盖所述第一介质层的第二介质层。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除伪栅层的工艺为干法刻蚀，刻蚀气体为HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CF₄、CH₂F₂、CHF₃、CH₃F中一种或几种，刻蚀气体的流量为20sccm～700sccm，偏压为50V～600V，功率为100W～600W，温度为30℃～70℃。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属栅极包括覆盖沟槽侧面及底面的功能层，和覆盖所述功能层的栅极金属层。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述金属栅极的步骤，还包括：形成覆盖介质层及沟槽侧面、底面的功能层薄膜；形成覆盖所述功能层薄膜的栅极金属层薄膜，所述栅极金属层薄膜填充满沟槽剩余部分；以介质层顶面为停止层对所述功能层薄膜和栅极金属层薄膜进行化学机械抛光，形成功能层和栅极金属层。

17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述功能层的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中的一种或几种，功能层的厚度为

18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述栅极金属层的材料为铝。