CN111489972A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111489972A CN111489972A CN201910080126.7A CN201910080126A CN111489972A CN 111489972 A CN111489972 A CN 111489972A CN 201910080126 A CN201910080126 A CN 201910080126A CN 111489972 A CN111489972 A CN 111489972A
- Authority
- CN
- China
- Prior art keywords
- gate
- dielectric layer
- layer
- forming
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 219
- 239000000463 material Substances 0.000 claims description 71
- 230000001681 protective effect Effects 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法，形成方法包括：提供衬底，衬底包括第一区域和第二区域；在第一区域形成第一栅极结构，第一栅极结构包括第一初始伪栅介质层和位于第一初始伪栅介质层上的第一伪栅极层；在第二区域形成第二栅极结构，第二栅极结构包括第二伪栅介质层和位于第二伪栅介质层上的第二伪栅极层；去除第一伪栅极层，在第一区域形成第一栅开口，第一栅开口暴露出第一初始伪栅介质层；去除第二伪栅极层，在第二区域形成第二栅开口，第二栅开口暴露出第二伪栅介质层；对第一栅开口暴露出的第一初始伪栅介质层进行氮化处理，形成第一伪栅介质层；形成第一伪栅介质层后，去除暴露出的第二伪栅介质层。所形成的半导体结构改善了晶体管的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，后栅极工艺为形成金属栅极的一个主要工艺。后栅极工艺是指在退火工艺后，刻蚀掉多晶硅伪栅极，形成栅极沟槽，再用合适的金属材料填充栅极沟槽以形成金属栅电极，这样可以使金属栅电极避开高温，避免晶体管的阈值电压漂移，从而影响晶体管的性能。
然而，在现有技术中，后栅极工艺形成的晶体管可靠性较差，晶体管的性能有待提升。
发明内容
本发明解决的技术问题是，是提供一种半导体结构及其形成方法，改善了晶体管的性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域的衬底上形成第一栅极结构，所述第一栅极结构包括第一初始伪栅介质层和位于第一初始伪栅介质层上的第一伪栅极层；在所述第二区域的衬底上形成第二栅极结构，所述第二栅极结构包括第二伪栅介质层和位于第二伪栅介质层上的第二伪栅极层；去除所述第一伪栅极层，在第一区域形成第一栅开口，所述第一栅开口暴露出所述第一初始伪栅介质层；去除所述第二伪栅极层，在第二区域形成第二栅开口，所述第二栅开口暴露出所述第二伪栅介质层；对所述第一栅开口暴露出的第一初始伪栅介质层进行氮化处理，形成第一伪栅介质层；在形成第一伪栅介质层之后，去除暴露出的第二伪栅介质层。
可选的，在对所述第一栅开口暴露出的第一初始伪栅介质层进行氮化处理之前，还包括：在第二区域的介质层上以及第二栅开口的侧壁和底部形成保护层；所述氮化处理以所述保护层为掩膜进行；在所述氮化处理之后，去除所述保护层。
可选的，所述保护层的材料包括：氮化硅；所述保护层的厚度为30埃～80埃。
可选的，去除所述保护层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述保护层的形成方法包括：在所述介质层上、第一栅开口的侧壁和底部、以及第二栅开口的侧壁和底部形成保护材料膜；在部分所述保护材料膜上形成图形化层，所述图形化层暴露出第一区域的保护材料膜；以所述图形化层为掩膜刻蚀所述保护材料膜，直至暴露出介质层表面和第一栅开口底部的第一初始伪栅介质层表面，形成所述保护层；在所述氮化处理之后，去除所述图形化层。
可选的，所述形成保护材料膜的工艺包括：原子层沉积。
可选的，所述氮化处理的工艺包括等离子体处理。
可选的，所述等离子体处理的工艺参数包括：处理气体包括含氮气体，反应温度为800摄氏度～1000摄氏度；所述第一伪栅介质层中氮原子的原子百分含量为8％～12％。
可选的，所述氮化处理之后，去除暴露出的第二伪栅介质层之前，还包括：对所述第一伪栅介质层进行退火处理；所述退火处理工艺参数包括：退火温度为850摄氏度～1050摄氏度；退火时间为2.7秒～3.3秒。
可选的，所述第一栅极结构还包括：位于第一伪栅极层侧壁的第一侧墙；所述第二栅极结构还包括：位于第二伪栅极层侧壁的第二侧墙。
可选的，去除第二伪栅介质层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气。溴化氢气体的流量为100标准毫升/分～300标准毫升/分，氦气的流量为200标准毫升/分～350标准毫升/分，氯气的流量为30标准毫升/分～100标准毫升/分，刻蚀中的源射频功率为300瓦～500瓦，刻蚀腔内的气压为20毫托～60毫托。
可选的，所述第一初始伪栅介质层和第二伪栅介质层的材料包括：氧化硅。
可选的，所述衬底包括：衬底、位于衬底上的鳍部、以及位于衬底上和鳍部侧壁表面的隔离层，且所述隔离层表面低于所述鳍部的顶部表面；所述第一栅极结构横跨所述鳍部，且所述第一栅极结构位于部分鳍部的侧壁和顶部表面；所述第二栅极结构横跨所述鳍部，且所述第二栅极结构位于部分鳍部的侧壁和顶部表面。
相应的，本发明还提供一种采用上述任一项方法所形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明提供的半导体结构的形成方法中，所述第一区域用于形成外围器件，所述第二区域用于形成核心器件，因此所述第一初始伪栅介质层需要被保留，而第二伪栅介质层需要被去除。通过对第一初始伪栅介质层进行氮化处理，能够改善第一初始伪栅介质层后续作为晶体管栅氧化层时的电学性能。同时，由于第二伪栅介质层未被氮化处理，使得第二伪栅介质层在后续工艺中容易被去除，且在彻底去除核心区的伪栅介质层时对第二栅开口和衬底的损伤也较小，从而提升了晶体管的性能。
附图说明
图1至图3是一种晶体管形成过程实施例的剖面结构示意图。
图4至图14是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，后栅极工艺形成的晶体管可靠性较差，晶体管的性能有待提升。现结合一种半导体结构的形成方法进行说明分析。
图1至图3是一种晶体管形成过程实施例的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100包括外围区110和核心区120，所述外围区110上具有第一栅极结构101，所述核心区120上具有第二栅极结构102，所述衬底上具有介质层，所述介质层暴露出所述第一栅极结构101和第二栅极结构102的顶部。
其中，所述第一栅极结构101包括第一伪栅介质层103以及位于所述第一伪栅介质层103上的第一伪栅极层104；所述第二栅极结构102包括第二伪栅介质层105以及位于所述第二伪栅介质层105上的第二伪栅极层106。
请参考图2，去除所述第一伪栅极层104(如图1所示)，在所述外围区110上形成第一栅开口108；去除所述第二伪栅极层106(如图2所示)，在所述核心区120上形成第二栅开口109。
请参考图3，在去除第一伪栅极层104和第二伪栅极层106之后，去除所述第二栅开口109底部暴露出的所述第二伪栅介质层105(如图2所示)。
上述方法中，外围区110所需形成的器件和核心区120所需形成的器件具有不同的耐压要求，因此，需要去除所述第二伪栅介质层105以便后续在核心区120上形成更为致密的栅氧化层，而第一伪栅介质层103能够保留以便后续在外围区110上形成较厚的栅氧化层。
在本实施例中，在去除所述第二伪栅介质层105之前，第一伪栅介质层103还需经过氮化处理以提高后续作为外围区栅氧化层的电学性能。然而，由于第一伪栅极层104和第二伪栅极层106同时被去除，所述第一伪栅介质层103和第二伪栅介质层105均被暴露，则所述第二伪栅介质层105与所述第一伪栅介质层103同时被氮化，导致第二伪栅介质层105的去除难度提高。
为了彻底去除位于核心区120上的第二伪栅介质层105，在刻蚀第二伪栅介质层105时会增加刻蚀工艺的速率或能量等参数，从而会造成第二栅开口109侧向损失严重，在第二栅开口109底部和侧壁相接的位置产生一个底切开口(图3中标注区域1)；后续在第二栅开口109内填充高K金属栅后，所述底切开口容易导致栅极和源漏区之间直接接触，从而引起漏电，使得晶体管性能变差。
为了解决上述问题，本发明提供一种半导体结构及其形成方法，通过对第一伪栅介质层进行氮化处理，能够改善第一伪栅介质层后续作为晶体管栅氧化层时的电学性能。同时，由于第二伪栅介质层未被氮化处理，使得第二伪栅介质层在后续工艺中容易被去除，且在彻底去除核心区的伪栅介质层时对第二栅开口和衬底的损伤也较小，从而提升了晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图14是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图4，提供衬底200，所述衬底200包括第一区域210和第二区域220。
在本实施例中，所述衬底200包括：基底(未图示)、以及位于基底上的鳍部(未图示)，所述基底上和鳍部侧壁表面具有隔离层(未图示)，且所述隔离层表面低于所述鳍部的顶部表面。在其他实施例中，所述衬底为平面型衬底。
所述衬底200包括：硅衬底。在其他实施例中，所述衬底200还包括硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。
在本实施例中，所述第一区域210用于形成外围器件；所述第二区域220用于形成核心器件。
在本实施例中，后续在所述第一区域210的衬底上形成第一栅极结构，在所述第二区域220的衬底上形成第二栅极结构，且所述第一栅极结构和第二栅极结构同时形成。具体请参考图5至图7。
请参考图5，在所述衬底200上形成栅介质膜201；在所述栅介质膜201上形成栅极膜202；在所述栅极膜202上形成第一图形化层(未图示)。
在本实施例中，所述栅介质膜201的材料包括氧化硅；所述栅介质膜201的形成工艺包括：原位水汽生成工艺。在其他实施例中，所述栅介质膜201的材料包括：高K介质材料，所述高K介质材料指的是：介电常数K值大于3.9的材料。在一实施例中，所述栅介质膜201材料包括：氧化铪。
在本实施例中，所述栅极膜204的材料包括：多晶硅；所述栅极膜202的形成工艺包括：化学气相沉积或物理气相沉积。
在本实施例中，所述第一图形化层的材料包括氮化硅或氮化钛。
请参考图6，以所述第一图形化层为掩膜，刻蚀所述栅极膜202，直至暴露出所述栅介质膜201，在第一区域210上形成第一伪栅极层204，在第二区域220上形成第二伪栅极层207；在所述第一伪栅极层204侧壁形成第一侧墙205，在所述第二伪栅极层207侧壁形成第二侧墙208。
在本实施例中，所述第一侧墙205和第二侧墙208的材料包括氮化硅。在其他实施例中，所述第一侧墙207和第二侧墙211的材料还包括氧化硅。
所述第一侧墙205和第二侧墙208的形成方法包括：在衬底200上、第一栅极层204的侧壁和顶部、以及第二栅极层207的侧壁和顶部形成侧墙膜(未图示)；回刻蚀所述侧墙膜直至暴露出第一栅极层204和第二栅极层207顶部为止，形成所述第一侧墙205和第二侧墙208。
所述侧墙膜的形成工艺包括：原子沉积工艺；所述回刻蚀侧墙膜的工艺包括：各向异性干法刻蚀工艺。
在本实施例中，回刻蚀所述侧墙膜之后，还包括：去除暴露出的伪栅介质膜直至暴露出所述衬底为止，在第一区210形成第一初始伪栅介质层203，在第二区220形成第二伪栅介质层206。在其它实施例中，所述伪栅介质膜不必被刻蚀。
请参考图7，在所述第一栅极结构两侧和第二栅极结构两侧的衬底内形成源漏区。
在本实施例中，所述源漏区包括：位于衬底内的应力层209，所述应力层209内具有掺杂离子。
所述源漏区的形成步骤包括：在所述第一栅极结构两侧和第二栅极结构两侧的衬底内形成开口；采用外延沉积工艺在所述开口内形成应力层209；在所述应力层209内掺杂离子。
请参考图8，在所述衬底200内形成源漏区之后，在衬底200表面形成介质层211。
所述在衬底200表面形成介质层211的步骤包括：在所述衬底200表面形成介质膜(未图示)，所述介质膜厚度高于所述第一栅极结构和第二栅极结构表面；采用化学机械抛光工艺对所述介质膜表面进行研磨抛光，直至暴露出所述第一伪栅极层204和第二伪栅极层207的表面，形成介质层211。
在本实施例中，所述介质膜材料包括：氧化硅；所述介质膜的形成工艺包括：流体化学气相沉积工艺(FCVD)。在其他实施例中，所述介质膜材料包括氮化硅或氮化钛。
在所述衬底200表面形成介质层211后，在所述介质层211上形成第二图形化层，所述第二图形化层暴露出所述第一伪栅极层204和第二伪栅极层207表面。
在本实施例中，所述第二图形化层材料包括氮化硅或氮化钛。在其他实施例中，形成所述第二图形化层的步骤可以省略。
选择所述第二图形化层材料为氮化硅或氮化钛的意义在于：氮化硅或氮化钛所形成的膜层致密度高，同时在刻蚀时具有较高的选择比，后续工艺以所述第二图形化层为掩膜刻蚀栅极层时，能够得到较好的刻蚀精度，使生产过程可控性提高。
请参考图9，以所述第二图形化层为掩膜，去除所述第一伪栅极层204，直至暴露出所述第一初始伪栅介质层203，在第一区域210形成第一栅开口212；去除所述第二伪栅极层207，直至暴露出所述第二伪栅介质层206，在第二区域220形成第二栅开口213。
在本实施例中，去除所述第一伪栅极层204和第二伪栅极层207同时进行。
形成所述第一栅开口212和第二栅开口213之后，在第二区域220的介质层211上以及第二栅开口213的侧壁和底部形成保护层。具体请参考图10至图11。
请参考图10，在所述介质层上、第一栅开口的侧壁和底部、以及第二栅开口的侧壁和底部形成保护材料膜214；在部分所述保护材料膜214上形成第三图形化层(未标示)，所述第三图形化层暴露出第一区域210的保护材料膜。
所述第三图形化层材料包括：光刻胶。
形成所述保护材料膜的工艺包括：原子层沉积工艺。
在本实施例中，所述保护材料膜214的材料包括：氮化硅；所述保护材料膜214的厚度为30埃～80埃。选择所述保护材料膜214厚度尺寸的意义在于：若所述保护材料膜214厚度小于30埃，则后续在第二区域220形成的保护层太薄，起不到对第二栅开口的保护作用；若所述保护材料膜214厚度大于80埃，则后续去除所述形成的保护层时，需加大刻蚀条件，不利于生产效率的提高。
选择氮化硅材料形成所述材料膜214的意义在于：氮化硅形成的膜层致密度高，在后续对第一初始伪栅介质层进行氮化处理时，在第二栅开口形成的保护层能够很好地保护第二栅开口不受损伤。
选择原子层沉积工艺形成所述保护材料膜的意义在于：采用原子层沉积工艺形成的膜层均匀性好，避免因保护材料膜厚度不均匀导致后续在第二栅开口形成的保护层局部厚度低于30埃，而使得保护层对第二栅开口的保护效果变差。
请参考图11，以所述第三图形化层为掩膜刻蚀所述保护材料膜214，直至暴露出介质层211表面和第一栅开口212底部的第一初始伪栅介质层203表面，在第二区域220形成所述保护层215。
在第二区域220形成所述保护层215的意义在于：第一初始伪栅介质层203需经过氮化处理以提高后续作为外围区栅氧化层的电学性能，第二伪栅介质层206需去除以便后续形成更为致密的栅氧化层。为后续在去除第二伪栅介质层206时能够去除干净，第二伪栅介质层206不需要经过氮化处理。在第二区域220形成保护层对第二栅开口进行保护，避免在对第一初始伪栅介质层203进行氮化处理时第二伪栅介质层206受到损伤。
所述刻蚀保护材料膜214的工艺包括：各向异性干法刻蚀工艺。
选择各向异性干法刻蚀工艺刻蚀所述保护材料膜214的意义在于：各向异性干法刻蚀工艺对所述保护材料膜214的材料氮化硅具有较高的选择性，第一栅开口底部的第一初始伪栅介质层材料为氧化硅，可作为刻蚀过程的停止层，使得刻蚀工艺可控制，能够提高刻蚀精度。
对所述保护材料膜214进行各向异性干法刻蚀之后，第一栅开口底部的第一初始伪栅介质层得以完全暴露出来，使得后续在对第一初始伪栅介质层进行氮化处理时，能够与等离子体充分接触反应，得到较好的氮化效果。
在本实施例中，第一侧墙205的材料包括氮化硅，所述保护材料膜214的材料也同为氮化硅；在刻蚀所述保护材料膜214时，第一侧墙205与所述保护材料膜214具有相同的刻蚀速率，因此第一侧墙205也会被第一次刻蚀，刻蚀所述保护材料膜214直至暴露出所述第一初始伪栅介质层203的同时，第一侧墙205高度减小；后续在第一栅开口内填充栅极材料后，对栅极材料膜进行平坦化处理，侧墙高度决定了栅极高度，进而形成的栅极高度减小。
请参考图12，以所述保护层215为掩膜，对所述第一栅开口214暴露出的第一初始伪栅介质层203进行氮化处理，形成第一伪栅介质层216。
在本实施例中，所述氮化处理的工艺包括等离子体处理；所述等离子体处理的工艺参数包括：处理气体包括含氮气体，反应温度为800摄氏度～1000摄氏度；所述第一伪栅介质层中氮原子的原子百分含量为8％～12％。
对第一区域210的第一初始伪栅介质层203进行氮化处理的意义在于：氮化处理能够使气体材料原子填充所述第一初始伪栅介质层203中的空位和间隙中，从而能够减少缺陷，提高半导体结构的可靠性，进而能够提升半导体结构的性能。
所述氮化处理之后，去除所述第三图形化层。
去除所述第三图形化层后，还包括：对所述第一伪栅介质层216进行退火处理的步骤。所述退火处理用于减少所述第一伪栅介质层216中的氧空位和间隙，增加所述第一伪栅介质层216的致密性，使得晶体管性能提升。
所述退火处理工艺参数包括：退火温度为850摄氏度～1050摄氏度；退火时间为2.7秒～3.3秒。
请参考图13，在对所述第一伪栅介质层216进行退火处理之后，去除所述保护层215。
在本实施例中，去除所述保护层215的工艺包括：各向异性干法刻蚀工艺。
在本实施例中，第二侧墙208和第一侧墙205的材料包括氮化硅，所述保护层215的材料同为氮化硅；在刻蚀所述保护层215时，第一侧墙205、第二侧墙208与所述保护层215具有相同的刻蚀速率，因此第一侧墙205和第二侧墙208也同时被刻蚀，刻蚀所述保护层215直至暴露出所述第二伪栅介质层206的同时，第一侧墙205和第二侧墙208高度减小；后续在第一栅开口和第二栅开口内填充栅极材料后，对栅极材料膜进行平坦化处理，侧墙高度决定了栅极高度，进而形成的第一栅极和第二栅极高度减小。
在对所述保护材料膜214(图10)进行刻蚀时，同时对第一侧墙207进行了第一次刻蚀，第一侧墙207的高度第一次减小；在对所述保护层215进行刻蚀时，也同时对第一侧墙205和第二侧墙208进行了刻蚀，此时是对第一侧墙205进行了第二次刻蚀。第一侧墙205被两次刻蚀，第二侧墙208被一次刻蚀，第一侧墙的蚀刻量高于第二侧墙的蚀刻量。
请参考图14，去除所述保护层215之后，去除第二区域220暴露出的第二伪栅介质层206。
在本实施例中，去除所述第二伪栅介质层206的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
所述干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气。溴化氢气体的流量为100标准毫升/分～300标准毫升/分，氦气的流量为200标准毫升/分～350标准毫升/分，氯气的流量为30标准毫升/分～100标准毫升/分，刻蚀中的源射频功率为300瓦～500瓦，刻蚀腔内的气压为20毫托～60毫托。
所述湿法刻蚀中使用的溶液为氢氟酸溶液。
所述第二伪栅介质层206未经过氮化处理，在去除第二伪栅介质层206时容易去除干净，对第二栅开口213和衬底的损伤也较小，后续在第二栅开口213内形成栅极时与源漏区不会发生泄漏，使得晶体管的性能得到提升。
在本实施例中，在去除第二伪栅介质层206之后，还包括：在第二栅开口底部表面形成界面层；在所述界面层表面形成第二栅介质层；在第一栅开口内的第一伪栅介质层表面形成第一栅介质层；在第一栅介质层上形成填充第一栅开口的第一栅极；在第二栅介质层上形成填充第二栅开口的第二栅极。
所述第一栅极和第二栅极的形成方法包括：在所述介质层211上、第一栅开口内和第二栅开口内形成栅极膜；平坦化所述栅极膜直至暴露出第一侧墙顶部和第二侧墙顶部为止。所述第一栅介质层和第二栅介质层的材料为高k介质材料，所述高k介质材料为介电常数值大于3.9的材料。所述栅极膜填满第一栅开口和第二栅开口并覆盖所述介质层211表面，所述栅极材料选自铪、锆、钛、铝、铊、钯、铂、钴、镍、钨、银、铜、金、导电的金属氮化物、导电的金属碳化物、导电的金属硅化物其中之一或者他们的组合。
采用化学机械抛光工艺平坦化上述栅极膜以及所述介质层211，直至暴露出第一侧墙205和第二侧墙208的顶部表面，形成最终的第一栅极结构和第二栅极结构。
在一实施例中，第一区域210用于形成外围器件，因此，第一区域形成的器件密度低，第一区域的器件尺寸大；第二区域220用于形成核心器件，因此，第二区域形成的器件密度高，第二区域的器件尺寸较外围器件小，则形成的第一栅开口宽度较第二栅开口宽度大。
假设在第一栅开口和第二栅开口内填入栅极材料形成栅极膜后，第一栅开口内填入的栅极材料宽度大于第二栅开口内填入的栅极材料，对栅极膜进行研磨时，由于第一栅开口内的栅极材料的减少速率小于第二栅开口内的栅极材料的减少速率，研磨以暴露出侧墙为终止，则第一栅开口暴露出侧墙时栅极材料具有较高的高度，第二栅开口暴露出侧墙时栅极材料具有相对第一栅开口较低的高度，最终形成的第一栅极高度大于第二栅极高度。不同的栅极高度对衬底具有不同的压力，栅极之间的高度差太大，会影响晶体管的性能。
在本实施例中，第一侧墙205被刻蚀两次，第二侧墙208被刻蚀一次，第一侧墙205的高度小于第二侧墙208的高度；在后续形成新的栅极结构时，侧墙高度决定了栅极高度。在对栅极膜进行研磨暴露出侧墙为终止时，第一栅开口内的栅极材料高度减小，最终形成的第一栅极和第二栅极高度相对持平，从而有利于解决第一栅极和第二栅极之间高度差引起的器件均一性较差的问题。
综上，通过对第一伪栅介质层进行氮化处理，改善了第一伪栅介质层后续作为晶体管栅氧化层时的电学性能。同时，由于第二伪栅介质层未被氮化处理，使得第二伪栅介质层容易被去除干净，后续在形成新的栅极结构时具有良好的性能。此外，在对第一伪栅介质层进行氮化处理、第二伪栅介质层未被氮化处理的过程中，第一侧墙高度被降低，后续形成的第一栅极结构和第二栅极结构高度差减小，从而解决了由栅极之间高度差引起的对衬底压力不均的问题，进而提升了晶体管的性能。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图14，包括：
衬底200，所述衬底200具有鳍部，所述衬底包括第一区域210和第二区域220；
位于所述第一区域210上的第一栅开口212；位于所述第二区域220上的第二栅开口213；
位于所述第一栅开口212底部的第一伪栅介质层216；位于所述第一栅开口212侧壁的第一侧壁205；
位于所述第二栅开口213侧壁的第二侧壁208。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述第一区域的衬底上形成第一栅极结构，所述第一栅极结构包括第一初始伪栅介质层和位于第一初始伪栅介质层上的第一伪栅极层；
在所述第二区域的衬底上形成第二栅极结构，所述第二栅极结构包括第二伪栅介质层和位于第二伪栅介质层上的第二伪栅极层；
去除所述第一伪栅极层，在第一区域形成第一栅开口，所述第一栅开口暴露出所述第一初始伪栅介质层；
去除所述第二伪栅极层，在第二区域形成第二栅开口，所述第二栅开口暴露出所述第二伪栅介质层；
对所述第一栅开口暴露出的第一初始伪栅介质层进行氮化处理，形成第一伪栅介质层；
在形成第一伪栅介质层之后，去除暴露出的第二伪栅介质层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在对所述第一栅开口暴露出的第一初始伪栅介质层进行氮化处理之前，还包括：在第二区域的介质层上以及第二栅开口的侧壁和底部形成保护层；所述氮化处理以所述保护层为掩膜进行；在所述氮化处理之后，去除所述保护层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括：氮化硅；所述保护层的厚度为30埃～80埃。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述保护层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：在所述介质层上、第一栅开口的侧壁和底部、以及第二栅开口的侧壁和底部形成保护材料膜；在部分所述保护材料膜上形成图形化层，所述图形化层暴露出第一区域的保护材料膜；以所述图形化层为掩膜刻蚀所述保护材料膜，直至暴露出介质层表面和第一栅开口底部的第一初始伪栅介质层表面，形成所述保护层；在所述氮化处理之后，去除所述图形化层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述形成保护材料膜的工艺包括：原子层沉积。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氮化处理的工艺包括等离子体处理。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述等离子体处理的工艺参数包括：处理气体包括含氮气体，反应温度为800摄氏度～1000摄氏度；所述第一伪栅介质层中氮原子的原子百分含量为8％～12％。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氮化处理之后，去除暴露出的第二伪栅介质层之前，还包括：对所述第一伪栅介质层进行退火处理；所述退火处理工艺参数包括：退火温度为850摄氏度～1050摄氏度；退火时间为2.7秒～3.3秒。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极结构还包括：位于第一伪栅极层侧壁的第一侧墙；所述第二栅极结构还包括：位于第二伪栅极层侧壁的第二侧墙。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，去除第二伪栅介质层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述干法刻蚀使用的气体包括：溴化氢气体、氦气和氯气,溴化氢气体的流量为100标准毫升/分～300标准毫升/分，氦气的流量为200标准毫升/分～350标准毫升/分，氯气的流量为30标准毫升/分～100标准毫升/分，刻蚀中的源射频功率为300瓦～500瓦，刻蚀腔内的气压为20毫托～60毫托。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一初始伪栅介质层和第二伪栅介质层的材料包括：氧化硅。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括：衬底、位于衬底上的鳍部、以及位于衬底上和鳍部侧壁表面的隔离层，且所述隔离层表面低于所述鳍部的顶部表面；所述第一栅极结构横跨所述鳍部，且所述第一栅极结构位于部分鳍部的侧壁和顶部表面；所述第二栅极结构横跨所述鳍部，且所述第二栅极结构位于部分鳍部的侧壁和顶部表面。
15.一种如权利要求1至14任一项形成方法所形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910080126.7A CN111489972B (zh) | 2019-01-28 | 2019-01-28 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910080126.7A CN111489972B (zh) | 2019-01-28 | 2019-01-28 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111489972A true CN111489972A (zh) | 2020-08-04 |
| CN111489972B CN111489972B (zh) | 2024-02-27 |
Family
ID=71812228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910080126.7A Active CN111489972B (zh) | 2019-01-28 | 2019-01-28 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111489972B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563130A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
| CN114429943A (zh) * | 2020-10-29 | 2022-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| WO2023193143A1 (zh) * | 2022-04-06 | 2023-10-12 | 华为技术有限公司 | 制造电子器件的方法和电子器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150279744A1 (en) * | 2014-03-28 | 2015-10-01 | International Business Machines Corporation | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors |
| CN106876274A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN106876335A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
-
2019
- 2019-01-28 CN CN201910080126.7A patent/CN111489972B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150279744A1 (en) * | 2014-03-28 | 2015-10-01 | International Business Machines Corporation | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors |
| CN106876274A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN106876335A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114429943A (zh) * | 2020-10-29 | 2022-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
| CN112563130A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
| CN112563130B (zh) * | 2020-12-11 | 2024-06-07 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
| WO2023193143A1 (zh) * | 2022-04-06 | 2023-10-12 | 华为技术有限公司 | 制造电子器件的方法和电子器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111489972B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106373924B (zh) | 半导体结构的形成方法 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| CN109390235B (zh) | 半导体结构及其形成方法 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN107039272B (zh) | 鳍式晶体管的形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN104183477B (zh) | 一种制作半导体器件的方法 | |
| CN104752215A (zh) | 晶体管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| CN109148296B (zh) | 半导体结构及其形成方法 | |
| CN108807377B (zh) | 半导体器件及其形成方法 | |
| CN113809011B (zh) | 半导体结构及其形成方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN109103102B (zh) | 半导体结构及其形成方法 | |
| CN108022881B (zh) | 晶体管及其形成方法 | |
| CN106952815A (zh) | 鳍式晶体管的形成方法 | |
| CN106952911A (zh) | 鳍式半导体器件的形成方法 | |
| CN106409765B (zh) | 半导体结构及其形成方法 | |
| CN112713088B (zh) | 半导体结构及其形成方法 | |
| CN111863723B (zh) | 半导体结构及其形成方法 | |
| CN112309845B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |