KR20060019668A - 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법 - Google Patents
2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법 Download PDFInfo
- Publication number
- KR20060019668A KR20060019668A KR1020040068243A KR20040068243A KR20060019668A KR 20060019668 A KR20060019668 A KR 20060019668A KR 1020040068243 A KR1020040068243 A KR 1020040068243A KR 20040068243 A KR20040068243 A KR 20040068243A KR 20060019668 A KR20060019668 A KR 20060019668A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- hard mask
- etching
- insulator wafer
- insulator
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 27
- 239000012212 insulator Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 235000012431 wafers Nutrition 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
상기와 같은 목적을 달성하기 위하여 본 발명의 실리콘온인슐레이터 웨이퍼의 식각방법은 a) 상기 실리콘온인슐레이터 웨이퍼 상부에 하드마스크를 순차적으로 적층하는 단계; b) 감광막 패턴을 마스크로 하여 상기 하드마스크를 식각하는 단계; c) 상기 실리콘온인슐레이터 웨이퍼의 최상층인 단결정 실리콘을 식각하는 단계; 및 d) 남아있는 상기 하드마스크를 제거하는 단계를 포함한다.
실리콘온인슐레이터, 식각, 마스크
Description
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 임의의 패턴에 따른 평면도와 단면도이다.
도 2는 본 발명의 일 실시예에 따른 식각공정의 공정도이다.
도 3은 실리콘 산화막이 없는 경우 식각공정시 문제점을 나타낸 도면이다.
도 4는 실리콘 질화막이 없는 경우 식각공정시 문제점을 나타낸 도면이다.
{도면의 주요부호에 대한 설명}
101 : 실리콘 웨이퍼 102 : 버퍼 산화막
103 : 단결정 실리콘 104 : 실리콘 질화막
105 : 실리콘 산화막 106 : 포토레지스터
본 발명은 반도체 소자 제조 방법 중 식각 공정에 관한 것으로써, 특히 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼 식각 방법에 관한 것이다.
실리콘온인슐레이터는 스피넬이나 사파이어 등 절연체의 결정기판 위에 실리콘의 집적회로(IC)를 만든 소자로써, 실리콘온인슐레이터 웨이퍼는 절연막 위에 실리콘 단결정층이 있는 구조의 웨이퍼이다. 기상 증착법으로 증착한 다결정 실리콘이나 비정질 실리콘에 비해 단결정 실리콘을 사용하면 소자의 성능을 높일 수 있기 때문에 상대적으로 고가임에도 불구하고 전자 소자 제조에 활발히 이용되고 있다.
최근에는 실리콘온인슐레이터 웨이퍼를 광소자 제조에 응용하려는 연구가 진행되고 있다. 전통적으로 능동형 광소자는 III-V족 화합물 반도체가, 수동형 광소자는 실리콘 산화막이 주된 재료였으나, 굴절율이 높은 실리콘을 사용하면 기존의 굴절율이 낮은 실리콘 산화막에 비해 급격한 꺾임을 갖는 도파로 제조가 가능하므로 소자의 크기를 획기적으로 줄일 수 있다는 장점에 착안하여 실리콘을 광소자 제조에 응용하려는 연구가 활발하다. 광소자는 굴절율이 높은 소자층이 굴절율이 낮은 버퍼층에 의해 둘러싸여 있어야 하므로 실리콘온인슐레이터 웨이퍼가 이에 적합한 구조이다.
S의 의미는 일반적으로 반도체(semiconductor)를 가리키는 경우도 있다. 실리콘웨이퍼 위에 만든 일반적인 집적회로에서는 p-n접합부에 생성된 얇은 고저항층에 의해 집적된 수많은 소자를 각각 분산시키기 때문에 정선용량이 커진다. 또 소자 사이를 접속하는 배선도 실리콘웨이퍼 위에 얇은 절연체를 사이에 두고 형성되므로 콘덴서와 같은 구조가 되면서, 배선 주위의 부유용량(浮遊容量)도 상당히 커 진다. 메모리나 마이크로프로세서 등의 디지털집적회로에서는 이런 부유용량 등에 의한 동작속도에 한계가 생겨 소비전력도 커진다. 실리콘온인슐레이터 집적회로에서는 절연체기판 위에 소자가 형성되므로 부유용량이 작아지고 동작속도도 보통의 집적회로보다 한 자리정도 빠르게 되어 소비전력도 작아진다. 또 실리콘온인슐레이터기술은 모놀리식형의 삼차원집적회로를 실현하는 데도 중요하다.
실리콘온인슐레이터 웨이퍼의 실리콘층을 소자로 구현하기 위해서는 표면에 패턴을 형성하고 패턴을 마스크로 하여 실리콘을 식각하여야 한다. 감광막을 식각 마스크로 쓸 수도 있으나 실리콘과의 선택비가 충분치 못할 경우 하드마스크를 사용하여야 한다. 실리콘 산화막이나 실리콘 질화막이 주로 실리콘 건식 식각용 하드마스크로 사용된다. 산화막이 질화막보다 실리콘과의 선택비가 우수하여 주로 사용되나, 식각 후 하드마스크를 제거할 때 실리콘층 아래의 산화막이 함께 식각되는 문제점이 있다. 질화막 하드마스크는 실리콘과의 선택비가 상대적으로 나쁘기 때문에 식각할 실리콘층 두께가 커질수록 질화막 하드마스크의 두께도 두꺼워져야 하는 단점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 실리콘 산화막과 실리콘 질화막을 모두 사용한 2층 하드마스크 구조를 채용함으로써 실리콘과의 선택비를 높이는 동시에 하드마스크 제거시 버퍼 산화막의 손상을 방지하는 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 실리콘온인슐레이터 웨이퍼의 식각방법은 a) 상기 실리콘온인슐레이터 웨이퍼 상부에 하드마스크를 순차적으로 적층하는 단계; b) 감광막 패턴을 마스크로 하여 상기 하드마스크를 식각하는 단계; c) 상기 실리콘온인슐레이터 웨이퍼의 최상층인 단결정 실리콘을 식각하는 단계; 및 d) 남아있는 상기 하드마스크를 제거하는 단계를 포함한다.
본 발명에서 상기 하드마스크는 실리콘 질화막과 실리콘 산화막이 순차적으로 적층되는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 실리콘온인슐레이터상에 하드마스크가 적층된 단면도이다.
상기 실시예에서, 실리콘온인슐레이터의 상부에는 실리콘 질화막(104)과 실리콘 산화막(105) 및 포토레지스터(106)를 포함한다.
상기 실시예는, 하드마스크가 적층되는 방법을 개략적으로 나타낸 것이다.
도 1a 및 도 1b를 참조하면, 도 1a는 임의의 회로패턴이고 도 1b는 상기 임의의 패턴에 대해 단면도를 나타낸 것이다.
실리콘온인슐레이터는 일반적으로 하부에 실리콘 웨이퍼(101)를 기반으로 상부에 버퍼 산화막(102) 및 단결정 실리콘(103)을 포함한다. 상기 실리콘온인슐레이터의 상부에는 일차적으로 실리콘 질화막(104)이 적층되며, 상기 실리콘 질화막(104) 상부에는 실리콘 산화막(105)이 적층된다. 상기 실리콘 산화막(105) 상부에는 포토레지스터(106)가 형성된다. 상기 포토레지스터(106)는 이미 노광 및 현상과정이 끝난 상태이다.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 식각공정을 나타내는 공정도이다.
상기 실시예는 단결정 실리콘(103)을 식각하는 방법을 개략적으로 나타낸 것이다.
도 2a는 포토레지스터(106)를 마스크로 하여 실리콘 산화막(105) 및 실리콘 질화막(104)을 차례로 수직하게 식각하는 과정으로, 상기 식각방법은 다양하게 구현될 수 있으나 본 발명에서는 건식 식각방법을 사용하는 것이 바람직하다. 실리콘 산화막(105)과 실리콘 질화막(104)은 동일한 공정으로 식각이 가능하므로 연속적으로 식각한다.
도 2b는 단결정 실리콘(103)을 식각하는 과정으로, 상기 2층 마스크인 실리 콘 산화막(105)과 실리콘 질화막(104)을 마스크로 하여 수직으로 식각을 한다. 이 단계에서는 실리콘 산화막(105)이 반드시 필요한 단계로써, 상기 실리콘 산화막(105) 없이 상기 실리콘 질화막만을 마스크로 하여 식각을 하면, 상기 실리콘 질화막(104)은 상기 단결정 실리콘(103)과의 선택비가 나쁘기 때문에 식각중에 상기 실리콘 질화막(104)이 침식되어 도 3과 같이 단결정 실리콘(103)이 사다리꼴 모양의 단면을 가지게 된다. 실리콘 산화막(104)은 실리콘 질화막(105)에 비해 단결정 실리콘(103)과의 선택비가 우수하므로 도 3과 같은 단면 모양의 변형을 방지할 수 있다.
도 2c 및 도 2d는 하드마스크를 제거하는 과정으로, 실리콘 질화막(104)을 우선적으로 제거한 후 실리콘 산화막(105)을 제거한다. 만약 이 경우에 하드마스크로써 실리콘 산화막(105)만을 사용한다면 도 4에서와 같이 식각 후 하드마스크 제거시에 아래의 버퍼 산화막(103)까지 식각되는 문제가 발생한다. 본 과정에서 하드마스크를 제거하기 위해 단결정 실리콘(103)과 실리콘 산화막(105)에 대해 실리콘 질화막(104)만을 선택적으로 식각하는 용액을 사용하여 식각하는게 바람직하다. 일반적으로 80℃로 가열한 인산은 단결정 실리콘(103)과 실리콘 산화막(105)에 대해 실리콘 질화막(104)을 선택적으로 녹일 수 있으므로 버퍼 산화막(103)의 손상없이 하드마스크를 제거할 수 있다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 본 발명은 실리콘온인슐레이터 웨이퍼의 단결정 실리콘 식각시 상층의 실리콘 산화막과 하층의 실리콘 질화막으로 구성된 2층 하드마스크를 사용함으로써 실리콘과의 식각 선택비를 확보하고 식각 후 하드마스크 제거시 버퍼 산화막의 손상을 방지하는 효과를 얻을 수 있다.
Claims (2)
- 실리콘온인슐레이터 웨이퍼의 식각방법에 있어서,a) 상기 실리콘온인슐레이터 웨이퍼 상부에 하드마스크를 순차적으로 적층하는 단계;b) 감광막 패턴을 마스크로 하여 상기 하드마스크를 식각하는 단계;c) 상기 실리콘온인슐레이터 웨이퍼의 최상층인 단결정 실리콘을 식각하는 단계; 및d) 남아있는 상기 하드마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의 식각방법.
- 제 1항에 있어서, 상기 하드마스크는 실리콘 질화막과 실리콘 산화막이 순차적으로 적층되는 것을 특징으로 하는 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040068243A KR20060019668A (ko) | 2004-08-28 | 2004-08-28 | 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040068243A KR20060019668A (ko) | 2004-08-28 | 2004-08-28 | 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060019668A true KR20060019668A (ko) | 2006-03-06 |
Family
ID=37126930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040068243A KR20060019668A (ko) | 2004-08-28 | 2004-08-28 | 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060019668A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7494599B2 (en) | 2006-05-02 | 2009-02-24 | Hynix Semiconductor Inc. | Method for fabricating fine pattern in semiconductor device |
| US7589026B2 (en) | 2006-06-30 | 2009-09-15 | Hynix Semiconductor Inc. | Method for fabricating a fine pattern in a semiconductor device |
-
2004
- 2004-08-28 KR KR1020040068243A patent/KR20060019668A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7494599B2 (en) | 2006-05-02 | 2009-02-24 | Hynix Semiconductor Inc. | Method for fabricating fine pattern in semiconductor device |
| US7589026B2 (en) | 2006-06-30 | 2009-09-15 | Hynix Semiconductor Inc. | Method for fabricating a fine pattern in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002158278A (ja) | 半導体装置およびその製造方法ならびに設計方法 | |
| CN105161412A (zh) | 一种晶圆边缘产品良率的改善方法 | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN109671619A (zh) | 一种晶圆级混合键合的方法 | |
| KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US20090200583A1 (en) | Feature Patterning Methods | |
| KR20120054348A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| KR20060019668A (ko) | 2층 하드마스크를 이용한 실리콘온인슐레이터 웨이퍼의식각방법 | |
| US6355546B1 (en) | Thermally grown protective oxide buffer layer for ARC removal | |
| US11315796B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN115084030A (zh) | 一种高压器件的形成方法及高压器件 | |
| CN108615669A (zh) | 半导体结构及其形成方法 | |
| CN106158726B (zh) | 半导体器件的制造方法 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| US7833896B2 (en) | Aluminum cap for reducing scratch and wire-bond bridging of bond pads | |
| KR20010065692A (ko) | 반도체 소자의 퓨즈 박스 제조방법 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR100334390B1 (ko) | 이중 게이트산화막 형성방법 | |
| KR100831676B1 (ko) | 반도체 디바이스의 소자 분리막 제조방법 | |
| TW434720B (en) | Method of removing hard-mask laywr from surface of trench-patterned semiconductor structure | |
| CN116230652A (zh) | 半导体器件及其制造方法和刻蚀方法 | |
| TWI248164B (en) | Manufacturing process of shallow trench isolation structure featuring improved leakage current and breakdown | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20160058751A (ko) | 마스킹 층들을 박리하기 위한 희생성 재료 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |