CN112635391A - 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 - Google Patents
一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112635391A CN112635391A CN202011419129.8A CN202011419129A CN112635391A CN 112635391 A CN112635391 A CN 112635391A CN 202011419129 A CN202011419129 A CN 202011419129A CN 112635391 A CN112635391 A CN 112635391A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- germanium
- insulator
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 239000012212 insulator Substances 0.000 title claims abstract description 27
- KAJBHOLJPAFYGK-UHFFFAOYSA-N [Sn].[Ge].[Si] Chemical compound [Sn].[Ge].[Si] KAJBHOLJPAFYGK-UHFFFAOYSA-N 0.000 title claims abstract description 17
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 40
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 131
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910008813 Sn—Si Inorganic materials 0.000 claims description 3
- 238000007664 blowing Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000002135 nanosheet Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000012211 strain insulator Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000681 Silicon-tin Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- IWTIUUVUEKAHRM-UHFFFAOYSA-N germanium tin Chemical compound [Ge].[Sn] IWTIUUVUEKAHRM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法。一种绝缘体上应变锗锡硅衬底的制备方法，包括：在第一衬底上依次堆叠形成第一锗层、Ge1‑x‑ySnxSiy层、第二锗层，并且0≤x＜1，0＜y≤1，x+y≤1；去除第二锗层，在Ge1‑x‑ySnxSiy层的表面形成介质层，获得衬底A；在第二衬底上形成埋氧层，获得衬底B；将衬底A和衬底B键合，之后去除第一衬底、第一锗层。晶体管的制备方法：在绝缘体上应变锗锡硅衬底的Ge1‑x‑ySnxSiy层上制作栅极，并在栅极两侧的Ge1‑x‑ySnxSiy层上进行掺杂以制作源漏极。本发明向半导体层中引入双轴应变，显著增加了衬底制成的晶体管的沟道迁移率。
Description
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法。
背景技术
非平面的鳍式场效应晶体管(Fin FET)器件结构作为其核心器件拥有较强的栅控能力，对短沟道效应的抑制能力强，但Fin FET器件的工艺流程复杂；相比于非平面Fin FET工艺，平面全耗尽绝缘体上锗硅或锗锡硅(FDGeSiOI/FDGeSnSiOI)器件工艺的光刻板数量要少得多，工艺相对更容易，工艺成本大大降低。
平面FDGeSiOI/FDGeSnSiOI能减小寄生电容，提高运行速度；降低漏电，具有更低的功耗；消除闩锁效应；抑制衬底脉冲电流干扰；同时不同应变的引入使得器件的迁移率明显提升，然而如何引入应变是FDGeSiOI/FDGeSnSiOI制备工艺的难点。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种绝缘体上应变锗锡硅衬底的制备方法，该方法向锗锡硅半导体层中引入双轴应变，显著增加了衬底制成的晶体管的沟道迁移率。
本发明的另一目的在于提供一种晶体管的制备方法，该方法利用多种方式制作源漏极，提供了更大的工艺实施自由度。
为了实现以上目的，本发明提供了以下技术方案。
一种绝缘体上应变锗锡硅衬底的制备方法，包括：
在第一衬底上依次堆叠形成第一锗层、Ge1-x-ySnxSiy层、第二锗层，并且0≤x＜1，0＜y≤1，x+y≤1；
去除所述第二锗层，在所述Ge1-x-ySnxSiy层的表面形成介质层，获得衬底A；
在第二衬底上形成埋氧层，获得衬底B；
以所述埋氧层和所述介质层为键合面，将所述衬底A和所述衬底B键合，之后去除所述第一衬底、所述第一锗层，得到绝缘体上应变锗锡硅衬底。
一种晶体管的制备方法，包括：
采用上文所述的制备方法得到绝缘体上应变锗锡硅衬底；
在所述绝缘体上应变锗锡硅衬底的Ge1-x-ySnxSiy层上制作栅极，并在栅极两侧的Ge1-x-ySnxSiy层上进行掺杂以制作源漏极。
利用上述制备方法得到的绝缘体上应变锗锡硅衬底，以及晶体管。
与现有技术相比，本发明达到了以下技术效果：
(1)本发明在牺牲衬底——第一衬底上形成Ge1-x-ySnxSiy层后，再形成一层锗——第二锗层，该锗层的形成会在Ge1-x-ySnxSiy层内引入双轴拉应变，因此键合得到的衬底中的半导体层中具有应变性能，用作晶体管后具有更大的沟道迁移率；
(2)本发明衬底的制备方法应用广泛，适用于制作半导体层为硅、锗硅、锗锡硅、锗硅叠层、锗锡硅叠层等结构的衬底；
(3)利用热扩散法制作晶体管的源漏极时，先形成氧化层保护栅极、源漏极，后进行热退火，这样可以避免掺杂元素逸出、造成掺杂剂损失等问题。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1和图2为本发明提供了两种绝缘体上应变锗锡硅衬底的结构示意图；
图3至图6为本发明制作应变绝缘体GeSiOI晶体管时各步骤得到的结构示意图；
图7至图10为本发明制作应变绝缘体GeSnSiOI晶体管时各步骤得到的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1和图2所示的衬底结构，其制备工艺有很多种，但并不是任意工艺都能向锗硅层或锗锡硅层中引入合适应变，诸如全耗尽半导体器件需要锗硅层中具有相当的双轴应变，为此本发明提供了一种引入双轴应变的工艺，其基本流程如下。
制作衬底A：
第一步，在第一衬底上依次堆叠形成第一锗层、Ge1-x-ySnxSiy层、第二锗层，并且0≤x＜1，0＜y≤1，x+y≤1；
在第一锗层的作用是缓冲，在其基础上有利于形成晶向更规则的Ge1-x-ySnxSiy材料，晶格缺陷少；Ge1-x-ySnxSiy层可以是单层或多层堆叠结构，当为多层堆叠结构时，各层中锗锡硅的比例相同或不同；Ge1-x-ySnxSiy层是最主要的半导体功能层，与x、y的取值范围相应，Ge1-x-ySnxSiy层可能是硅层、锗硅层、锗锡硅层或锡硅层，或者以上各层任选两种以上的堆叠而成。当含有锗锡硅层时，三者的比例优选为：0.01≤x≤0.3。
第二锗层的主要作用是在Ge1-x-ySnxSiy层内引入双轴拉应变，膜厚一般与Ge1-x- ySnxSiy层厚度接近，例如典型的5nm～100nm。
所述第一锗层、所述Ge1-x-ySnxSiy层、所述第二锗层的形成方法优选都为：外延生长。
第二步，去除所述第二锗层，在所述Ge1-x-ySnxSiy层的表面形成介质层，获得衬底A。
去除所述第二锗层的方法是任意的，例如典型的CMP。
介质层一方面起钝化保护的作用，另一方面能增强层间粘附力，可选用不限于氮化硅、纯氧化硅、氮化硅氧化硅叠层、氧化铝等的介质材料，优选氧化铝。
制作衬底B：在第二衬底上形成埋氧层，获得衬底B，埋氧层主要作用是绝缘，优选一些界面缺陷小的绝缘材料，例如氧化硅。
氧化硅的形成方式不限，包括但不限于APCVD、UHVCVD、LPCVD、RTCVD、PECVD、氧化生长、热氧化、ALD或干法氧化等。
上述第一衬底和第二衬底优选硅衬底。
键合：
以所述埋氧层和所述介质层为键合面，将所述衬底A和所述衬底B键合，之后去除所述第一衬底、所述第一锗层，得到绝缘体上应变锗锡硅衬底。
去除所述第一衬底、所述第一锗层的方法包括但不限于：磨抛(Grading)、化学机械抛光(CMP)/湿法腐蚀方案/原子层腐蚀(ALE)方案(干法或湿法)/气体氧化+湿法腐蚀(或者多种手段相结合)。
利用本发明的上述制作的应变型衬底可用于制作存储器、逻辑电路、微处理器等，尤其用于掺杂源漏结构的全耗尽型GeSiOI器件(FD-GeSiOI)具有优势。
以用于掺杂源漏结构的全耗尽型GeSiOI器件中的晶体管为例，其形成方法为：
在所述绝缘体上应变锗锡硅衬底的Ge1-x-ySnxSiy层上制作栅极，并在栅极两侧的Ge1-x-ySnxSiy层上进行掺杂以制作源漏极。
所述的掺杂通常指足以达到调节原本征材料能带结构的掺杂量。
在一些优选的实施方式中，所述源漏掺杂的方法为：离子注入，或者热扩散法结合退火。
离子注入法简单快速，直接注入即可，注入元素类型根据晶体管属PN结类型而定，N型掺杂选用磷、砷等元素，P型掺杂选用硼、镓等元素。
热扩散法结合退火法：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源(可以是气态、固态或液态，N型或P型掺杂源，包括但不限于典型的PH3、B2H6、AsH3)，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。在外延腔体中掺杂可以实现原位掺杂。形成氧化层的目的是保护栅极、源漏极，后进行热退火，这样可以避免掺杂元素逸出、造成掺杂剂损失等问题。
基于以上内容，本发明提供了优选实施例。
实施例1
一种应变绝缘体GeSiOI晶体管的制作
制作衬底A：
第一步，在硅衬底101上依次堆叠外延生长第一锗层102、锗硅层103、第二锗层104，得到如图3所示的形貌；锗硅层103、第二锗层104都为纳米级厚度，即纳米片，在5～100nm范围选择。
第二步，CMP去除所述第二锗层104，在所述锗硅层103的表面形成氧化铝层105，获得衬底A，如图4所示。
制作衬底B：
在硅衬底106上沉积埋氧层107-氧化硅，获得衬底B。
键合：
以所述埋氧层107和所述氧化铝层105为键合面，将所述衬底A和所述衬底B键合，如图5所示。之后CMP去除衬底A上的硅衬底101、第一锗层102，得到应变GeSiOI衬底，如图1所示。
制作栅极、源漏极：
在锗硅层上形成堆叠栅极，在栅极两侧进行离子注入，以形成源漏极，如图6所示。离子注入深度及剂量根据需要而定。若制作N型晶体管，则注入N型元素；若制作P型晶体管，则注入P型元素。
实施例2
一种应变绝缘体GeSnSiOI晶体管的制作
制作衬底A：
第一步，在硅衬底201上依次堆叠外延生长第一锗层202、Ge1-x-ySnxSiy层203(0.01≤x≤0.3，0＜y≤0.7)、第二锗层204，如图7所示；Ge1-x-ySnxSiy层203、第二锗层204都为纳米级厚度，即纳米片，在5～100nm范围选择。
第二步，CMP去除所述第二锗层204，在所述Ge1-x-ySnxSiy层203的表面形成氧化铝层205，获得衬底A，如图8所示。
制作衬底B：
在硅衬底206上沉积埋氧层207-氧化硅，获得衬底B。
键合：
以所述埋氧层207和所述氧化铝层205为键合面，将所述衬底A和所述衬底B键合，得到如图9所示的形貌。之后CMP去除衬底A上的硅衬底201、第一锗层202，得到应变GeSnSiOI衬底，如图2所示。
制作栅极、源漏极：
在Ge1-x-ySnxSiy层上形成堆叠栅极，在栅极两侧进行热扩散掺杂，以形成源漏极，如图10所示的结构。掺杂剂量根据需要而定。若制作N型晶体管，则注入P型元素；若制作P型晶体管，则注入P型元素。热扩散掺杂的过程：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (11)
1.一种绝缘体上应变锗锡硅衬底的制备方法，其特征在于，包括：
在第一衬底上依次堆叠形成第一锗层、Ge1-x-ySnxSiy层、第二锗层，并且0≤x＜1，0＜y≤1，x+y≤1；
去除所述第二锗层，在所述Ge1-x-ySnxSiy层的表面形成介质层，获得衬底A；
在第二衬底上形成埋氧层，获得衬底B；
以所述埋氧层和所述介质层为键合面，将所述衬底A和所述衬底B键合，之后去除所述第一衬底、所述第一锗层，得到绝缘体上应变锗锡硅衬底。
2.根据权利要求1所述的制备方法，其特征在于，所述第一锗层、所述Ge1-x-ySnxSiy层、所述第二锗层的形成方法均为：外延生长。
3.根据权利要求1或2所述的制备方法，其特征在于，所述去除第二锗层的方法为CMP。
4.一种晶体管的制备方法，其特征在于，包括：
采用权利要求1-3任一项所述的制备方法得到绝缘体上应变锗锡硅衬底；
在所述绝缘体上应变锗锡硅衬底的Ge1-x-ySnxSiy层上制作栅极，并在栅极两侧的Ge1-x-ySnxSiy层上进行掺杂以制作源漏极。
5.根据权利要求4所述的制备方法，其特征在于，所述掺杂的方法为：
进行离子注入；
或者，
在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理，最后去除所述氧化层。
6.采用权利要求1-3任一项所述的制备方法得到的绝缘体上应变锗锡硅衬底。
7.根据权利要求6所述的绝缘体上应变锗锡硅衬底，其特征在于，所述介质层为氧化铝，所述埋氧层为氧化硅，所述第一衬底和所述第二衬底为硅衬底。
8.根据权利要求6所述的绝缘体上应变锗锡硅衬底，其特征在于，0.01≤x≤0.3。
9.根据权利要求6所述的绝缘体上应变锗锡硅衬底，其特征在于，所述Ge1-x-ySnxSiy层为单层或多层堆叠结构，当为多层堆叠结构时，各层中锗锡硅的比例相同或不同。
10.根据权利要求6所述的绝缘体上应变锗锡硅衬底，其特征在于，所述Ge1-x-ySnxSiy层的总厚度为5nm～100nm。
11.采用权利要求4或5所述的制备方法得到的晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011419129.8A CN112635391B (zh) | 2020-12-07 | 2020-12-07 | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011419129.8A CN112635391B (zh) | 2020-12-07 | 2020-12-07 | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635391A true CN112635391A (zh) | 2021-04-09 |
| CN112635391B CN112635391B (zh) | 2023-07-18 |
Family
ID=75308405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011419129.8A Active CN112635391B (zh) | 2020-12-07 | 2020-12-07 | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635391B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270504A (zh) * | 2021-04-13 | 2021-08-17 | 广东省大湾区集成电路与系统应用研究院 | 一种光电探测器结构及其制备方法 |
| CN113517348A (zh) * | 2021-06-28 | 2021-10-19 | 西安电子科技大学芜湖研究院 | 一种直接带隙GeSn增强型nMOS器件及其制备方法 |
| CN114121613A (zh) * | 2022-01-27 | 2022-03-01 | 广东省大湾区集成电路与系统应用研究院 | 一种改善fdsoi外延生长的薄膜工艺优化方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288395A (ja) * | 2007-05-17 | 2008-11-27 | Univ Nagoya | 伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体 |
| US20090108361A1 (en) * | 2007-10-31 | 2009-04-30 | Andy Wei | Tensile strain source using silicon/germanium in globally strained silicon |
| CN102184954A (zh) * | 2011-03-10 | 2011-09-14 | 清华大学 | 应变Ge沟道器件及其形成方法 |
| US20180212056A1 (en) * | 2017-01-23 | 2018-07-26 | Acorn Technologies, Inc. | Strained semiconductor-on-insulator by deformation of buried insulator induced by buried stressor |
| CN108511395A (zh) * | 2018-03-30 | 2018-09-07 | 上海华力微电子有限公司 | 一种具有双极应力的绝缘体上硅结构及其制造方法 |
-
2020
- 2020-12-07 CN CN202011419129.8A patent/CN112635391B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288395A (ja) * | 2007-05-17 | 2008-11-27 | Univ Nagoya | 伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体 |
| US20090108361A1 (en) * | 2007-10-31 | 2009-04-30 | Andy Wei | Tensile strain source using silicon/germanium in globally strained silicon |
| CN102184954A (zh) * | 2011-03-10 | 2011-09-14 | 清华大学 | 应变Ge沟道器件及其形成方法 |
| US20180212056A1 (en) * | 2017-01-23 | 2018-07-26 | Acorn Technologies, Inc. | Strained semiconductor-on-insulator by deformation of buried insulator induced by buried stressor |
| CN108511395A (zh) * | 2018-03-30 | 2018-09-07 | 上海华力微电子有限公司 | 一种具有双极应力的绝缘体上硅结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张润春;黄凯;林家杰;鄢有泉;伊艾伦;周民;游天桂;欧欣;: "硅锗界面热应力的控制及晶圆级GeOI的制备", 半导体技术 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270504A (zh) * | 2021-04-13 | 2021-08-17 | 广东省大湾区集成电路与系统应用研究院 | 一种光电探测器结构及其制备方法 |
| CN113517348A (zh) * | 2021-06-28 | 2021-10-19 | 西安电子科技大学芜湖研究院 | 一种直接带隙GeSn增强型nMOS器件及其制备方法 |
| CN113517348B (zh) * | 2021-06-28 | 2023-08-04 | 西安电子科技大学芜湖研究院 | 一种直接带隙GeSn增强型nMOS器件及其制备方法 |
| CN114121613A (zh) * | 2022-01-27 | 2022-03-01 | 广东省大湾区集成电路与系统应用研究院 | 一种改善fdsoi外延生长的薄膜工艺优化方法 |
| CN114121613B (zh) * | 2022-01-27 | 2022-04-22 | 广东省大湾区集成电路与系统应用研究院 | 一种改善fdsoi外延生长的薄膜工艺优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635391B (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531393B2 (en) | Non-planar MOS structure with a strained channel region | |
| CN112635391B (zh) | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 | |
| US10079181B2 (en) | P-FET with strained silicon-germanium channel | |
| TW557577B (en) | Semiconductor device and semiconductor substrate | |
| US10269930B2 (en) | Method for producing a semiconductor device with self-aligned internal spacers | |
| CN101000884B (zh) | 应变绝缘体上半导体材料的制造方法 | |
| CN112447771B (zh) | GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法 | |
| WO2007034553A1 (ja) | 半導体装置およびその製造方法 | |
| CN101189730A (zh) | 具有增强迁移率的应变沟道的非平面体晶体管及制造方法 | |
| KR20070065902A (ko) | 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법 | |
| WO2011160477A1 (zh) | 一种应变沟道场效应晶体管及其制备方法 | |
| JP2007299951A (ja) | 半導体装置およびその製造方法 | |
| JP5130648B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006165480A (ja) | 半導体装置 | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| CN102931232B (zh) | Nmos晶体管及其形成方法 | |
| US7892899B2 (en) | Hybrid orientation substrate and method for fabrication thereof | |
| JP2008159960A (ja) | 半導体装置の製造方法 | |
| CN105990115A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN111916448B (zh) | 一种半导体器件及其制造方法、电子设备 | |
| JP2004055943A (ja) | 半導体装置とその製造方法 | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN103367227A (zh) | 半导体器件制造方法 | |
| CN111446297A (zh) | 半导体器件及其制作方法、集成电路及电子设备 | |
| CN112635325A (zh) | 一种绝缘体上应变硅/锗晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |