CN112635325A - 一种绝缘体上应变硅/锗晶体管及其制备方法 - Google Patents
一种绝缘体上应变硅/锗晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112635325A CN112635325A CN202011419152.7A CN202011419152A CN112635325A CN 112635325 A CN112635325 A CN 112635325A CN 202011419152 A CN202011419152 A CN 202011419152A CN 112635325 A CN112635325 A CN 112635325A
- Authority
- CN
- China
- Prior art keywords
- strain
- layer
- forming
- germanium
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010703 silicon Substances 0.000 title claims abstract description 60
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 59
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 59
- 239000012212 insulator Substances 0.000 title claims abstract description 12
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000001939 inductive effect Effects 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000007664 blowing Methods 0.000 claims description 8
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 6
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Abstract
本发明涉及一种绝缘体上应变硅/锗晶体管及其制备方法。制备方法：在半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极。先制作栅极后形成应变引入层的方法是：在半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。先形成应变引入层后制作栅极的方法是：在半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除应变引入层；之后在半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。本发明在制备栅极后或之前引入不同方式的应变，提高了沟道迁移率。
Description
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种绝缘体上应变硅/锗晶体管及其制备方法。
背景技术
非平面的鳍式场效应晶体管(Fin FET)器件结构作为其核心器件拥有较强的栅控能力，对短沟道效应的抑制能力强，但Fin FET器件的工艺流程复杂；相比于非平面Fin FET工艺，平面全耗尽绝缘体上硅或锗(FDSiOI/FDGeOI)器件工艺的光刻板数量要少得多，工艺相对更容易，工艺成本大大降低。
平面FDSiOI/FDGeOI能减小寄生电容，提高运行速度；降低漏电，具有更低的功耗；消除闩锁效应；抑制衬底脉冲电流干扰；同时不同应变的引入使得器件的迁移率明显提升，然而如何引入应变是FDSiOI/FDGeOI制备工艺的难点。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种绝缘体上应变硅/锗晶体管的制备方法，该方法向半导体层中引入不同方式的应变，显著增加了晶体管的沟道迁移率。
为了实现以上目的，本发明提供了以下技术方案。
一种绝缘体上应变硅/锗晶体管的制备方法，包括：
提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底；
在所述半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极；当所述半导体衬底的顶层为硅时，所述应变引入层为Si1-xGex层，0.01≤x≤0.7；当所述半导体衬底的顶层为锗时，所述应变引入层为Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1；
先制作栅极后形成应变引入层的方法是：在所述半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极；
先形成应变引入层后制作栅极的方法是：在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除所述应变引入层；之后在所述半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。
与现有技术相比，本发明达到了以下技术效果：
(1)本发明在制备栅极后或之前引入不同方式(单轴应变、双轴应变、混合应变)的应变，提高了沟道迁移率；
(2)利用热扩散法制作晶体管的源漏极时，先形成氧化层保护栅极、源漏极，后进行热退火，这样可以避免掺杂元素逸出、造成掺杂剂损失等问题。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1至图6为本发明提供了不同晶体管的结构示意图；
图7至图19为本发明不同实施例各步骤得到的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
如图1至4所示的晶体管结构，其制备工艺有很多种，但并不是任意工艺都能得到沟道迁移率高的全耗尽型(FD)器件。只有向衬底顶层锗或顶层硅中引入合适应变(包括单轴应变、双轴应变和混合应变)，才能显著提高沟道迁移率，为此本发明提供了一种引入应变的工艺，其基本流程如下。
提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底，这两种衬底包括：背衬硅、埋氧层和顶层硅/顶层锗，埋氧层主要作用是绝缘，优选一些界面缺陷小的绝缘材料，例如氧化硅。本发明针对的衬底主要为顶层为纳米级厚度的，即顶层硅或顶层锗的厚度在5～100nm之间。
然后通过两种方式引入应变，不同方式引入的应变类型有差异，如下两种基本方式：
方式一：在所述半导体衬底上先制作栅极后形成应变引入层；
或者，
方式二：先形成应变引入层后制作栅极。
在这两种方式中，当所述半导体衬底的顶层为硅时(即衬底为SOI)，所述应变引入层为Si1-xGex层，0.01≤x≤0.7；当所述半导体衬底的顶层为锗时(即衬底为GeOI)，所述应变引入层为Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1，更优选0.01≤a≤0.29。
方式一的方法是：在所述半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。
方式一在形成栅之后引入应变，引入的是单轴应变或者混合应变。
方式二的方法是：在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除所述应变引入层；之后在所述半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。
方式一在形成栅之前引入应变，引入的是双轴应变。
无论哪一方式，栅极的制作过程都可以采用典型工艺，包括栅极堆叠层的形成、刻蚀、形成侧墙或盖层等工序。
形成应变引入层的方法是多样的，包括但不限于APCVD、UHVCVD、LPCVD、RTCVD、PECVD、溅镀或者选择性外延生长等，优选选择性外延生长。应变引入层宜保持与顶层硅或者锗接近的膜厚，5～100nm之间。
应变引入层的去除方法是多样的，包括但不限于磨抛(Grading)、化学机械抛光(CMP)/湿法腐蚀方案/原子层腐蚀(ALE)方案(干法或湿法)/气体氧化+湿法腐蚀(或者多种手段相结合)，优选选择性刻蚀，以减小对顶层硅或锗的界面损伤。
形成源漏极的掺杂是多样的，包括但不限于离子注入、外延生长或热扩散等。
离子注入法简单快速，直接注入即可，注入元素类型根据晶体管属PN结类型而定，N型掺杂选用磷、砷等元素，P型掺杂选用硼、镓等元素。
热扩散法：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源(可以是气态、固态或液态，N型或P型掺杂源，包括但不限于典型的PH3、B2H6、AsH3)，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。在外延腔体中掺杂可以实现原位掺杂。形成氧化层的目的是保护栅极、源漏极，后进行热退火，这样可以避免掺杂元素逸出、造成掺杂剂损失等问题。
另外，在利用方式一引入应变时，在制作栅极之后和形成应变引入层之前，还可以对栅极两侧的顶层硅或顶层锗减薄，此时沟道硅或锗会受到混合应变。减薄的方式是多样的，包括但不限于磨抛、CMP、湿法腐蚀、干刻蚀等。
利用本发明的上述制作的应变型晶体管可用于制作存储器、逻辑电路、微处理器等，尤其用于全耗尽型器件具有优势。
基于以上内容，本发明提供了优选实施例。
实施例1
一种单轴应变SOI晶体管的制作
第一步，提供SOI衬底，顶层硅膜厚5～100nm；
第二步，制作栅极，得到如图7所示的结构；
第三步，在栅极两侧的顶层硅上选择性外延生长Si1-xGex层，0.01≤x≤0.7，膜厚5～100nm，为顶层硅引入单轴应变；得到如图8所示的结构；
第四步，选择性刻蚀去除Si1-xGex层；
第五步，在栅极两侧的顶层硅上分别N型(例如PH3)或P型掺杂(例如B2H6)，手段为热扩散掺杂：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层；得到如图1所示的结构。
实施例2
一种混合应变SOI晶体管的制作
第一步，提供SOI衬底，顶层硅膜厚5～100nm；
第二步，制作栅极，得到如图5所示的结构；
第三步，将栅极两侧的顶层硅减薄，得到如图9所示的结构；
第四步，在栅极两侧减薄后的顶层硅上选择性外延生长Si1-xGex层，0.01≤x≤0.7，膜厚5～100nm，为顶层硅引入混合应变；得到如图10所示的结构；
第五步，选择性刻蚀去除Si1-xGex层；
第六步，在栅极两侧的顶层硅上分别N型或P型离子注入，两侧可同步完成注入或分步注入离子，得到源极和漏极；得到如图2所示的结构。或者将离子注入替换为热扩散掺杂：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。
实施例3
一种双轴应变SOI晶体管的制作
第一步，提供SOI衬底，顶层硅膜厚5～100nm；
第二步，在顶层硅上选择性外延生长Si1-xGex层，0.01≤x≤0.7，膜厚5～100nm，为顶层硅引入双轴应变；得到如图11所示的结构；
第三步，选择性刻蚀去除Si1-xGex层；
第四步，制作栅极，得到如图12所示的结构；
第五步，在栅极两侧的顶层硅上分别N型或P型离子注入，两侧可同步完成注入或分步注入离子，得到源极和漏极；得到如图3所示的结构。或者将离子注入替换为热扩散掺杂：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。
实施例4
一种单轴应变GeOI晶体管的制作
第一步，提供GeOI衬底，顶层锗膜厚5～100nm；
第二步，制作栅极，得到如图13所示的结构；
第三步，在栅极两侧的顶层锗上选择性外延生长Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1，膜厚5～100nm，为顶层锗引入单轴应变；得到如图14所示的结构；
第四步，选择性刻蚀去除Ge1-a-bSnaSib层；
第五步，在栅极两侧的顶层锗上分别N型(例如PH3)或P型掺杂(例如B2H6)，两侧可同步完成掺杂或分步掺杂，手段为离子注入，掺杂时可掩盖保护栅极，得到源极和漏极；得到如图4所示的结构。或者将离子注入替换为热扩散掺杂：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。
实施例5
一种混合应变GeOI晶体管的制作
第一步，提供GeOI衬底，顶层锗膜厚5～100nm；
第二步，制作栅极，得到如图13所示的结构；
第三步，将栅极两侧的顶层锗减薄，得到如图15所示的结构；
第四步，在栅极两侧减薄后的顶层锗上选择性外延生长Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1，膜厚5～100nm，为顶层锗引入混合应变；得到如图16所示的结构；
第五步，选择性刻蚀去除Ge1-a-bSnaSib层；
第六步，在栅极两侧的顶层锗上分别N型或P型掺杂，两侧可同步完成掺杂或分步掺杂，手段为离子注入，得到源极和漏极；得到如图5所示的结构。或者将离子注入替换为热扩散掺杂：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。
实施例6
一种双轴应变GeOI晶体管的制作
第一步，提供GeOI衬底，顶层锗膜厚5～100nm；
第二步，在顶层硅上选择性外延生长Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1，膜厚5～100nm，为顶层锗引入双轴应变；得到如图17所示的结构；
第三步，选择性刻蚀去除Ge1-a-bSnaSib层；
第四步，制作栅极，得到如图18所示的结构；
第五步，在栅极两侧的顶层锗上分别N型或P型掺杂，两侧可同步完成掺杂或分步掺杂，手段为离子注入，掺杂时可掩盖保护栅极，得到源极和漏极；得到如图6所示的结构。或者将离子注入替换为热扩散掺杂：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理(RTA)，最后去除所述氧化层。
实施例7
一种双轴应变GeOI晶体管的制作
与实施例6的第一步至第四步相同；
第五步，在栅极两侧的顶层锗上分别N型或P型掺杂，两侧可同步完成掺杂或分步掺杂，手段为热扩散：在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，得到如图19所示的结构；之后进行快速热退火处理(RTA)，最后去除所述氧化层，得到如图6所示的结构。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种绝缘体上应变硅/锗晶体管的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底为SOI衬底或GeOI衬底；
在所述半导体衬底上先制作栅极后形成应变引入层，或者先形成应变引入层后制作栅极；当所述半导体衬底的顶层为硅时，所述应变引入层为Si1-xGex层，0.01≤x≤0.7；当所述半导体衬底的顶层为锗时，所述应变引入层为Ge1-a-bSnaSib层，0.01≤a≤0.3，0.01≤a+b＜1；
先制作栅极后形成应变引入层的方法是：在所述半导体衬底的顶层硅或顶层锗上制作栅极；在栅极两侧的顶层硅或顶层锗上分别形成应变引入层；去除应变引入层，对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极；
先形成应变引入层后制作栅极的方法是：在所述半导体衬底的顶层硅或顶层锗上形成应变引入层、进行退火处理，去除所述应变引入层；之后在所述半导体衬底的顶层硅或顶层锗上形成栅极，并对栅极两侧的顶层硅或顶层锗进行掺杂，形成源漏极。
2.根据权利要求1所述的制备方法，其特征在于，在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中，应变引入层的形成方法都是：外延生长。
3.根据权利要求1或2所述的制备方法，其特征在于，在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中，应变引入层的去除方法都为：刻蚀。
4.根据权利要求1或2所述的制备方法，其特征在于，所述先制作栅极后形成应变引入层的方法中，在制作栅极之后和形成应变引入层之前：还对栅极两侧的顶层硅或顶层锗减薄。
5.根据权利要求1或2所述的制备方法，其特征在于，在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中，掺杂形成源漏极的方法是：
进行离子注入。
6.根据权利要求1或2所述的制备方法，其特征在于，在所述先制作栅极后形成应变引入层的方法和所述先形成应变引入层后制作栅极的方法中，掺杂形成源漏极的方法是：
在外延腔体中，在650～750℃下向待掺杂的表面吹扫掺杂源，然后在表面形成氧化层，进行快速热退火处理，最后去除所述氧化层。
7.根据权利要求1或2所述的制备方法，其特征在于，所述Ge1-a-bSnaSib层中，0.01≤a≤0.29。
8.根据权利要求1或2所述的制备方法，其特征在于，所述应变引入层的厚度为5～100nm。
9.采用权利要求4或5所述的制备方法得到的晶体管。
10.根据权利要求9所述的晶体管，其特征在于，所述半导体衬底顶层硅或锗的厚度为5～100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011419152.7A CN112635325A (zh) | 2020-12-07 | 2020-12-07 | 一种绝缘体上应变硅/锗晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011419152.7A CN112635325A (zh) | 2020-12-07 | 2020-12-07 | 一种绝缘体上应变硅/锗晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635325A true CN112635325A (zh) | 2021-04-09 |
Family
ID=75308427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011419152.7A Pending CN112635325A (zh) | 2020-12-07 | 2020-12-07 | 一种绝缘体上应变硅/锗晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635325A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716554A (zh) * | 2004-06-29 | 2006-01-04 | 国际商业机器公司 | 一种p型mosfet的结构及其制作方法 |
| US20080206942A1 (en) * | 2007-02-26 | 2008-08-28 | Shyh-Fann Ting | Method for fabricating strained-silicon metal-oxide semiconductor transistors |
| CN101916741A (zh) * | 2010-07-09 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上应变硅制备方法 |
| CN103730420A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| US20140349460A1 (en) * | 2013-05-06 | 2014-11-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for producing a silicon-germanium film with variable germanium content |
| CN110310924A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
-
2020
- 2020-12-07 CN CN202011419152.7A patent/CN112635325A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716554A (zh) * | 2004-06-29 | 2006-01-04 | 国际商业机器公司 | 一种p型mosfet的结构及其制作方法 |
| US20080206942A1 (en) * | 2007-02-26 | 2008-08-28 | Shyh-Fann Ting | Method for fabricating strained-silicon metal-oxide semiconductor transistors |
| CN101916741A (zh) * | 2010-07-09 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上应变硅制备方法 |
| CN103730420A (zh) * | 2012-10-16 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| US20140349460A1 (en) * | 2013-05-06 | 2014-11-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for producing a silicon-germanium film with variable germanium content |
| CN110310924A (zh) * | 2018-03-20 | 2019-10-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269930B2 (en) | Method for producing a semiconductor device with self-aligned internal spacers | |
| US6921982B2 (en) | FET channel having a strained lattice structure along multiple surfaces | |
| US10079181B2 (en) | P-FET with strained silicon-germanium channel | |
| JP4472972B2 (ja) | Ｃｍｏｓデバイスおよびその製造方法 | |
| US7211458B2 (en) | Methods of fabricating strained semiconductor-on-insulator field-effect transistors and related devices | |
| US9425198B2 (en) | Semiconductor device having strain-relaxed buffer layer and method of manufacturing the same | |
| US20140159168A1 (en) | Deep depleted channel mosfet with minimized dopant fluctuation and diffusion levels | |
| CN112635391B (zh) | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 | |
| US9105722B2 (en) | Tucked active region without dummy poly for performance boost and variation reduction | |
| US7544548B2 (en) | Trench liner for DSO integration | |
| JP2006019727A (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔの構造及びこれを製造する方法 | |
| US7977167B2 (en) | Method of producing a field effect transistor arrangement | |
| US20110084315A1 (en) | Semiconductor device having silicon on stressed liner (sol) | |
| TW200401347A (en) | Manufacturing method of semiconductor substrate | |
| US8828812B2 (en) | Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof | |
| CN104217955B (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| JP2006165480A (ja) | 半導体装置 | |
| CN102931233B (zh) | Nmos晶体管及其形成方法 | |
| CN100361302C (zh) | 混合衬底、集成半导体结构以及它们的制备方法 | |
| CN108695158A (zh) | 一种半导体器件及其制造方法 | |
| US20120034749A1 (en) | Method for manufacturing a strained semiconductor device | |
| CN112635325A (zh) | 一种绝缘体上应变硅/锗晶体管及其制备方法 | |
| US8802535B2 (en) | Doped core trigate FET structure and method | |
| CN101692436A (zh) | 具有绝缘埋层的混合晶向应变硅衬底制备方法 | |
| CN103377941A (zh) | Pmos晶体管及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210409 |