CN109545746A - 具有锗硅源漏的pmos管的制造方法 - Google Patents

具有锗硅源漏的pmos管的制造方法 Download PDF

Info

Publication number
CN109545746A
CN109545746A CN201811255916.6A CN201811255916A CN109545746A CN 109545746 A CN109545746 A CN 109545746A CN 201811255916 A CN201811255916 A CN 201811255916A CN 109545746 A CN109545746 A CN 109545746A
Authority
CN
China
Prior art keywords
pmos tube
germanium silicon
groove
germanium
leakage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811255916.6A
Other languages
English (en)
Other versions
CN109545746B (zh
Inventor
王耀增
郑印呈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811255916.6A priority Critical patent/CN109545746B/zh
Publication of CN109545746A publication Critical patent/CN109545746A/zh
Application granted granted Critical
Publication of CN109545746B publication Critical patent/CN109545746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有锗硅源漏的PMOS管的制造方法，包括步骤：步骤一、提供形成有PMOS管对应的栅极结构的硅衬底，各PMOS管至少具有两种间距结构；步骤二、在各PMOS管的栅极结构两侧形成嵌入式锗硅外延层，包括分步骤：步骤21、统计所述PMOS管所具有的间距值；步骤22、对每一种间距值设计一个光罩；步骤23、依次采用对应的光罩形成对应的光刻胶图形，在对应的光刻胶图形的定义下形成和间距值相对应的栅极结构两侧的凹槽，在凹槽中填充锗硅外延层，使最后形成的各种嵌入式锗硅外延层的顶部表面位置趋于相同。本发明能改善PMOS管的间距不同对应的锗硅外延生长的负载效应，提高较大间距的PMOS管的效能。

Description

具有锗硅源漏的PMOS管的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有锗硅源漏的PMOS管的制造方法。
背景技术
MOS晶体管特别是PMOS管的源漏区往往需要形成嵌入式锗硅外延层，嵌入式锗硅外延层能够对PMOS管的沟道区的应力进行调制从而有利于提高PMOS的载流子迁移率，从而提高PMOS管的电学性能。
现有技术中，在同一半导体衬底如硅衬底上往往会集成具有多种间距(Spacing)的PMOS管，间距通常是指PMOS管的栅极之间的距离，栅极所覆盖的区域为沟道的形成区域。在形成嵌入式锗硅外延层时需要先在PMOS管的栅极两侧的间距中形成凹槽，凹槽通常具有∑形状；之后再在凹槽中进行锗硅外延生长形成嵌入式锗硅外延层，由于形成于凹槽的锗硅外延层时嵌入到硅衬底中故称为嵌入式锗硅外延层。形成凹槽时通常在栅极结构的侧面形成有侧墙，凹槽的宽度直接由相邻的侧墙定义，故凹槽的宽度通常和栅极结构之间的间距趋于相等。当同一衬底上形成有多种如两种间距的PMOS管时，大间距区域中的PMOS管对应的凹槽较大，在锗硅外延填充中，较宽的凹槽的锗硅外延速率较小，这样在较宽的沟槽和较窄的沟槽中同时外延生长锗硅外延层时就会出现外延生长负载效应，这种外延生长负载效应即表现为较宽的凹槽的锗硅外延生长速率低于较窄的凹槽的锗硅外延生长速率，最后使填充于较宽的凹槽中的嵌入式锗硅外延层的顶部表面的高度低于较窄的凹槽中的嵌入式锗硅外延层的高度。由于较宽的凹槽中的嵌入式锗硅外延层的高度较低，使得具有较大间距的PMOS管会产生由于嵌入式锗硅外延层不足而导致的通道即沟道内应力不够而使效能减少的缺陷，嵌入式锗硅外延层对通道的应力为拉应力(strain)，效能减小表现为PMOS管的阈值电压(Vt)增加以及漏极饱和电流(Idsat)降低。
如图1所示，现有具有锗硅源漏的PMOS管的制造方法形成的器件结构图；现有具有锗硅源漏的PMOS管的制造方法包括如下步骤：
步骤一、提供一硅衬底101，在所述硅衬底101的表面形成PMOS管对应的栅极结构103，各所述栅极结构103的侧面形成有侧墙；同一所述硅衬底101上集成有多个所述PMOS管，各所述PMOS管至少具有两种间距结构。
在所述硅衬底101表面形成有浅沟槽场氧102，由所述浅沟槽场氧102隔离出有源区，各所述PMOS管形成于对应的有源区中。
各种具有不同的所述间距的各所述PMOS管的形成区域对应的有源区不同并隔离有对应的所述浅沟槽场氧102。
所述侧墙的材料为氮化硅。
图1中，集成在同一所述硅衬底101中的所述PMOS管具有两种间距结构，间距分别为第一间距s101和第二间距s102，所述第一间距s101大于所述第二间距s102，步骤23中所述第一间距s101对应的凹槽为第一凹槽203a，所述第二间距s102对应的凹槽为第二凹槽203b，所述第一凹槽203a的宽度大于所述第二凹槽203b的宽度。
步骤二、采用光刻工艺将所述第一间距s101对应的PMOS管的形成区域201和所述第二间距s102对应的PMOS管的形成区域202都打开，之后进行刻蚀同时形成所述第一凹槽203a和所述第二凹槽203b。
之后，在所述第一凹槽203a和所述第二凹槽203b同时进行锗硅外延生长并分别形成填充于所述第一凹槽203a中的嵌入式锗硅外延层104a和填充于所述第二凹槽203b中的嵌入式锗硅外延层104b。
由于，所述第一凹槽203a的宽度大于所述第二凹槽203b的宽度，在锗硅外延生长中，所述第一凹槽203a中的锗硅外延生长速率较慢，产生各区域的锗硅外延生长的负载不同的效应，最后使得，嵌入式锗硅外延层104a的顶部表面如虚线BB所示低于嵌入式锗硅外延层104a的顶部表面如虚线AA所示。这就使得所述第一凹槽203a中填充的嵌入式锗硅外延层104a不充分，对PMOS管的沟道产生的应变会不足，最后会影响所述第一间距s101对应的PMOS管的效能如器件阈值电压会增加以及漏极饱和电流会降低。
发明内容
本发明所要解决的技术问题是提供一种具有锗硅源漏的PMOS管的制造方法，能改善PMOS管的间距不同对应的锗硅外延生长的负载效应，提高较大间距的PMOS管的效能。
为解决上述技术问题，本发明提供的具有锗硅源漏的PMOS管的制造方法包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的表面形成PMOS管对应的栅极结构，各所述栅极结构的侧面形成有侧墙；同一所述硅衬底上集成有多个所述PMOS管，各所述PMOS管至少具有两种间距结构。
步骤二、在各所述PMOS管的栅极结构两侧形成嵌入式锗硅外延层，包括如下分步骤：
步骤21、统计所述PMOS管所具有的间距值。
步骤22、对每一种所述间距值设计一个光罩，各所述光罩形成的光刻胶图形会将对应的间距值的所述PMOS管的形成区域打开以及对应的间距值的所述PMOS管的形成区域外覆盖。
步骤23、依次采用对应的光罩进行光刻形成对应的光刻胶图形，在对应的光刻胶图形的定义下形成和所述间距值相对应的所述PMOS管的所述栅极结构两侧的凹槽，之后在对应的所述凹槽中填充锗硅外延层形成对应的所述嵌入式锗硅外延层，实现各种间距值对应的所述PMOS管的所述嵌入式锗硅外延层的厚度的单独控制并使最后形成的各种间距值对应的所述PMOS管的所述嵌入式锗硅外延层的顶部表面位置趋于相同，从而改善PMOS管的间距不同对应的锗硅外延生长的负载效应。
进一步的改进是，集成在同一所述硅衬底中的所述PMOS管具有两种间距结构，间距分别为第一间距和第二间距，所述第一间距大于所述第二间距，步骤23中所述第一间距对应的凹槽为第一凹槽，所述第二间距对应的凹槽为第二凹槽，所述第一凹槽的宽度大于所述第二凹槽的宽度。
进一步的改进是，各所述凹槽具有∑形状。
进一步的改进是，各所述凹槽的深度相同；所述凹槽的宽度和所述间距值相对应，所述间距值越大所述凹槽的宽度也就越大，所述凹槽的宽度越大对应的锗硅外延生长速率越低。
进一步的改进是，步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
进一步的改进是，还包括：
步骤六、在各所述栅极结构的两侧对应的所述嵌入式锗硅外延层中进行源漏注入形成源区和漏区。
进一步的改进是，所述栅极结构作为伪栅；在所述步骤六的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
进一步的改进是，所述金属栅结构为HKMG。
进一步的改进是，所述PMOS管的工艺节点为28nm以下。
进一步的改进是，步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，各所述PMOS管形成于对应的有源区中。
进一步的改进是，各种具有不同的所述间距的各所述PMOS管的形成区域对应的有源区不同并隔离有对应的所述浅沟槽场氧。
进一步的改进是，步骤一中所述侧墙的材料为氮化硅。
进一步的改进是，步骤23中在对应的所述凹槽中填充锗硅外延层形成对应的所述嵌入式锗硅外延层的分步骤包括：
步骤231、形成由锗硅材料组成的缓冲层。
步骤232、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度。
步骤233、形成由硅材料组成的盖帽层。
进一步的改进是，在同一所述硅衬底上还同时形成集成有NMOS管，步骤23中各次光刻形成的所述光刻胶图形同时将所述NMOS管的形成区域覆盖。
进一步的改进是，所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
本发明通过对PMOS管的间距值进行统计并设计相应的光罩，最后能实现对不同的间距值对应的嵌入式锗硅外延层的厚度进行独立控制并使各间距对应的嵌入式锗硅外延层的顶部表面的位置趋于相同，所以本发明能改善PMOS管的间距不同对应的锗硅外延生长的负载效应，提高较大间距的PMOS管的效能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有具有锗硅源漏的PMOS管的制造方法形成的器件结构图；
图2是本发明实施例具有锗硅源漏的PMOS管的制造方法的流程图；
图3A-图3B是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例具有锗硅源漏的PMOS管的制造方法的流程图；如图3A至图3B所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例具有锗硅源漏的PMOS管的制造方法包括如下步骤：
步骤一、如图3A所示，提供一硅衬底1，在所述硅衬底1的表面形成PMOS管对应的栅极结构3，各所述栅极结构3的侧面形成有侧墙；同一所述硅衬底1上集成有多个所述PMOS管，各所述PMOS管至少具有两种间距结构。
在所述硅衬底1表面形成有浅沟槽场氧2，由所述浅沟槽场氧2隔离出有源区，各所述PMOS管形成于对应的有源区中。
各种具有不同的所述间距的各所述PMOS管的形成区域对应的有源区不同并隔离有对应的所述浅沟槽场氧2。
所述侧墙的材料为氮化硅。
图3A对应的本发明实施例方法中，集成在同一所述硅衬底1中的所述PMOS管具有两种间距结构，间距分别为第一间距s1和第二间距s2，所述第一间距s1大于所述第二间距s2，步骤23中所述第一间距s1对应的凹槽为第一凹槽304，所述第二间距s2对应的凹槽为第二凹槽306，所述第一凹槽304的宽度大于所述第二凹槽306的宽度。
步骤二、在各所述PMOS管的栅极结构3两侧形成嵌入式锗硅外延层，包括如下分步骤：
步骤21、统计所述PMOS管所具有的间距值。
步骤22、对每一种所述间距值设计一个光罩，各所述光罩形成的光刻胶图形会将对应的间距值的所述PMOS管的形成区域打开以及对应的间距值的所述PMOS管的形成区域外覆盖。
步骤23、依次采用对应的光罩进行光刻形成对应的光刻胶图形，在对应的光刻胶图形的定义下形成和所述间距值相对应的所述PMOS管的所述栅极结构3两侧的凹槽，之后在对应的所述凹槽中填充锗硅外延层形成对应的所述嵌入式锗硅外延层，实现各种间距值对应的所述PMOS管的所述嵌入式锗硅外延层的厚度的单独控制并使最后形成的各种间距值对应的所述PMOS管的所述嵌入式锗硅外延层的顶部表面位置趋于相同，从而改善PMOS管的间距不同对应的锗硅外延生长的负载效应。
步骤23中在对应的所述凹槽中填充锗硅外延层形成对应的所述嵌入式锗硅外延层的分步骤包括：
步骤231、形成由锗硅材料组成的缓冲层。
步骤232、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度。
步骤233、形成由硅材料组成的盖帽层。
针对本发明实施例方法所具有的两个间距值的情形，步骤23具体为：
如图3A所示，先采用第一间距s1对应的光罩形成光刻胶图形303，光刻胶图形302将所述第一间距s1对应的PMOS管的形成区域301打开以及将第一间距s1对应的PMOS管的形成区域301外覆盖，其中区域302为所述第二间距s2对应的PMOS管的形成区域，也被光刻胶图303覆盖。
之后，形成所述第一凹槽304，在所述第一凹槽304中形成对应的嵌入式锗硅外延层4a。
之后去除光刻胶图形303。
之后，如图3B所示，先采用第二间距s2对应的光罩形成光刻胶图形305，光刻胶图形305将所述第二间距s2对应的PMOS管的形成区域302打开以及将第二间距s2对应的PMOS管的形成区域302外覆盖。
之后，形成所述第二凹槽306，在所述第二凹槽306中形成对应的嵌入式锗硅外延层4b。
之后去除光刻胶图形305。
各所述凹槽具有∑形状。
各所述凹槽的深度相同；所述凹槽的宽度和所述间距值相对应，所述间距值越大所述凹槽的宽度也就越大，所述凹槽的宽度越大对应的锗硅外延生长速率越低。
步骤一中所述栅极结构3由栅介质层和多晶硅栅叠加而成。
还包括：
步骤六、在各所述栅极结构3的两侧对应的所述嵌入式锗硅外延层中进行源漏注入形成源区和漏区。
所述栅极结构3作为伪栅；在所述步骤六的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
所述金属栅结构为HKMG。
所述PMOS管的工艺节点为28nm以下。
在同一所述硅衬底1上还同时形成集成有NMOS管，步骤23中各次光刻形成的所述光刻胶图形同时将所述NMOS管的形成区域覆盖。
所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
本发明实施例通过对PMOS管的间距值进行统计并设计相应的光罩，最后能实现对不同的间距值对应的嵌入式锗硅外延层的厚度进行独立控制并使各间距对应的嵌入式锗硅外延层的顶部表面的位置趋于相同，所以本发明实施例能改善PMOS管的间距不同对应的锗硅外延生长的负载效应，提高较大间距的PMOS管的效能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种具有锗硅源漏的PMOS管的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的表面形成PMOS管对应的栅极结构，各所述栅极结构的侧面形成有侧墙；同一所述硅衬底上集成有多个所述PMOS管，各所述PMOS管至少具有两种间距结构；
步骤二、在各所述PMOS管的栅极结构两侧形成嵌入式锗硅外延层，包括如下分步骤：
步骤21、统计所述PMOS管所具有的间距值；
步骤22、对每一种所述间距值设计一个光罩，各所述光罩形成的光刻胶图形会将对应的间距值的所述PMOS管的形成区域打开以及对应的间距值的所述PMOS管的形成区域外覆盖；
步骤23、依次采用对应的光罩进行光刻形成对应的光刻胶图形，在对应的光刻胶图形的定义下形成和所述间距值相对应的所述PMOS管的所述栅极结构两侧的凹槽，之后在对应的所述凹槽中填充锗硅外延层形成对应的所述嵌入式锗硅外延层，实现各种间距值对应的所述PMOS管的所述嵌入式锗硅外延层的厚度的单独控制并使最后形成的各种间距值对应的所述PMOS管的所述嵌入式锗硅外延层的顶部表面位置趋于相同，从而改善PMOS管的间距不同对应的锗硅外延生长的负载效应。
2.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：集成在同一所述硅衬底中的所述PMOS管具有两种间距结构，间距分别为第一间距和第二间距，所述第一间距大于所述第二间距，步骤23中所述第一间距对应的凹槽为第一凹槽，所述第二间距对应的凹槽为第二凹槽，所述第一凹槽的宽度大于所述第二凹槽的宽度。
3.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：各所述凹槽具有∑形状。
4.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：各所述凹槽的深度相同；所述凹槽的宽度和所述间距值相对应，所述间距值越大所述凹槽的宽度也就越大，所述凹槽的宽度越大对应的锗硅外延生长速率越低。
5.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
6.如权利要求5所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：还包括：
步骤六、在各所述栅极结构的两侧对应的所述嵌入式锗硅外延层中进行源漏注入形成源区和漏区。
7.如权利要求6所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：所述栅极结构作为伪栅；在所述步骤六的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
8.如权利要求7所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：所述金属栅结构为HKMG。
9.如权利要求8所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：所述PMOS管的工艺节点为28nm以下。
10.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，各所述PMOS管形成于对应的有源区中。
11.如权利要求10所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：各种具有不同的所述间距的各所述PMOS管的形成区域对应的有源区不同并隔离有对应的所述浅沟槽场氧。
12.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：步骤一中所述侧墙的材料为氮化硅。
13.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：步骤23中在对应的所述凹槽中填充锗硅外延层形成对应的所述嵌入式锗硅外延层的分步骤包括：
步骤231、形成由锗硅材料组成的缓冲层；
步骤232、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度；
步骤233、形成由硅材料组成的盖帽层。
14.如权利要求1所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：在同一所述硅衬底上还同时形成集成有NMOS管，步骤23中各次光刻形成的所述光刻胶图形同时将所述NMOS管的形成区域覆盖。
15.如权利要求14所述的具有锗硅源漏的PMOS管的制造方法，其特征在于：所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
CN201811255916.6A 2018-10-26 2018-10-26 具有锗硅源漏的pmos管的制造方法 Active CN109545746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811255916.6A CN109545746B (zh) 2018-10-26 2018-10-26 具有锗硅源漏的pmos管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811255916.6A CN109545746B (zh) 2018-10-26 2018-10-26 具有锗硅源漏的pmos管的制造方法

Publications (2)

Publication Number Publication Date
CN109545746A true CN109545746A (zh) 2019-03-29
CN109545746B CN109545746B (zh) 2021-01-29

Family

ID=65845547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811255916.6A Active CN109545746B (zh) 2018-10-26 2018-10-26 具有锗硅源漏的pmos管的制造方法

Country Status (1)

Country Link
CN (1) CN109545746B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456637A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 SiGe源/漏区制造方法
CN104241355A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105097436A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 应变硅层的制作方法、pmos器件的制作方法及半导体器件
CN105226021A (zh) * 2014-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107634092A (zh) * 2017-09-26 2018-01-26 上海华力微电子有限公司 一种锗硅源漏极及其制备方法
CN108511347A (zh) * 2018-03-21 2018-09-07 上海华力集成电路制造有限公司 具有锗硅源漏的mos晶体管的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456637A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 SiGe源/漏区制造方法
CN104241355A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105097436A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 应变硅层的制作方法、pmos器件的制作方法及半导体器件
CN105226021A (zh) * 2014-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107634092A (zh) * 2017-09-26 2018-01-26 上海华力微电子有限公司 一种锗硅源漏极及其制备方法
CN108511347A (zh) * 2018-03-21 2018-09-07 上海华力集成电路制造有限公司 具有锗硅源漏的mos晶体管的制造方法

Also Published As

Publication number Publication date
CN109545746B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
US7528453B2 (en) Field effect transistor with local source/drain insulation and associated method of production
KR102226997B1 (ko) 핀펫을 포함하는 집적 회로 디바이스 및 그 제조 방법
US6495402B1 (en) Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
US6537885B1 (en) Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer
CN103811346B (zh) 半导体器件及其制造方法
US11728400B2 (en) Semiconductor structure
TWI610435B (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
CN103681846B (zh) 半导体装置及其制造方法
CN107591447A (zh) 晶体管的形成方法
CN104425520B (zh) 半导体器件及形成方法
US11239364B2 (en) Semiconductor device and method for manufacturing the same
KR100693788B1 (ko) 반도체 소자 및 그 제조 방법
US8609509B2 (en) Superior integrity of high-k metal gate stacks by forming STI regions after gate metals
US20090111238A1 (en) Method for manufacturing semiconductor device capable of increasing current drivability of pmos transistor
CN102737972A (zh) 沟槽式栅极结构及其制作方法
CN109545746A (zh) 具有锗硅源漏的pmos管的制造方法
CN107039520A (zh) 鳍式场效应晶体管及其形成方法
CN113130323B (zh) 嵌入式SiP外延层的制造方法
CN107452792A (zh) 半导体装置及其制造方法
TWI675409B (zh) 屏蔽閘極式金氧半場效應電晶體及其製造方法
KR100906648B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US20030166323A1 (en) Raised extension structure for high performance cmos
KR100541139B1 (ko) 트렌치 모스 및 그 제조 방법
CN109103107A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN110896049A (zh) 在Si基材上集成III-V器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant