CN107591447A - 晶体管的形成方法 - Google Patents

Abstract

一种晶体管的形成方法，包括：形成衬底，衬底上具有鳍部；形成位于鳍部上的栅极结构；在栅极结构两侧的鳍部内形成开口；向开口的底部和侧壁注入防穿通离子；形成半导体层；形成源漏掺杂区。本发明技术方案在栅极结构两侧的鳍部内形成开口后，通过对开口的底部和侧壁进行防穿通注入，在鳍部内形成防穿通区域。由于防穿通注入是对开口的底部和侧壁进行的，因此防穿通注入的防穿通离子不穿过晶体管的沟道，有利于控制所形成防穿通区域位置，能够有效的降低沟道内防穿通离子浓度，提高晶体管沟道内载流子迁移率，提高沟道性能，改善所形成晶体管的性能。

Description

晶体管的形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用。随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，容易产生短沟道效应，并造成漏电流的产生，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体基底表面的鳍部和介质层，所述介质层位于鳍部之间介质层表面低于鳍部顶部；横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁表面，还覆盖鳍部之间的介质层表面；位于所述栅极结构两侧鳍部内的源区和漏区。

然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，以提高晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

形成衬底，所述衬底上具有鳍部；形成位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；在所述栅极结构两侧的鳍部内形成开口；向所述开口的底部和侧壁注入防穿通离子，在所述栅极结构下方的鳍部内形成防穿通区域；向所述开口内填充半导体材料，形成半导体层；对所述半导体层进行掺杂，形成源漏掺杂区。

可选的，向所述开口的底部和侧壁注入防穿通离子的步骤中，所述防穿通注入的倾斜角度在10°到20°范围内，所述倾斜角度为注入方向与所述衬底表面法线之间的夹角。

可选的，向所述开口的底部和侧壁注入防穿通离子的步骤包括：在所述鳍部的底部形成所述防穿通区域。

可选的，向所述开口的底部和侧壁注入防穿通离子的步骤中，所述注入的能量在5KeV到10KeV范围内。

可选的，所形成晶体管为P型晶体管时，向所述开口的底部和侧壁注入防穿通离子的步骤包括：向所述开口的底部和侧壁注入N型防穿通离子，注入剂量5E14atom/cm2到1E15atom/cm2范围内。

可选的，所述N型防穿通离子包括：砷离子、磷离子或碲离子的一种或多种。

可选的，所形成晶体管为N型晶体管时，向所述开口的底部和侧壁注入防穿通离子的步骤包括：向所述开口的底部和侧壁注入P型防穿通离子，注入剂量在5E13atom/cm²到1E14atom/cm²范围内。

可选的，所述P型防穿通离子包括：硼离子、镓离子或铟离子的一种或多种。

可选的，形成防穿通区域的步骤包括：对所述开口的底部和侧壁进行防穿通离子注入；

进行第一退火处理，形成防穿通区域。

可选的，进行第一退火处理的步骤包括：通过尖峰退火的方式进行第一退火处理。

可选的，所述晶体管为P型晶体管；形成开口的步骤包括：在所述栅极结构两侧的鳍部内形成西格玛形的开口；所述晶体管为N型晶体管；形成开口的步骤包括：在所述栅极结构两侧的鳍部内形成U形的开口。

可选的，所述晶体管为P型晶体管；向所述开口内填充半导体材料的步骤包括：向所述开口内填充包括锗硅的半导体材料。

可选的，所述晶体管为N型晶体管；向所述开口内填充半导体材料的步骤包括：向所述开口内填充包括磷硅的半导体材料。

可选的，形成所述半导体层的步骤包括：通过外延生长的方式填充所述半导体材料，形成半导体层。

可选的，形成源漏掺杂区的步骤包括：对所述半导体层进行掺杂离子注入；进行第二退火处理，形成源漏掺杂区。

可选的，进行第二退火处理的步骤包括：依次进行尖峰退火和激光退火。

可选的，提供衬底的步骤中，所述衬底包括：第一区域，用于形成第一类型晶体管；以及，第二区域用于形成第二类型晶体管；位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的第二鳍部；形成栅极结构的步骤包括：形成位于第一鳍部表面的第一栅极结构；形成位于第二鳍部表面的第二栅极结构。形成开口的步骤中，在所述第一栅极结构两侧的第一鳍部内形成第一开口；形成防穿通区域的步骤中，进行第一防穿通注入，向所述第一开口的底部和侧壁注入第一防穿通离子，在所述第一栅极结构下方的第一鳍部内形成第一防穿通区域；形成半导体层的步骤中，向所述第一开口内填充第一半导体材料，形成第一半导体层；在形成半导体层之后，形成源漏掺杂区之前，所述形成方法还包括：在所述第二栅极结构两侧的第二鳍部内形成第二开口；进行第二防穿通注入，向所述第二开口的底部和侧壁注入第二防穿通离子，在所述第二栅极结构下方的第二鳍部内形成第二防穿通区域；向所述第二开口内填充第二半导体材料形成第二半导体层；形成源漏掺杂区的步骤中，对所述第一半导体层进行掺杂离子注入，以形成第一源漏掺杂区。

可选的，形成第二半导体层之后，形成第一源漏掺杂区之前，所述形成方法还包括：对所述第二半导体层进行掺杂离子注入，以形成第二源漏掺杂区。

可选的，在形成栅极结构之后，在形成第一开口之前，所述形成方法还包括：形成覆盖所述第二鳍部以及第二栅极结构的第一掩膜。

可选的，形成第一半导体层之后，形成第二开口之前，所述形成方法还包括：形成覆盖所述第一鳍部、第一栅极结构以及第一半导体层的第二掩膜。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案在栅极结构两侧的鳍部内形成开口后，通过对所述开口的底部和侧壁进行防穿通注入，在所述鳍部内形成防穿通区域。由于所述防穿通注入是对开口的底部和侧壁进行的，因此防穿通注入的防穿通离子不穿过晶体管的沟道，有利于控制所形成防穿通区域位置，能够有效的降低沟道内防穿通离子浓度，提高晶体管沟道内载流子迁移率，提高沟道性能，改善所形成晶体管的性能。

附图说明

图1和图2是一种鳍式场效应晶体管形成方法各个步骤中间结构的剖面示意图；

图3至图11是本发明晶体管形成方法一实施例各个步骤中间结构的剖面示意图。

具体实施方式

由背景技术可知，随着半导体器件尺寸的不断减小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能：

现结合鳍式场效应晶体管的结构分析其性能问题的原因：

经过研究发现，随着半导体器件尺寸的不断减小，晶体管源区和漏区之间的距离随之减小，晶体管的源区和漏区底部容易发生底部穿通(punchthrough)现象，在所述源区和漏区的底部产生漏电流。为了克服鳍式场效应晶体管中的所述底部穿通现象，一种方法是在鳍部内进行防穿通离子注入，通过在所述源区和漏区底部之间的区域内注入反型离子隔离源区和漏区底部。

参考图1和图2，示出了一种鳍式场效应晶体管形成方法各个步骤中间结构的剖面示意图。

如图1所示，提供衬底10，所述衬底10上具有鳍部11，相邻鳍部11之间填充有隔离结构12。如图2所示，进行防穿通注入，向所述鳍部11内注入防穿通离子，在所述鳍部11内形成防穿通区域13。

上述技术方案是在形成鳍部11之后再进行防穿通注入，而且是通过所述鳍部11顶部实现防穿通离子注入的。鳍式场效应晶体管的源区和漏区位于所述鳍部的顶部表面内，相应地，所以鳍式场效应晶体管的沟道位于鳍部的顶部表面内。也就是说，上述技术方案中防穿通离子需穿过鳍式场效应晶体管的沟道，之后在沟道下方的鳍部内形成防穿通区域13。

虽然注入工艺能够使防穿通离子的掺杂浓度峰值位于鳍式场效应晶体管的沟道下方，但是防穿通离子在注入过程中容易出现向上扩散的现象，所述扩散离子容易降低所形成鳍式场效应晶体管沟道中载流子迁移率，从而引起沟道性能的退化，影响所形成鳍式场效应晶体管的性能。

为解决所述技术问题，本发明提供一种晶体管的形成方法，包括：

形成衬底，所述衬底上具有鳍部；形成位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；在所述栅极结构两侧的鳍部内形成开口；向所述开口的底部和侧壁注入防穿通离子，在所述栅极结构下方的鳍部内形成防穿通区域；向所述开口内填充半导体材料，形成半导体层；对所述半导体层进行掺杂，形成源漏掺杂区。

本发明技术方案在栅极结构两侧的鳍部内形成开口后，通过对所述开口的底部和侧壁进行防穿通注入，在所述鳍部内形成防穿通区域。由于所述防穿通注入是对开口的底部和侧壁进行的，因此防穿通注入的防穿通离子不穿过晶体管的沟道，有利于控制所形成防穿通区域位置，能够有效的降低沟道内防穿通离子浓度，提高晶体管沟道内载流子迁移率，提高沟道性能，改善所形成晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图3至图11，示出了本发明晶体管形成方法一实施例各个步骤中间结构的剖面示意图。

参考图3，形成衬底100，所述衬底上具有鳍部101。

所述衬底100是后续半导体工艺的操作平台；所述鳍部101后续用于鳍式场效应晶体管。此外，本实施例中，所述衬底100表面鳍部101之间还设置有隔离结构110以实现电隔离。

形成所述衬底100的步骤包括：提供半导体基底；刻蚀所述半导体衬底形成衬底100和位于衬底100表面的鳍部110；在相邻鳍部110间形成隔离结构110。

所述半导体衬底用于为半导体工艺提供操作平台，还用于刻蚀形成所述衬底100和所述鳍部101。所述半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底还可以是其他半导体材料。本发明对此不作限制。本实施例中，所述半导体衬底为单晶硅衬底，因此所述衬底100和所述鳍部101的材料均为单晶硅。

在本发明的其他实施例中，所述半导体衬底还可以选自具有外延层或外延层上硅结构。具体的，所述半导体衬底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部的高度。

形成所述鳍部101的步骤包括：在所述半导体衬底表面形成第一图形化层，所述第一图形化层用于定义所述鳍部101的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述半导体衬底，形成衬底100和位于衬底100表面的鳍部101。

所述第一图形化层可以为图形化的光刻胶层，采用光刻胶涂布工艺以及光刻工艺形成。此外为了减小所述鳍部101的尺寸，减小相邻鳍部101之间的距离，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。

所述隔离结构110用于实现所述鳍部101之间以及所述晶体管与衬底100其他部分半导体器件之间的电隔离。所述隔离结构110的顶部表面低于所述鳍部101的顶部表面，以露出所述鳍部101的侧壁，从而使后续所形成的栅极结构能够覆盖所述鳍部101的侧壁。

形成所述隔离结构110的步骤包括：在所述鳍部101之间填充介质材料，形成介质材料层，所述介质材料层顶部表面高于所述鳍部101的顶部表面；回刻所述介质材料层，露出所述鳍部101顶部和侧壁的部分表面。

具体的，本实施例中，所述衬底100包括：第一区域100p，用于形成第一类型晶体管；以及第二区域100n，用于形成第二类型晶体管。所以位于第一区域100p衬底上的鳍部101为第一鳍部101p；位于第二区域100n衬底上的鳍部101为第二鳍部101n。

继续参考图3，形成位于所述鳍部110上的栅极结构120，所述栅极结构120横跨所述鳍部110，覆盖所述鳍部110顶部和侧壁的部分表面。

所述栅极结构120用于所形成晶体管的栅极，还用于在后续晶体管源区或漏区形成过程中遮挡部分鳍部101，避免所形成晶体管源区或漏区直接接触。

具体的，本实施例中，所形成的晶体管为鳍式场效应晶体管。因此所述栅极结构120位于所述隔离结构110表面，横跨所述鳍部101，覆盖所述鳍部101顶部和侧壁的部分表面。

形成所述栅极结构120的步骤包括：在所述衬底100表面形成栅极结构材料层；在所述栅极结构材料层表面形成第二图形化；以所述第二图形化层为掩膜，刻蚀所述栅极结构材料层，直至露出隔离结构110的表面，形成栅极结构120.

本实施例中，所述栅极结构120为晶体管的栅极结构。需要说明的是，在本发明一些实施例中，所述栅极结构还可以是伪栅用于定义所形成晶体管栅极结构的尺寸和位置。

此外，所述鳍部101包括第一鳍部101p和所述第二鳍部101n。因此形成栅极结构120的步骤包括：形成位于第一鳍部101p表面的第一栅极结构120p；形成位于第二鳍部101n表面的第二栅极结构120n。

之后，在所述栅极结构两侧的鳍部内形成开口。

所述开口用于填充半导体材料形成半导体层。具体的，所述开口可以挺过掩模干法刻蚀的方式在所述栅极两侧的鳍部内形成。本实施例中，所述开口的形状为U形。

需要说明的是，形成U形开口的做法仅为一示例。在本发明其他实施例中，所述开口的形状与所形成晶体管的类型相关。具体的，当所形成晶体管为P型晶体管时，形成开口的步骤包括：在所述栅极结构两侧的鳍部内形成西格玛形(“∑”形)的开口；当所形成晶体管为N型晶体管时，形成开口的步骤包括：在所述栅极结构两侧的鳍部内形成U型开口。

参考图4，本实施例中，所述衬底100包括所述第一区域100p、位于第一区域100p衬底上的第一鳍部101p以及位于第一鳍部101p表面的第一栅极结构120p。所述在所述栅极结构两侧的鳍部内形成开口的步骤中，在所述第一栅极结构两120p两侧的第一鳍部101p内形成第一开口130P。

需要说明的是，所述衬底100还包括所述第二区域100n、位于第二区域100n衬底上的第二鳍部101n以及位于第二鳍部101n表面的第二栅极结构120n。所以在形成所述栅极结构之后，在形成所述第一开口130p之前，所述形成方法还包括：形成覆盖所述第二鳍部101n以及第二栅极结构120n的第一掩膜140n。

所述第一掩膜140n用于保护第二鳍部101n以及第二栅极120n不受半导体工艺的影响。本实施例中，所述第一掩膜140n的材料为光刻胶，可以通过涂覆和光刻工艺形成。

形成所述第一掩膜140n之后，通过掩膜干法刻蚀的方式在第一栅极结构120p两侧的第一鳍部101p内形成第一开口130p。所述第一开口130p用于填充半导体材料形成第一半导体层。

参考图5，形成所述开口之后，向所述开口的底部和侧壁注入防穿通离子，在所述栅极结构下方的鳍部内形成防穿通区域。

随着半导体器件尺寸的缩小，晶体管的沟道尺寸随之缩短，晶体管源区和漏区之间的距离逐渐减小，晶体管源区和漏区底部容易发生底部穿通(punch through)，在晶体管源区和漏区的底部产生漏电流。特别是对于鳍式场效应晶体管而言，由于鳍部的尺寸很小，位于鳍部内的源区和漏区之间发生穿通的可能也更大。所述防穿通区域用于克服源区和漏区的底部穿通现象。

形成所述防穿通区域的步骤包括：对所述开口的底部和侧壁进行防穿通离子注入；进行第一退火处理，形成防穿通区域。所述防穿通离子的类型与后续形成的晶体管源区和漏区的掺杂离子类型相反，因此所述防穿通区域能够抑制所述源区和漏区之间掺杂离子的扩散，从而抑制源区和漏区之间出现发生底部穿通现象。

当所形成晶体管为P型晶体管时，向所述开口的底部和侧壁注入防穿通离子的步骤包括：向所述开口的底部和侧壁注入N型防穿通离子，注入剂量5E14atom/cm²到1E15atom/cm²范围内；所形成晶体管为N型晶体管时，向所述开口的底部和侧壁注入防穿通离子的步骤包括：向所述开口的底部和侧壁注入P型防穿通离子，注入剂量在5E13atom/cm²到1E14atom/cm²范围内。

其中，所述N型防穿通离子包括：砷离子、磷离子或碲离子的一种或多种；所述P型防穿通离子包括：硼离子、镓离子或铟离子的一种或多种。

由于所述开口位于栅极结构两侧，后续用于填充半导体材料形成半导体层。所述半导体层经掺杂后，形成源漏掺杂区。因此所形成晶体管的沟道位于栅极结构下方，即所述开口之间。所以对所述开口底部和侧壁直接进行防穿通注入，防穿通离子从所述开口进入鳍部内，防穿通离子未经过栅极结构下方的晶体管沟道，有利于所述防穿通注入工艺的控制，有利于所形成防穿通区域位置和范围的控制，能够有效的降低沟道内防穿通离子浓度，提高晶体管沟道内载流子迁移率，提高沟道性能，改善所形成晶体管的性能。

为了防止所形成防穿通区域影响所形成晶体管的沟道性能，提高所形成晶体管的性能，向所述开口底部和侧壁注入防穿通离子的步骤包括：在所述鳍部底部形成所述防穿通区域。也就是说，所述防穿通区域与所述隔离层的位置相当。具体的，沿垂直衬底表面的方向上，所述防穿通区域与所述衬底表面之间的距离与所述隔离层与所述衬底表面之间的距离相当。

为了使所形成的防穿通区域位于栅极结构下方，所以进行防穿通注入的步骤中，所述防穿通注入的倾斜角度在10°到20°范围内，所述倾斜角度为注入方向与所述衬底表面发现之间夹角。

防穿通注入的能量如果太大，则会造成所形成的防穿通区域与所述鳍部顶部表面之间的距离过大，防穿通区域与所形成晶体管的源区和漏区之间的距离过远，难以实现抑制底部防穿通现象的作用；防穿通注入的能量如果太小，则容易造成所形成防穿通区域与所述鳍部顶部表面之间的距离过小，防穿通区域与晶体管沟道之间距离过近，防穿通区域内的防穿通离子可能会影响沟道内载流子的迁移率，影响沟道性能。具体的，所述防穿通注入的注入能量在5KeV到10KeV范围内。

所述第一退火处理用于使所述防穿通离子弛豫至晶格位，从而实现所述防穿通区域的激活。此外，所述第一退火处理还可以修复注入防穿通离子过程中所述开口底部和侧壁的损伤，从而提高所形成半导体层的质量。

具体的，所述第一退火处理的步骤包括：通过尖峰退货的方式进行所述修复退火处理。本实施例中，所述第一退火处理的温度在800℃到1000℃范围内。

如图5所示，本实施例中，所述衬底包括所述第一区域100p，所述第一区域100p用于形成第一类型晶体管，所述第一类型晶体管为P型晶体管。

所述形成防穿通区域的步骤中，进行第一防穿通注入，向所述第一开口130p的底部和侧壁注入第一防穿通离子，在所述第一栅极结构120p下方的第一鳍部101p内形成第一防穿通区域150p。具体的，本实施例中，所述第一防穿通离子为砷离子，注入剂量为1E15atom/cm²。

在进行第一防穿通注入之后，进行第一修复退火，以激活所述第一防穿通区域150p，并修复所述第一开口130p底部和侧壁的损伤。

参考图6，形成防穿通区域之后，向所述开口内填充半导体材料，形成半导体层。

所述半导体层用于形成所述晶体管的源漏掺杂区。所述半导体材料可以与所述鳍部的材料相同，也可以与所述鳍部的材料不同。具体的，所述半导体层可以通过外延生长的方式向所述开口内填充半导体材料而形成。

但是需要说明的是，采用相同材料形成半导体层的做法仅为一示例，本发明其他实施例中，所述半导体材料可以是应力材料，以形成作为应力层的半导体层。具体的，当所形成晶体管为P型晶体管时，向所述开口内填充半导体材料的步骤包括：向所述开口内填充包括锗硅的半导体材料；当所形成晶体管为N型晶体管时，向所述开口内填充半导体材料的步骤包括：向所述开口内填充包括磷硅的半导体材料。

如图6所示，形成半导体层的步骤中，向所述第一开口130p(如图5所示)内填充第一半导体材料，形成第一半导体层160p。具体的，所述第一半导体材料为锗硅材料，也就是说，所述第一半导体层160p的材料为锗硅材料。

参考图7至图11，对所述半导体层进行掺杂，形成源漏掺杂区。

所述源漏掺杂区用于形成所述晶体管的源区或漏区。本实施例中，通过掺杂离子注入的方式对所述半导体层进行掺杂。具体的，当所形成晶体管为P型晶体管时，向所述半导体层注入P型离子；当所形成晶体管为N型晶体管时，向所述半导体层注入N型离子。

形成源漏掺杂区的步骤包括：对所述半导体层进行掺杂离子注入；进行第二退火处理，形成源漏掺杂区。其中进行第二退火处理的步骤包括：依次进行尖峰退火和激光退火。

具体的，本实施例中，所述衬底包括用于形成P型晶体管的第一区域100p。形成半导体层的步骤中，在所述第一开口130p(如图5所示)内形成第一半导体层160p。所以形成源漏掺杂区的步骤中，对所述第一半导体层160p进行掺杂离子注入，以形成第一源漏掺杂区。具体的，对所述第一半导体160p进行掺杂离子注入的步骤中，向所述第一半导体层160p中注入P型离子。

需要说明的是，本实施例中，所述衬底还包括第二区域100n，所述第二区域100n用于形成第二类型晶体管，所述第二类型晶体为N型晶体管。所以在形成半导体层之后，形成源漏掺杂区之前，所述形成方法还包括：

参考图7，在所述第二栅极结构120n两侧的第二鳍部110n内形成第二开口130n。

所述第二开口130n用于填充半导体材料形成第二半导体层。本实施例中，所述第二开口130n的形成也为方形。但是在本发明其他实施例中，所述第二开口130的形成也可以与所形成晶体管的类型相关。

需要说明的是，所述第二鳍部101n以及第二栅极结构120n上还覆盖有第一掩膜140n，所以在形成第一半导体层160p之后，形成第二开口130之前，所述形成方法还包括：去除所述第一掩膜140n(如图6所示)，以露出所述第二鳍部110n和所述第二栅极结构120n的表面。

此外，所述衬底还包括第一区域100p，形成第一半导体层160p之后，形成第二开口130n之前，所述形成方法还包括：形成覆盖所述第一鳍部101p、第一栅极结构120p以及第一半导体层160p的第二掩膜140p。

所述第二掩膜140p用于保护位于第一区域100p衬底上的半导体结构。本实施例中，所述第二掩膜140包括光刻胶，通过涂覆和光刻工艺形成。

参考图8，进行第二防穿通注入，向所述第二开口130n的底部和侧壁注入第二防穿通离子，在所述第二栅极结构120n下方的第二鳍部101n内形成第二防穿通区域150n。本实施例中，所述第二防穿通离子为硼离子，注入剂量为1E14atom/cm²。

进行第二防穿通注入之后，进行第二修复退火，以激活所述第二防穿通区域150n，并修复所述第二开口130n底部和侧壁的损伤。

参考图9，形成第二防穿通区域150n之后，向所述第二开口130n内填充第二半导体材料，形成第二半导体层160n。具体的，所述第二半导体材料为磷硅材料，也就是说，所述第二半导体层160n的材料为磷硅材料。

参考图10，需要说明的是，为了简化工艺步骤，降低制造成本，本实施例中，在形成第二半导体层160n之后，在形成第一源漏掺杂区之前，所述形成方法还包括：对所述第二半导体层160n进行掺杂离子注入，以形成第二源漏区。

参考图11，形成源漏掺杂区的步骤中，对所述第一半导体层160p进行掺杂离子注入，以形成第一源漏掺杂区。

需要说明的是，在对所述第二半导体层160n进行掺杂离子注入之后，对所述第一半导体层160p进行掺杂离子注入之前，所述形成方法还包括：形成覆盖所述第二鳍部101n、第二栅极结构120n以及第二半导体层160n的第三掩膜141n。

综上，本发明技术方案在栅极结构两侧的鳍部内形成开口后，通过对所述开口的底部和侧壁进行防穿通注入，在所述鳍部内形成防穿通区域。由于所述防穿通注入是对开口的底部和侧壁进行的，因此防穿通注入的防穿通离子不穿过晶体管的沟道，有利于控制所形成防穿通区域位置，能够有效的降低沟道内防穿通离子浓度，提高晶体管沟道内载流子迁移率，提高沟道性能，改善所形成晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：

形成衬底，所述衬底上具有鳍部；

形成位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；

在所述栅极结构两侧的鳍部内形成开口；

向所述开口的底部和侧壁注入防穿通离子，在所述栅极结构下方的鳍部内形成防穿通区域；

向所述开口内填充半导体材料，形成半导体层；

对所述半导体层进行掺杂，形成源漏掺杂区。

2.如权利要求1所述的形成方法，其特征在于，向所述开口的底部和侧壁注入防穿通离子的步骤中，所述防穿通注入的倾斜角度在10°到20°范围内，所述倾斜角度为注入方向与所述衬底表面法线之间的夹角。

3.如权利要求1所述的形成方法，其特征在于，向所述开口的底部和侧壁注入防穿通离子的步骤包括：在所述鳍部的底部形成所述防穿通区域。

4.如权利要求1所述的形成方法，其特征在于，向所述开口的底部和侧壁注入防穿通离子的步骤中，所述注入的能量在5KeV到10KeV范围内。

5.如权利要求1所述的形成方法，其特征在于，所形成晶体管为P型晶体管时，向所述开口的底部和侧壁注入防穿通离子的步骤包括：向所述开口的底部和侧壁注入N型防穿通离子，注入剂量5E14atom/cm²到1E15atom/cm²范围内。

6.如权利要求5所述的形成方法，其特征在于，所述N型防穿通离子包括：砷离子、磷离子或碲离子的一种或多种。

7.如权利要求1所述的形成方法，其特征在于，所形成晶体管为N型晶体管时，向所述开口的底部和侧壁注入防穿通离子的步骤包括：向所述开口的底部和侧壁注入P型防穿通离子，注入剂量在5E13atom/cm²到1E14atom/cm²范围内。

8.如权利要求7所述的形成方法，其特征在于，所述P型防穿通离子包括：硼离子、镓离子或铟离子的一种或多种。

9.如权利要求1所述的形成方法，其特征在于，形成防穿通区域的步骤包括：

对所述开口的底部和侧壁进行防穿通离子注入；

进行第一退火处理，形成防穿通区域。

10.如权利要求9所述的形成方法，其特征在于，进行第一退火处理的步骤包括：通过尖峰退火的方式进行第一退火处理。

11.如权利要求1所述的形成方法，其特征在于，所述晶体管为P型晶体管；形成开口的步骤包括：在所述栅极结构两侧的鳍部内形成西格玛形的开口；所述晶体管为N型晶体管；形成开口的步骤包括：在所述栅极结构两侧的鳍部内形成U形的开口。

12.如权利要求11所述的形成方法，其特征在于，所述晶体管为P型晶体管；

向所述开口内填充半导体材料的步骤包括：向所述开口内填充包括锗硅的半导体材料。

13.如权利要求11所述的形成方法，其特征在于，所述晶体管为N型晶体管；

向所述开口内填充半导体材料的步骤包括：向所述开口内填充包括磷硅的半导体材料。

14.如权利要求1所述的形成方法，其特征在于，形成所述半导体层的步骤包括：通过外延生长的方式填充所述半导体材料，形成半导体层。

15.如权利要求1所述的形成方法，其特征在于，形成源漏掺杂区的步骤包括：

对所述半导体层进行掺杂离子注入；

进行第二退火处理，形成源漏掺杂区。

16.如权利要求15所述的形成方法，其特征在于，进行第二退火处理的步骤包括：依次进行尖峰退火和激光退火。

17.如权利要求1所述的形成方法，其特征在于，提供衬底的步骤中，所述衬底包括：第一区域，用于形成第一类型晶体管；以及，第二区域用于形成第二类型晶体管；位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的第二鳍部；

形成栅极结构的步骤包括：形成位于第一鳍部表面的第一栅极结构；形成位于第二鳍部表面的第二栅极结构。

形成开口的步骤中，在所述第一栅极结构两侧的第一鳍部内形成第一开口；

形成防穿通区域的步骤中，进行第一防穿通注入，向所述第一开口的底部和侧壁注入第一防穿通离子，在所述第一栅极结构下方的第一鳍部内形成第一防穿通区域；

形成半导体层的步骤中，向所述第一开口内填充第一半导体材料，形成第一半导体层；

在形成半导体层之后，形成源漏掺杂区之前，所述形成方法还包括：

在所述第二栅极结构两侧的第二鳍部内形成第二开口；

进行第二防穿通注入，向所述第二开口的底部和侧壁注入第二防穿通离子，在所述第二栅极结构下方的第二鳍部内形成第二防穿通区域；

向所述第二开口内填充第二半导体材料形成第二半导体层；

形成源漏掺杂区的步骤中，对所述第一半导体层进行掺杂离子注入，以形成第一源漏掺杂区。

18.如权利要求17所述的形成方法，其特征在于，形成第二半导体层之后，形成第一源漏掺杂区之前，所述形成方法还包括：对所述第二半导体层进行掺杂离子注入，以形成第二源漏掺杂区。

19.如权利要求17所述的形成方法，其特征在于，在形成栅极结构之后，在形成第一开口之前，所述形成方法还包括：形成覆盖所述第二鳍部以及第二栅极结构的第一掩膜。

20.如权利要求17所述的形成方法，其特征在于，形成第一半导体层之后，形成第二开口之前，所述形成方法还包括：形成覆盖所述第一鳍部、第一栅极结构以及第一半导体层的第二掩膜。