JP2009060130A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009060130A
JP2009060130A JP2008283624A JP2008283624A JP2009060130A JP 2009060130 A JP2009060130 A JP 2009060130A JP 2008283624 A JP2008283624 A JP 2008283624A JP 2008283624 A JP2008283624 A JP 2008283624A JP 2009060130 A JP2009060130 A JP 2009060130A
Authority
JP
Japan
Prior art keywords
ions
diffusion layer
implantation
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008283624A
Other languages
English (en)
Inventor
Yasushi Noda
泰史 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008283624A priority Critical patent/JP2009060130A/ja
Publication of JP2009060130A publication Critical patent/JP2009060130A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】チャネル拡散層における不純物濃度プロファイルを急峻で且つ浅接合化することによって短チャネル効果を抑制すると共に、十分な活性化濃度を有する低抵抗なチャネル拡散層によって高駆動力を維持する微細デバイスを実現できるようにする。
【解決手段】ＭＩＳ型トランジスタは、ＭＩＳ型の半導体基板１００の主面に形成されたゲート絶縁膜１０１と、該ゲート絶縁膜１０１の上に形成されたゲート電極１０２と、半導体基板１００におけるゲート電極１０２の下方に形成されたＰ型のチャネル拡散層１０３とを有している。チャネル拡散層１０３は不純物として炭素を含んでいる。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、接合深さが浅く且つ低抵抗な拡散層を有し、微細化が可能なＭＩＳ型の半導体装置及びその製造方法に関する。
半導体集積回路の高集積化に伴って、ＭＩＳ型トランジスタの微細化が要請されており、その実現のためには、接合深さが浅く且つ低抵抗なチャネル拡散層を持つＭＩＳ型トランジスタが求められる（例えば、特許文献１参照）。
以下、従来のＭＩＳ型トランジスタを有する半導体装置の製造方法について図面を参照しながら説明する。
図１３（ａ）〜図１３（ｅ）は従来の半導体装置の製造方法を工程順に示している。
まず、図１３（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００に、Ｐ型不純物であるインジウム（Ｉｎ）イオンをイオン注入し、続いて、Ｐ型不純物であるボロン（Ｂ）イオンをイオン注入する。その後、熱処理を行なうことにより、半導体基板１００の上部にインジウムイオンが拡散してなるＰ型チャネル拡散層１０３と、該Ｐ型チャネル拡散層１０３の下側にボロンイオンが拡散してなるＰ型ウェル１０４を形成する。
次に、図１３（ｂ）に示すように、半導体基板１００の主面に酸化シリコンからなるゲート絶縁膜１０１と、その上にポリシリコンからなるゲート電極１０２とを選択的に形成する。
次に、図１３（ｃ）に示すように、ゲート電極１０２をマスクとして半導体基板１００に、ヒ素（Ａｓ）イオンをイオン注入してＮ型エクステンション注入層１０６Ａを形成する。続いて、ゲート電極１０２をマスクとして半導体基板１００に、Ｐ型不純物であるボロン（Ｂ）イオンをイオン注入して、Ｎ型エクステンション注入層１０６Ａの下側にＰ型ポケット注入層１０７Ａを形成する。
次に、図１３（ｄ）に示すように、半導体基板１００の上に、ゲート電極１０２を覆うように酸化シリコンからなる絶縁膜を堆積する。その後、堆積した絶縁膜に対して異方性エッチングを行なうことにより、ゲート電極１０２の両側面上にサイドウォール１０８を形成する。
次に、図１３（ｅ）に示すように、ゲート電極１０２及びサイドウォール１０８をマスクとして、半導体基板１００にＮ型不純物であるヒ素イオンをイオン注入する。その後、半導体基板１００に対して１０５０℃程度の高温且つ短時間の熱処理を行なって、半導体基板１００におけるサイドウォール１０８の両側方の領域にＮ型高濃度ソース・ドレイン拡散層１０５を形成する。このとき、半導体基板１００における各Ｎ型高濃度ソース・ドレイン拡散層１０５とＰ型チャネル拡散層１０３との間の領域に、Ｎ型エクステンション注入層１０６Ａのヒ素イオンが拡散してなるＮ型エクステンション拡散層１０６が形成される。また、Ｎ型エクステンション拡散層１０６の下側の領域には、Ｐ型ポケット注入層１０７Ａのボロンイオンが拡散してなるＰ型ポケット拡散層１０７が形成される。
このように、従来の半導体装置の製造方法は、短チャネル効果を顕在化させることなくトランジスタの微細化を実現するために、Ｐ型チャネル拡散層１０３の形成にインジウムイオンを注入して、急峻な濃度プロファイルを持つチャネル構造を形成しようとする傾向にある。
特開２００２−３３４７７号公報
しかしながら、前記従来の半導体装置の製造方法は、Ｐ型チャネル拡散層１０３又はＰ型ポケット拡散層１０７等の不純物拡散層を形成する際の不純物としてインジウムイオンを用いた場合は、インジウムイオンの活性化率が低いため、十分な活性化濃度を得られないという問題がある。
また、インジウムイオンの活性化濃度を高めるためにインジウムイオンの注入ドーズ量を増やすと、インジウム原子は質量数が大きいため、半導体基板１００におけるイオン注入領域が容易にアモルファス化されて、過渡増速拡散（Ｔｒａｎｓｉｅｎｔ ｅｎｈａｎｃｅｄ ｄｉｆｆｕｓｉｏｎ：以下、ＴＥＤと略称する。）が生じ、ＴＥＤが生じている間にインジウムの異常拡散が起こってしまうという問題も発生する。ここで、ＴＥＤとは、シリコン基板中に存在する格子間シリコン又は原子空孔等の過剰点欠陥と不純物原子とが相互作用することによって生じる、増速された異常拡散現象をいう。このときの過剰点欠陥は、主にイオン注入の注入ダメージにより導入されることが多く、従って、より浅く急峻な拡散層を得るために質量数が比較的に大きいインジウムイオンを注入したとしても、注入したインジウムイオンからなるドーパントの活性化が不十分となる。
このように、従来の半導体装置の製造方法は、トランジスタの微細化に不可欠な浅く且つ急峻なチャネル拡散層を、十分な活性化濃度を持つように形成することは困難である。
本発明は、前記従来の問題を解決し、チャネル拡散層における不純物濃度プロファイルを急峻で且つ浅接合化することによって短チャネル効果を抑制すると共に、十分な活性化濃度を有する低抵抗なチャネル拡散層によって高駆動力を維持する微細デバイスを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体装置におけるチャネル拡散層又はポケット拡散層に該チャネル拡散層又はポケット拡散層に導入された不純物（ドーパント）の活性化濃度を向上する炭素を添加する構成とする。
具体的に、本発明に係る第１の半導体装置は、第１導電型の半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極と、半導体領域におけるゲート電極の下方に形成された第１導電型のチャネル拡散層とを備え、チャネル拡散層は不純物として炭素を含むことを特徴とする。
第１の半導体装置によると、チャネル拡散層に添加された炭素がチャネル拡散層における不純物の過渡増速拡散を抑制すると共に、導入された不純物の活性化率を向上させる。このため、微細化に伴うチャネル拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、チャネル拡散層を十分な活性化濃度によって低抵抗化することができるので、高駆動力を維持できるようになる。
第１の半導体装置は、ゲート電極の側面上に形成されたサイドウォールと、半導体領域におけるサイドウォールの側方の領域に形成された第２導電型のソース・ドレイン拡散層とをさらに備え、ソース・ドレイン拡散層は炭素を含まないことが好ましい。このようにすると、炭素の添加が必要な領域にのみ炭素が含まれるため、炭素による汚染を防止することができる。
この場合に、ソース・ドレイン拡散層は、チャネル拡散層とは間隔をおいて形成されていることが好ましい。
第１の半導体装置は、半導体領域におけるゲート電極の側部の下側に形成された第２導電型のエクステンション拡散層をさらに備えていることが好ましい。
この場合に、第１の半導体装置は、半導体領域におけるエクステンション拡散層の下側に、該エクステンション拡散層と接して形成された第１導電型のポケット拡散層をさらに備えていることが好ましい。
第１の半導体装置において、チャネル拡散層に導入された不純物イオンは、質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
本発明に係る第２の半導体装置は、第１導電型の半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極と、半導体領域におけるゲート電極の側部の下側に形成された第２導電型のエクステンション拡散層と、半導体領域におけるエクステンション拡散層の下側に、該エクステンション拡散層と接して形成された第１導電型のポケット拡散層とを備え、ポケット拡散層は不純物として炭素を含むことを特徴とする。
第２の半導体装置によると、ゲート電極の側部の下方に形成されたポケット拡散層に添加された炭素がポケット拡散層における不純物の過渡増速拡散を抑制すると共に、導入された不純物（ドーパント）の活性化率を向上させる。このため、微細化に伴うポケット拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、ポケット拡散層を十分な活性化濃度によってチャネル拡散層の空乏化を抑止することができるので、短チャネル効果を抑制することが可能となる。
第２の半導体装置は、ゲート電極の側面上に形成されたサイドウォールと、半導体領域におけるサイドウォールの側方の領域に形成された第２導電型のソース・ドレイン拡散層とをさらに備え、ソース・ドレイン拡散層におけるポケット拡散層から離れた領域は炭素を含まないことが好ましい。このようにすると、炭素の添加が必要な領域にのみ炭素が含まれるため、炭素による汚染を防止することができる。
第２の半導体装置において、ポケット拡散層に導入された不純物イオンは、質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
第１又は第２の半導体装置において、半導体領域はシリコンからなることが好ましい。
本発明に係る第１の半導体装置の製造方法は、第１導電型の半導体領域に第１導電型の第１の不純物イオンをイオン注入することにより、チャネル注入層を形成する工程（ａ）と、半導体領域におけるチャネル形成領域に、炭素又は炭素を含む分子からなる第２の不純物イオンを選択的にイオン注入することにより、チャネル注入層に炭素注入層を形成する工程（ｂ）と、工程（ａ）及び工程（ｂ）よりも後に、半導体領域に対して第１の熱処理を行なうことにより、半導体領域にチャネル注入層及び炭素注入層から第１の不純物イオンが拡散してなるチャネル拡散層を形成する工程（ｃ）と、半導体領域におけるチャネル拡散層の上にゲート絶縁膜を形成する工程（ｄ）と、ゲート絶縁膜の上にゲート電極を形成する工程（ｅ）とを備え、チャネル拡散層は第２の不純物イオンによる炭素を含むことを特徴とする。
第１の半導体装置の製造方法によると、半導体領域におけるチャネル形成領域に、炭素又は炭素を含む分子からなる第２の不純物イオンを選択的にイオン注入することによってチャネル注入層に炭素注入層を形成する。このため、その後の熱処理によりチャネル拡散層を形成する際に、チャネル注入層に不純物として注入された炭素がチャネル拡散層における第１の不純物の過渡増速拡散を抑制すると共に、注入された第１の不純物の活性化率を向上させる。その結果、微細化に伴うチャネル拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、チャネル拡散層を十分な活性化濃度によって低抵抗化することが可能となる。
第１の半導体装置の製造方法は、工程（ａ）と工程（ｂ）との間に、半導体領域の上に、チャネル形成領域を開口部に持つマスクパターンを形成する工程をさらに備え、工程（ｂ）において、マスクパターンを用いて第２の不純物イオンをチャネル形成領域に選択的にイオン注入することにより炭素注入層を形成することが好ましい。
第１の半導体装置の製造方法は、工程（ａ）よりも前に、半導体領域の上に、チャネル形成領域を開口部に持つマスクパターンを形成する工程をさらに備え、工程（ａ）において、マスクパターンを用いて第１の不純物イオンをチャネル形成領域に選択的にイオン注入することによりチャネル注入層を形成し、工程（ｂ）において、マスクパターンを用いて、第２の不純物イオンをチャネル形成領域に選択的にイオン注入することにより、炭素注入層を形成することが好ましい。
第１の半導体装置の製造方法は、工程（ｅ）よりも後に、ゲート電極をマスクとして、半導体領域に第２導電型の第３の不純物イオンをイオン注入することによりエクステンション注入層を形成する工程（ｆ）と、工程（ｆ）よりも後に、半導体領域に対して第２の熱処理を行なうことにより、エクステンション注入層から第３の不純物イオンが拡散してなるエクステンション拡散層を形成する工程（ｇ）とをさらに備えていることが好ましい。
この場合に、第１の半導体装置の製造方法は、工程（ｅ）と工程（ｇ）との間に、ゲート電極をマスクとして、半導体領域に第１導電型の第４の不純物イオンをイオン注入することによりポケット注入層を形成する工程をさらに備え、工程（ｇ）において、第２の熱処理によって、エクステンション拡散層の下側に、ポケット注入層から第４の不純物イオンが拡散してなるポケット拡散層を形成することが好ましい。
第１の半導体装置の製造方法は、工程（ｅ）よりも後に、ゲート電極の側面上にサイドウォールを形成する工程（ｈ）と、工程（ｈ）よりも後に、サイドウォールをマスクとして、半導体領域に第２導電型の第５の不純物イオンをイオン注入することにより、ソース・ドレイン注入層を形成する工程（ｉ）と、工程（ｉ）よりも後に、半導体領域に対して第３の熱処理を行なうことにより、ソース・ドレイン注入層から第５の不純物イオンが拡散してなるソース・ドレイン拡散層を形成する工程（ｊ）とをさらに備えていることが好ましい。
第１の半導体装置の製造方法は、工程（ａ）よりも前に、半導体領域上にダミーゲート電極を形成する工程（１）と、ダミーゲート電極の両側面上にサイドウォールを形成する工程（２）と、工程（２）よりも後に、半導体領域の上にダミーゲート電極の上面を露出する絶縁膜を形成する工程（３）と、工程（３）よりも後に、ダミーゲート電極を選択的に除去することにより、サイドウォール同士の間から半導体領域を露出する工程（４）とをさらに備え、工程（ａ）において、絶縁膜をマスクとして、露出した半導体領域に第１の不純物イオンをイオン注入することによりチャネル注入層を形成し、工程（ｂ）において、絶縁膜をマスクとして半導体領域に第２の不純物イオンをイオン注入することにより、炭素注入層を形成することが好ましい。
第１の半導体装置の製造方法において、第１の不純物イオンは質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
第１の半導体装置の製造方法において、工程（ａ）では、チャネル注入層は、第１の不純物イオンのイオン注入によってアモルファス化されないことが好ましい。
本発明に係る第２の半導体装置の製造方法は、第１導電型の半導体領域の上にゲート絶縁膜を形成する工程（ａ）と、ゲート絶縁膜の上にゲート電極を形成する工程（ｂ）と、ゲート電極をマスクとして、半導体領域に第２導電型の第１の不純物イオンをイオン注入することにより、エクステンション注入層を形成する工程（ｃ）と、ゲート電極をマスクとして、半導体領域に第１導電型の第２の不純物イオンをイオン注入することにより、ポケット注入層を形成する工程（ｄ）と、半導体領域におけるポケット形成領域に、炭素又は炭素を含む分子からなる第３の不純物イオンを選択的にイオン注入することにより、炭素注入層を形成する工程（ｅ）と、工程（ｃ）、工程（ｄ）及び工程（ｅ）よりも後に、半導体領域に対して第１の熱処理を行なうことにより、半導体領域におけるゲート電極の側部の下側に、エクステンション注入層から第１の不純物イオンが拡散してなるエクステンション拡散層と、該エクステンション拡散層の下側にポケット注入層から第２の不純物イオンが拡散してなるポケット拡散層とを形成する工程（ｆ）とを備え、ポケット拡散層は、第３の不純物イオンによる炭素を含むことを特徴とする。
第２の半導体装置の製造方法によると、半導体領域におけるポケット形成領域に、炭素又は炭素を含む分子からなる第３の不純物イオンを選択的にイオン注入することにより、炭素注入層を形成する。このため、その後の熱処理によりポケット拡散層を形成する際に、ポケット注入層に不純物として注入された炭素がチャネル拡散層における第２の不純物の過渡増速拡散を抑制すると共に、注入された第２の不純物の活性化率を向上させる。これにより、微細化に伴うポケット拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、ポケット拡散層を十分な活性化濃度によって空乏化をより確実に抑止することができる。その結果、短チャネル効果を抑制することが可能となる。
第２の半導体装置の製造方法は、工程（ｆ）よりも後に、ゲート電極の側面上にサイドウォールを形成する工程（ｇ）と、工程（ｇ）よりも後に、サイドウォールをマスクとして、半導体領域に第２導電型の第４の不純物イオンをイオン注入することにより、ソース・ドレイン注入層を形成する工程（ｈ）と、工程（ｈ）よりも後に、半導体領域に対して第２の熱処理を行なうことにより、ソース・ドレイン注入層から第４の不純物イオンが拡散してなるソース・ドレイン拡散層を形成する工程（ｉ）とをさらに備えていることが好ましい。
第２の半導体装置の製造方法において、第２の不純物イオンは質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
第１又は第２の半導体装置の製造方法において、半導体領域はシリコンからなることが好ましい。
本発明に係る第１の半導体装置及びその製造方法によると、チャネル拡散層に炭素を添加することにより、炭素がチャネル拡散層を形成する際の熱処理時に、不純物の過渡増速拡散を抑制すると共に該不純物の活性化率を向上させる。このため、微細化に伴うチャネル拡散層の不純物プロファイルの急峻化及び浅接合化を得ながら、活性化濃度を十分に高めることができるので、短チャネル効果を抑制しながら、低抵抗なチャネル拡散層を実現できる。その結果、高駆動力を維持する微細デバイスを実現することができる。
本発明に係る第２の半導体装置及びその製造方法によると、ポケット拡散層に炭素を添加することにより、炭素がポケット拡散層を形成する際の熱処理時に、不純物の過渡増速拡散を抑制すると共に該不純物の活性化率を向上させる。このため、微細化に伴うポケット拡散層の不純物プロファイルの急峻化及び浅接合化を得ながら、活性化濃度を十分に高めることができるので、短チャネル効果を抑制したポケット拡散層を実現できる。その結果、高駆動力を維持する微細デバイスを実現することができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る半導体装置であって、ＭＩＳ型トランジスタの断面構成を示している。図１に示すように、第１の実施形態に係るＭＩＳ型トランジスタは、Ｐ型シリコン（Ｓｉ）からなる半導体基板１００の主面上に選択的に形成され、膜厚が１．５ｎｍ程度の酸化シリコン（ＳｉＯ２ ）からなるゲート絶縁膜１０１と、その上に形成された膜厚が１５０ｎｍ程度のポリシリコン又はポリメタルからなるゲート電極１０２とを有している。
半導体基板１００の上で且つゲート絶縁膜１０１及びゲート電極１０２の両側面上には、例えば窒化シリコン（ＳｉＮ）からなるサイドウォール１０８が形成されている。
半導体基板１００におけるゲート絶縁膜１０１及びサイドウォール１０８の下方にはＰ型チャネル拡散層１０３が形成されると共に、半導体基板１００におけるサイドウォール１０８の両側方部分にはＮ型高濃度ソース・ドレイン拡散層１０５が形成されている。
Ｐ型チャネル拡散層１０３における各サイドウォール１０８の下側部分には、Ｎ型エクステンション拡散層１０６がそれぞれ形成され、該各Ｎ型エクステンション拡散層１０６の下側には、Ｐ型ポケット拡散層１０７がそれぞれ形成されている。
第１の実施形態の特徴として、Ｐ型チャネル拡散層１０３におけるゲート絶縁膜１０１の下側部分には、炭素（Ｃ）が選択的に導入された炭素含有領域１１０が形成されている。このＰ型チャネル拡散層１０３に導入された炭素がＰ型チャネル拡散層１０３におけるＰ型不純物の過渡増速拡散を抑制する。その上、導入されたＰ型不純物の活性化率を向上させるため、微細化に伴うＰ型チャネル拡散層１０３に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、該Ｐ型チャネル拡散層１０３における活性化率が向上する。このＰ型不純物の活性化率の向上によってＰ型チャネル拡散層１０３が低抵抗化するので、ＭＩＳ型半導体装置の高駆動力を維持することができる。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図２（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００に対してＰ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約７０ｋｅＶ及び注入ドーズ量が約５×１０１２ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、半導体基板１００の上部にＰ型チャネル注入層１０３Ａを形成する。その後、半導体基板１００に対してＰ型不純物であるボロン（Ｂ）イオンを注入エネルギーが約８０ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第１の注入条件で浅いイオン注入を行ない、その後、注入エネルギーが約２００ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第２の注入条件で深いイオン注入を行なうことにより、半導体基板１００におけるＰ型チャネル注入層１０３Ａの下側にＰ型ウェル注入層１０４Ａを形成する。このように、Ｐ型ウェル注入層１０４Ａは、Ｐ型チャネル注入層１０３Ａと比べて注入深さが深くなるように注入する。
次に、図２（ｂ）に示すように、リソグラフィ法により、Ｐ型チャネル注入層１０３Ａ及びＰ型ウェル注入層１０４Ａが形成された半導体基板１００の上に、ＭＩＳ型トランジスタのチャネル形成領域を開口する開口部１０９ａを有するレジストパターン１０９を形成する。このように、レジストパターン１０９は、ＭＩＳ型トランジスタのソース・ドレイン形成領域を覆い且つチャネル形成領域を露出する開口部１０９ａを有することが望ましい。その後、レジストパターン１０９をマスクとして、半導体基板１００におけるチャネル形成領域に炭素イオンを注入エネルギーが約４０ｋｅＶ及び注入ドーズ量が約５×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入して、半導体基板１００のチャネル形成領域の上部に炭素注入層１１０Ａを形成する。
次に、図２（ｃ）に示すように、レジストパターン１０９をアッシング等により除去した後、半導体基板１００を約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第１の急速熱処理（ＲＴＡ）を行なう。この第１の急速熱処理により、半導体基板１００の上部には、Ｐ型チャネル注入層１０３Ａのインジウムイオンが拡散してなるＰ型チャネル拡散層１０３と、Ｐ型ウェル注入層１０４Ａのボロンイオンが拡散してなるＰ型ウェル１０４とが形成される。ここで、Ｐ型ウェル１０４は、Ｐ型チャネル拡散層１０３よりも拡散深さが深く、且つＰ型チャネル拡散層１０３の下側に接して形成される。さらに、Ｐ型チャネル拡散層１０３の上部には、炭素注入層１１０Ａの炭素イオンが拡散してなる炭素含有領域１１０が浅く形成される。なお、本願明細書において、ピーク温度を保持しない急速熱処理とは、熱処理温度がピーク温度に達すると同時に降温する熱処理をいう。
次に、図２（ｄ）に示すように、半導体基板１００の主面に、例えば熱酸化法により膜厚が約１．５ｎｍの酸化シリコンからなるゲート絶縁膜１０１を形成し、続いて、ゲート絶縁膜１０１の上で且つ炭素含有領域１１０の上に、膜厚が約１５０ｎｍのポリシリコンからなるゲート電極１０２を選択的に形成する。ここで、ゲート絶縁膜１０１にはシリコン酸化膜を用いたが、これに限られず、酸窒化シリコン（ＳｉＯＮ）を用いてもよく、さらには、酸化ハフニウム（ＨｆＯｘ ）又はハフニウムシリケート（ＨｆＳｉＯｘ ）等の高誘電体膜（ｈｉｇｈ−ｋ膜）を用いてもよい。また、ゲート電極１０２にはポリシリコンを用いたが、ポリシリコンに代えて、タングステン（Ｗ）若しくはタンタルナイトライド（ＴａＮ）等からなるメタルゲートを用いてもよく、またニッケル（Ｎｉ）等の金属をフルシリサイド化したＦＵＳＩ（Ｆｕｌｌｙ−ｓｉｌｉｃｉｄｅ）シリサイドゲートを用いてもよい。ここで、フルシリサイド化とは、ゲート絶縁膜等の上に形成した金属をすべてシリサイド膜とする手法である。
次に、図３（ａ）に示すように、ゲート電極１０２をマスクとして半導体基板１００に対してＮ型不純物であるヒ素（Ａｓ）イオンを注入エネルギーが約１ｋｅＶ及び注入ドーズ量が約２×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、半導体基板１００における炭素含有領域１１０の外側の領域にＮ型エクステンション注入層１０６Ａを形成する。このイオン注入工程においては、ゲート電極１０２をマスクとして半導体基板１００に対して、Ｐ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約１００ｋｅＶ及び注入ドーズ量が約４×１０１３ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、Ｎ型エクステンション注入層１０６Ａの下側にＰ型ポケット注入層１０７Ａを形成することが好ましい。このとき、Ｐ型ポケット注入層１０７Ａは、Ｎ型エクステンション注入層１０６Ａよりも注入深さが深くなるように注入する。
次に、図３（ｂ）に示すように、半導体基板１００に対して約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第２の急速熱処理を行なう。この第２の急速熱処理により、半導体基板１００におけるゲート電極１０２の両側方の領域にＮ型エクステンション注入層１０６Ａに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つＮ型エクステンション拡散層１０６が形成される。これと同時に、Ｎ型エクステンション拡散層１０６の下側には、Ｐ型ポケット注入層１０７Ａに含まれるインジウムイオンが拡散してなるＰ型ポケット拡散層１０７がｎ型エクステンション拡散層１０６の下部と接して形成される。
次に、図３（ｃ）に示すように、例えばＣＶＤ法により、半導体基板１００の上にゲート電極１０２を含む全面にわたって膜厚が約５０ｎｍのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して、例えばフッ化炭素を主成分とするエッチングガスを用いた異方性エッチングを行なうことにより、ゲート電極１０２におけるゲート長方向の両側面上に窒化シリコンからなるサイドウォール１０８を形成する。ここで、サイドウォール１０８の組成は、窒化シリコンに限られず、例えば酸化シリコンを用いてもよく、さらには、酸化シリコンと窒化シリコンとからなる積層膜を用いてもよい。このような積層膜を用いる場合には、サイドウォール１０８における少なくとも半導体基板１００の主面と接する部分に酸化シリコンを形成するのが好ましい。
次に、図３（ｄ）に示すように、ゲート電極１０２及びサイドウォール１０８をマスクとして、半導体基板１００に対してＮ型不純物であるヒ素イオンを注入エネルギーが約１０ｋｅＶ及び注入ドーズ量が約３×１０１５ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入する。続いて、半導体基板１００に対して約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第３の急速熱処理を行なう。この第３の急速熱処理により、半導体基板１００におけるサイドウォール１０８の両側方の領域にヒ素イオンが拡散してなり、Ｎ型エクステンション拡散層１０６と接続され且つ該Ｎ型エクステンション拡散層１０６よりも深い接合面を持つＮ型高濃度ソース・ドレイン拡散層１０５が形成される。
以上説明したように、第１の実施形態によると、図２（ｂ）及び図２（ｃ）に示す工程において、半導体基板１００にインジウムイオンのイオン注入を行なってＰ型チャネル注入層１０３Ａを形成した後、炭素イオンをチャネル形成領域に選択的にイオン注入して炭素注入層１１０Ａを形成する。その後、Ｐ型チャネル注入層１０３Ａ中のインジウムイオンを活性化する活性化アニール（第１の急速熱処理）を行なう。
このように、第１の実施形態においては、半導体基板１００のチャネル形成領域に炭素イオンを注入した後、Ｐ型チャネル注入層１０３Ａ中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをＰ型チャネル拡散層１０３に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素イオンをチャネル形成領域に選択的に注入するため、半導体装置における炭素が不要な部位には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
以上のことから、インジウムイオンの注入によってＰ型チャネル拡散層１０３を形成する場合の特徴である急峻で且つ浅い接合を得ながら、インジウムイオンの活性化率を向上できることによる低抵抗なＰ型チャネル拡散層１０３を確実に形成することができる。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図４は本発明の第２の実施形態に係る半導体装置であって、ＭＩＳ型トランジスタの断面構成を示している。図４において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
図４に示すように、第２の実施形態に係るＭＩＳ型トランジスタは、半導体基板１００におけるゲート電極１０２の下側に位置するＰ型チャネル拡散層１０３が、各Ｎ型高濃度ソース・ドレイン拡散層１０５の内側の端部と間隔をおいて設けられている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図５（ａ）〜図５（ｄ）及び図６（ａ）〜図６（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図５（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００に対してＰ型不純物であるボロン（Ｂ）イオンを注入エネルギーが約８０ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第１の注入条件で浅いイオン注入を行ない、その後、注入エネルギーが約２００ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第２の注入条件で深いイオン注入を行なうことにより、半導体基板１００の上部にＰ型ウェル注入層１０４Ａを形成する。
次に、図５（ｂ）に示すように、リソグラフィ法により、Ｐ型ウェル注入層１０４Ａが形成された半導体基板１００の上に、ＭＩＳ型トランジスタのチャネル形成領域を開口する開口部１０９ａを有するレジストパターン１０９を形成する。このように、レジストパターン１０９は、ＭＩＳ型トランジスタのソース・ドレイン形成領域を覆い且つチャネル形成領域を露出する開口部１０９ａを有することが望ましい。その後、レジストパターン１０９をマスクとして、半導体基板１００におけるチャネル形成領域にＰ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約７０ｋｅＶ及び注入ドーズ量が約５×１０１２ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入してＰ型チャネル注入層１０３Ｂを形成する。続いて、レジストパターン１０９をマスクとして、炭素イオンを注入エネルギーが約４０ｋｅＶ及び注入ドーズ量が約５×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入して、Ｐ型チャネル注入層１０３Ｂの上部に炭素注入層１１０Ｂを形成する。このように、炭素注入層１１０Ｂは、Ｐ型チャネル注入層１０３Ｂと比べて注入深さが浅くなるように形成する。さらに、このイオン注入工程においては、インジウムイオン及び炭素イオンの注入によって半導体基板１００にアモルファス層が形成されない注入ドーズ量でイオン注入を行なう。
次に、図５（ｃ）に示すように、レジスト１０９を除去した後、半導体基板１００を約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第１の急速熱処理（ＲＴＡ）を行なう。
第２の実施形態においては、図５（ｂ）に示すインジウムイオン及び炭素イオンの注入工程と、図５（ｃ）に示す第１の急速熱処理工程とからなる一連の工程を、Ｐ型チャネル拡散層１０３の不純物濃度が所望の不純物濃度になるまで繰り返して行なう。例えば、この繰り返し工程が２回の場合には、１回のインジウムイオン及び炭素イオンの注入工程における注入ドーズ量では半導体基板１００にアモルファス層が形成されず、且つ２回分のインジウムイオンの注入ドーズ量の合計によって所望の不純物濃度を有するＰ型チャネル拡散層１０３を得られるようにする。その結果、複数回の繰り返し工程を行なった後には、半導体基板１００の上部には、複数回で注入されたＰ型チャネル注入層１０３Ｂが拡散してなるＰ型チャネル拡散層１０３と、Ｐ型ウェル注入層１０４Ａが拡散してなるＰ型ウェル１０４とが形成される。ここで、Ｐ型ウェル１０４は、Ｐ型チャネル拡散層１０３と比べて拡散深さが深く且つＰ型チャネル拡散層１０３の側部及び下部を覆うように形成される。なお、チャネル形成領域には、複数回で注入された炭素注入層１１０Ｂからなる炭素含有領域１１０がＰ型チャネル拡散層１０３の上部に浅く形成される。
次に、図５（ｄ）に示すように、半導体基板１００の主面に膜厚が約１．５ｎｍの酸化シリコンからなるゲート絶縁膜１０１を形成し、続いて、ゲート絶縁膜１０１の上で且つ炭素含有領域１１０の上に、膜厚が約１５０ｎｍのポリシリコン又はポリメタル等からなるゲート電極１０２を選択的に形成する。
次に、図６（ａ）に示すように、ゲート電極１０２をマスクとして半導体基板１００に対してＮ型不純物であるヒ素（Ａｓ）イオンを注入エネルギーが約１ｋｅＶ及び注入ドーズ量が約２×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、半導体基板１００における炭素含有領域１１０の外側の領域にＮ型エクステンション注入層１０６Ａを形成する。このイオン注入工程においては、ゲート電極１０２をマスクとして半導体基板１００に対して、Ｐ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約１００ｋｅＶ及び注入ドーズ量が約４×１０１３ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、Ｎ型エクステンション注入層１０６Ａの下側にＰ型ポケット注入層１０７Ａを形成することが好ましい。このとき、Ｐ型ポケット注入層１０７Ａは、Ｎ型エクステンション注入層１０６Ａよりも注入深さが深くなるように注入する。
次に、図６（ｂ）に示すように、半導体基板１００に対して約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第２の急速熱処理を行なう。この第２の急速熱処理により、半導体基板１００におけるゲート電極１０２の両側方の領域にＮ型エクステンション注入層１０６Ａに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つＮ型エクステンション拡散層１０６が形成される。これと同時に、Ｎ型エクステンション拡散層１０６の下側には、Ｐ型ポケット注入層１０７Ａに含まれるインジウムイオンが拡散してなるＰ型ポケット拡散層１０７がｎ型エクステンション拡散層１０６の下部と接して形成される。
次に、図６（ｃ）に示すように、例えばＣＶＤ法により、半導体基板１００の上にゲート電極１０２を含む全面にわたって膜厚が約５０ｎｍのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、ゲート電極１０２におけるゲート長方向の両側面上に窒化シリコンからなるサイドウォール１０８を形成する。
次に、図６（ｄ）に示すように、ゲート電極１０２及びサイドウォール１０８をマスクとして、半導体基板１００に対してＮ型不純物であるヒ素イオンを注入エネルギーが約１０ｋｅＶ及び注入ドーズ量が約３×１０１５ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なう。続いて、半導体基板１００に対して約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第３の急速熱処理を行なう。この第３の急速熱処理により、半導体基板１００におけるサイドウォール１０８の両側方の領域にヒ素イオンが拡散してなり、Ｎ型エクステンション拡散層１０６と接続され且つ該Ｎ型エクステンション拡散層１０６よりも深い接合面を持つＮ型高濃度ソース・ドレイン拡散層１０５が形成される。
以上説明したように、第２の実施形態によると、図５（ｂ）及び図５（ｃ）に示す工程において、半導体基板１００のチャネル形成領域にインジウムイオンを選択的にイオン注入してＰ型チャネル注入層１０３Ｂを形成した後、形成したＰ型チャネル注入層１０３Ｂの上部に炭素イオンを選択的に注入して炭素注入層１１０Ｂを形成する。その後、Ｐ型チャネル注入層１０３Ｂ中のインジウムイオンを活性化する活性化アニール（第１の急速熱処理）を行なう。
このように、第２の実施形態においては、チャネル形成領域に炭素イオンを注入してからＰ型チャネル注入層１０３Ｂ中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをＰ型チャネル拡散層１０３に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素イオンをチャネル形成領域に選択的に注入するため、半導体装置における炭素が不要な部位には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
さらに、第２の実施形態においては、半導体基板１００がアモルファス化しない注入ドーズ量となるように複数回に分けてインジウム及び炭素の各イオン注入を行なう共に、イオン注入ごとに第１の急速熱処理によってインジウムイオンの活性化及び半導体基板１００の結晶性を回復する。このため、半導体基板１００がイオン注入によりアモルファス化することがなく、アモルファス化によって生じる問題を回避することができる。例えば、アモルファス・クリスタル界面が形成された状態でインジウムイオンの拡散を行なうと、熱処理時に形成される結晶欠陥層にインジウムイオンが偏析する異常拡散現象が起こることを本願発明者は見出している。しかしながら、第２の実施形態によれば、半導体基板１００がアモルファス化することがないため、インジウムイオンのイオン注入を複数回行なって総ドーズ量を高めたとしても、インジウムイオンの異常拡散を防ぐことができる。
なお、インジウムイオンと炭素イオンとを複数回に分けて注入する際には、各イオン注入の角度、例えばツイスト角を注入ごとに変更して回転注入を行なってもよい。また、インジウムイオンにおける注入ドーズ量の総量がアモルファス化するドーズ量と比べて十分に小さい場合は、炭素イオンのみを複数回に分けてイオン注入してもよい。
以上のことから、上記の条件を満たす炭素イオン注入を行なうことにより、インジウムイオンの注入によって形成するＰ型不純物拡散層の特徴である急峻で浅い接合を得ながら、インジウムイオンの活性化率を向上した低抵抗なＰ型チャネル拡散層１０３を確実に形成することができる。
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
図７は本発明の第３の実施形態に係る半導体装置であって、ＭＩＳ型トランジスタの断面構成を示している。図７において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
図７に示すように、第３の実施形態に係るＭＩＳ型トランジスタは、ゲート電極１１５が、タングステン（Ｗ）、タンタルナイトライド（ＴａＮ）等の金属からなり、ゲート絶縁膜１１４は、半導体基板１００の主面上だけでなく、各サイドウォール１０８との内側の側面との間にも形成されている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図８（ａ）〜図８（ｄ）及び図９（ａ）〜図９（ｅ）は本発明の第３の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図８（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００に対してＰ型不純物であるボロン（Ｂ）イオンを注入エネルギーが約８０ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第１の注入条件で浅いイオン注入を行ない、その後、注入エネルギーが約２００ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第２の注入条件で深いイオン注入を行なうことにより、半導体基板１００の上部にＰ型ウェル注入層１０４Ａを形成する。
次に、図８（ｂ）に示すように、Ｐ型ウェル注入層１０４Ａが形成された半導体基板１００に対して約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第１の急速熱処理（ＲＴＡ）を行なう。この第１の急速熱処理により、半導体基板１００の上部に、Ｐ型ウェル注入層１０４Ａが拡散してなるＰ型ウェル１０４を形成する。その後、半導体基板１００の主面上のチャネル形成領域に、膜厚が１．５ｎｍ程度の酸化シリコンからなる下地絶縁膜１１１と、その上に膜厚が１５０ｎｍ程度のポリシリコンからなるダミーゲート電極１１２とを選択的に形成する。
次に、図８（ｃ）に示すように、ダミーゲート電極１１２をマスクとして半導体基板１００に対してＮ型不純物であるヒ素（Ａｓ）イオンを注入エネルギーが約１ｋｅＶ及び注入ドーズ量が約２×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、半導体基板１００におけるダミーゲート電極１１２の両側方の領域にＮ型エクステンション注入層１０６Ａを形成する。このイオン注入工程においては、ダミーゲート電極１１２をマスクとして半導体基板１００に対して、Ｐ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約１００ｋｅＶ及び注入ドーズ量が約４×１０１３ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、Ｎ型エクステンション注入層１０６Ａの下側にＰ型ポケット注入層１０７Ａを形成することが好ましい。このとき、Ｐ型ポケット注入層１０７Ａは、Ｎ型エクステンション注入層１０６Ａよりも注入深さが深くなるように注入する。
次に、図８（ｄ）に示すように、半導体基板１００に対して約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第２の急速熱処理を行なう。この第２の急速熱処理により、半導体基板１００におけるダミーゲート電極１１２の両側方の領域にＮ型エクステンション注入層１０６Ａに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つＮ型エクステンション拡散層１０６が形成される。これと同時に、Ｎ型エクステンション拡散層１０６の下側には、Ｐ型ポケット注入層１０７Ａに含まれるインジウムイオンが拡散してなるＰ型ポケット拡散層１０７がｎ型エクステンション拡散層１０６の下部と接して形成される。
次に、図９（ａ）に示すように、例えばＣＶＤ法により、半導体基板１００の上にダミーゲート電極１１２を含む全面にわたって膜厚が約５０ｎｍのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、ダミーゲート電極１１２におけるゲート長方向の両側面上に窒化シリコンからなるサイドウォール１０８を形成する。その後、ダミーゲート電極１１２及びサイドウォール１０８をマスクとして、半導体基板１００に対してＮ型不純物であるヒ素イオンを注入エネルギーが約１０ｋｅＶ及び注入ドーズ量が約３×１０１５ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なう。続いて、半導体基板１００に対して約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第３の急速熱処理を行なう。この第３の急速熱処理により、半導体基板１００におけるサイドウォール１０８の両側方の領域にヒ素イオンが拡散してなり、Ｎ型エクステンション拡散層１０６と接続され且つ該Ｎ型エクステンション拡散層１０６よりも深い接合面を持つＮ型高濃度ソース・ドレイン拡散層１０５が形成される。
次に、図９（ｂ）に示すように、例えばＣＶＤ法により、半導体基板１００の上に、ダミーゲート電極１１２及びサイドウォール１０８を含む全面にわたって膜厚が約１５０ｎｍ〜２００ｎｍのシリコン酸化膜を堆積する。その後、化学機械的研磨（ＣＭＰ）法により、堆積したシリコン酸化膜に対してダミーゲート電極１１２の上面が露出するまで全面的に研磨を行なって、シリコン酸化膜からその表面が平坦化された層間絶縁膜１１３を形成する。
次に、図９（ｃ）に示すように、例えば臭化水素（ＨＢｒ）からなるエッチングガス又は塩素（Ｃｌ２ ）と酸素（Ｏ２ ）とを混合したエッチングガスを用いたドライエッチングにより、層間絶縁膜１１３から露出したダミーゲート電極１１２及び下地絶縁膜１１１を順次選択的に除去して層間絶縁膜１１３、すなわちサイドウォール１０８同士の間に開口部１１３ａを形成する。これにより、半導体基板１００におけるゲート電極形成領域の表面を露出させる。その後、層間絶縁膜１１３及びサイドウォール１０８をマスクとして、半導体基板１００におけるチャネル形成領域にＰ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約７０ｋｅＶ及び注入ドーズ量が約５×１０１２ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入してＰ型チャネル注入層１０３Ｃを形成する。続いて、サイドウォール１０８の間の開口部１１３ａから、炭素イオンを注入エネルギーが約４０ｋｅＶ及び注入ドーズ量が約５×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入して、Ｐ型チャネル注入層１０３Ｃの上部に炭素注入層１１０Ｃを形成する。このように、炭素注入層１１０Ｃは、Ｐ型チャネル注入層１０３Ｃと比べて注入深さが浅くなるように形成する。
次に、図９（ｄ）に示すように、半導体基板１００を約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第４の急速熱処理を行なう。この第４の急速熱処理により、半導体基板１００におけるチャネル形成領域の上部に、Ｐ型チャネル注入層１０３Ｃが拡散してなるＰ型チャネル拡散層１０３が形成される。さらに、チャネル形成領域には、炭素注入層１１０Ｃからなる炭素含有領域１１０がＰ型チャネル拡散層１０３の上部に浅く形成される。
次に、図９（ｅ）に示すように、ＣＶＤ法により、層間絶縁膜１１３の上に開口部１１３ａを含む全面にわたって膜厚が１．０〜２．０ｎｍ程度、好ましくは１．５ｎｍの酸化シリコンからなるゲート絶縁膜１１４と、ＣＶＤ法により、ゲート絶縁膜１１４の上に膜厚が１５０ｎｍ程度のタングステンからなるゲート電極形成用の金属膜を形成する。その後、ＣＭＰ法により、金属膜における層間絶縁膜１１３上の不要部分を研磨により除去して、開口部１１３ａの底面及び内壁面上ゲート絶縁膜１１４とその内側に金属膜からなるゲート電極１１５を形成する。ここで、ゲート絶縁膜１１４には、シリコン酸化膜を用いたが、ＳｉＯＮ膜又は酸化ハフニウム（ＨｆＯｘ ）若しくはハフニウムシリケート（ＨｆＳｉＯｘ ）等の高誘電体膜（ｈｉｇｈ−ｋ膜）を用いてもよい。
以上説明したように、第３の実施形態によると、図９（ｃ）及び図９（ｄ）に示す工程において、半導体基板１００における層間絶縁膜１１３に設けた開口部１１３ａから露出するチャネル形成領域にインジウムイオンのイオン注入を行なってＰ型チャネル注入層１０３Ｃを形成した後、形成したＰ型チャネル注入層１０３Ｃの上部に炭素イオンを選択的に注入して炭素注入層１１０Ｃを形成する。その後、Ｐ型チャネル注入層１０３Ｃ中のインジウムイオンを活性化する活性化アニール（第４の急速熱処理）を行なう。
このように、第３の実施形態においては、ダミーゲート電極をメタルゲート電極に置換する製造方法であっても、チャネル形成領域に炭素イオンを注入してからＰ型チャネル注入層１０３Ｃ中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをＰ型チャネル拡散層１０３に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素イオンをチャネル形成領域に選択的に注入するため、半導体装置における炭素が不要な部位には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
以上のことから、インジウムイオンの注入によって形成するＰ型不純物拡散層の特徴である急峻で浅い接合を得ながら、インジウムイオンの活性化率を向上した低抵抗なＰ型チャネル拡散層１０３を確実に形成することができる。
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
図１０は本発明の第４の実施形態に係る半導体装置であって、ＭＩＳ型トランジスタの断面構成を示している。図１０において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
図１０に示すように、第４の実施形態に係るＭＩＳ型トランジスタは、半導体基板１００における各サイドウォール１０８の下側に位置するＮ型エクステンション拡散層１０６及びＰ型ポケット拡散層１０７が炭素含有領域１１６の内部に設けられている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図１１（ａ）〜図１１（ｄ）及び図１２（ａ）〜図１２（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図１１（ａ）に示すように、Ｐ型シリコンからなる半導体基板１００に対してＰ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約７０ｋｅＶ及び注入ドーズ量が約５×１０１２ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、半導体基板１００の上部にＰ型チャネル注入層１０３Ａを形成する。その後、半導体基板１００に対してＰ型不純物であるボロン（Ｂ）イオンを注入エネルギーが約８０ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第１の注入条件で浅いイオン注入を行なう。その後、注入エネルギーが約２００ｋｅＶ及び注入ドーズ量が約１×１０１３ｉｏｎｓ／ｃｍ２ の第２の注入条件で深いイオン注入を行なうことにより、半導体基板１００におけるＰ型チャネル注入層１０３Ａの下側にＰ型ウェル注入層１０４Ａを形成する。このように、Ｐ型ウェル注入層１０４Ａは、Ｐ型チャネル注入層１０３Ａと比べて注入深さが深くなるように注入する。
次に、図１１（ｂ）に示すように、Ｐ型チャネル注入層１０３Ａ及びＰ型ウェル注入層１０４Ａが形成された半導体基板１００を約１００℃／秒以上、好ましくは約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第１の急速熱処理（ＲＴＡ）を行なう。この第１の急速熱処理により、半導体基板１００の上部には、Ｐ型チャネル注入層１０３Ａのインジウムイオンが拡散してなるＰ型チャネル拡散層１０３と、Ｐ型ウェル注入層１０４Ａのボロンイオンが拡散してなるＰ型ウェル１０４が形成される。ここで、Ｐ型ウェル１０４は、Ｐ型チャネル拡散層１０３よりも拡散深さが深く且つＰ型チャネル拡散層１０３の下側に接して形成される。
次に、図１１（ｃ）に示すように、半導体基板１００の主面に、例えば熱酸化法により膜厚が約１．５ｎｍの酸化シリコンからなるゲート絶縁膜１０１を形成し、続いて、ＣＶＤ法により、ゲート絶縁膜１０１の上に膜厚が約１５０ｎｍのポリシリコンからなるゲート電極１０２を形成する。
次に、図１１（ｄ）に示すように、ゲート電極１０２をマスクとして半導体基板１００に対してＮ型不純物であるヒ素（Ａｓ）イオンを注入エネルギーが約１ｋｅＶ及び注入ドーズ量が約２×１０１４ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、半導体基板１００におけるゲート電極１０２の両側方の領域にＮ型エクステンション注入層１０６Ａを形成する。このイオン注入工程においては、ゲート電極１０２をマスクとして半導体基板１００に対して、Ｐ型不純物であるインジウム（Ｉｎ）イオンを注入エネルギーが約１００ｋｅＶ及び注入ドーズ量が約４×１０１３ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なって、Ｎ型エクステンション注入層１０６Ａの下側にＰ型ポケット注入層１０７Ａを形成することが好ましい。このとき、Ｐ型ポケット注入層１０７Ａは、Ｎ型エクステンション注入層１０６Ａよりも注入深さが深くなるように注入する。
次に、図１２（ａ）に示すように、リソグラフィ法により、半導体基板１００の上に、ＭＩＳ型トランジスタのゲート電極１０２及び該ゲート電極１０２の両側に位置するサイドウォール形成領域を露出する開口部１１７ａを有するレジストパターン１１７を形成する。このように、レジストパターン１１７は、ＭＩＳ型トランジスタの高濃度ソース・ドレイン形成領域を覆い且つサイドウォール形成領域に開口部を有することが望ましい。その後、レジストパターン１１７及びゲート電極１０２をマスクとして、半導体基板１００のポケット形成領域にＰ型ポケット注入層１０７Ａの注入深さと同等かそれ以上の注入深さになるように、注入エネルギーが約４０ｋｅＶ及び注入ドーズ量が約５×１０１４ｉｏｎｓ／ｃｍ２ の注入条件で炭素イオンをイオン注入して、炭素注入層１１６Ａを形成する。
次に、図１２（ｂ）に示すように、レジストパターン１１７をアッシング等により除去した後、半導体基板１００に対して、約２００℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第２の急速熱処理を行なう。この第２の急速熱処理により、半導体基板１００におけるゲート電極１０２の両側方の領域にＮ型エクステンション注入層１０６Ａに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つＮ型エクステンション拡散層１０６が形成される。これと同時に、Ｎ型エクステンション拡散層１０６の下側には、Ｐ型ポケット注入層１０７Ａに含まれるインジウムイオンが拡散してなるＰ型ポケット拡散層１０７がｎ型エクステンション拡散層１０６の下部と接して形成される。さらに、半導体基板１００におけるゲート電極１０２の両側方に位置するサイドウォール形成領域の下側部分には、炭素注入層１１６Ａに含まれる窒素イオンが拡散してなり、Ｐ型ポケット拡散層１０７と同等かそれ以上の拡散深さを有する炭素含有領域１１６が形成される。
次に、図１２（ｃ）に示すように、例えばＣＶＤ法により、半導体基板１００の上にゲート電極１０２を含む全面にわたって膜厚が約５０ｎｍのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、ゲート電極１０２におけるゲート長方向の両側面上にシリコン窒化膜からなるサイドウォール１０８を形成する。
次に、図１２（ｄ）に示すように、ゲート電極１０２及びサイドウォール１０８をマスクとして、半導体基板１００に対してＮ型不純物であるヒ素イオンを注入エネルギーが約１０ｋｅＶ及び注入ドーズ量が約３×１０１５ｉｏｎｓ／ｃｍ２ の注入条件でイオン注入を行なう。続いて、半導体基板１００に対して約２００℃／秒〜２５０℃／秒の昇温レートで且つ８５０℃〜１０５０℃程度にまで昇温し、ピーク温度を最大で１０秒間程度保持するか又はピーク温度を保持しない第３の急速熱処理を行なう。この第３の急速熱処理により、半導体基板１００におけるサイドウォール１０８の両側方の領域にヒ素イオンが拡散してなり、Ｎ型エクステンション拡散層１０６と接続され且つ該Ｎ型エクステンション拡散層１０６よりも深い接合面を持つＮ型高濃度ソース・ドレイン拡散層１０５が形成される。
以上説明したように、第４の実施形態によると、図１２（ａ）及び図１２（ｂ）に示す工程において、半導体基板１００のポケット形成領域にインジウムイオンを選択的にイオン注入してＰ型ポケット注入層１０７Ａを形成した後、形成したＰ型ポケット注入層１０７Ａに炭素イオンを選択的にイオン注入して炭素注入層１１６Ａを形成する。その後、Ｐ型ポケット注入層１０７Ａ中のインジウムイオンを活性化する活性化アニール（第２の急速熱処理）を行なう。
このように、第４の実施形態においては、ポケット形成領域に炭素イオンを注入してからＰ型ポケット注入層１０７Ａ中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをＰ型ポケット拡散層１０７に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素原子をポケット形成領域に選択的に注入するため、半導体装置における不要な部分には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
以上のことから、インジウムイオンの注入により形成するＰ型不純物拡散層の特徴である急峻で浅い接合を得ながら、インジウムイオンの活性化率を向上した低抵抗なＰ型ポケット拡散層１０７を確実に形成することができる。
なお、本発明に係る第１〜第４の各実施形態においては、Ｐ型チャネル拡散層１０３の不純物イオンにインジウムイオンを用いたが、これに代えて、ボロンイオン若しくはボロンイオンよりも重いＰ型となる元素イオン、又はボロンイオンと該ボロンイオンよりも重いＰ型となる元素イオンとの双方を用いても良い。
同様に、各実施形態においては、Ｐ型ポケット拡散層１０７の不純物イオンにインジウムイオンを用いたが、これに代えて、ボロンイオン若しくはボロンイオンよりも重いＰ型となる元素イオン、又はボロンイオンと該ボロンイオンよりも重いＰ型となる元素イオンとの双方を用いてもよい。
また、各実施形態においては、半導体装置としてＮチャネルＭＩＳ型トランジスタを用いたが、これに代えて、ＰチャネルＭＩＳ型トランジスタであってもよい。ＰチャネルＭＩＳ型トランジスタの場合には、チャネル拡散層を構成するＮ型の不純物イオンとして、例えば、ヒ素（Ａｓ）イオン又はアンチモン（Ｓｂ）イオン若しくはビスマス（Ｂｉ）イオン等のようにヒ素イオンよりも重い５Ｂ族元素を用いることができる。
また、各実施形態において、炭素をイオン注入することによって炭素注入層を形成したが、メタンガス等をプラズマ化し、プラズマ化したメタンガスに含まれる炭素によるプラズマダメージによって炭素を導入してもよい。また、サイドウォールの側方の領域には、歪シリコン層からなる高濃度ソース・ドレイン拡散層を形成してもよい。
また、各実施形態において、注入する炭素イオンは炭素原子に限られず、炭素を含む炭素分子イオンを用いてもよい。
本発明に係る半導体装置及びその製造方法は、微細化に伴うチャネル拡散層又はポケット拡散層の不純物プロファイルの急峻化及び浅接合化を得ながら、活性化濃度を十分に高めることができるので、高駆動力を維持する微細デバイスを実現することができ、特に、接合深さが浅く且つ低抵抗な拡散層を有し、微細化が可能なＭＩＳ型の半導体装置及びその製造方法等に有用である。
本発明の第１の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 本発明の第２の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 本発明の第３の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｅ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 本発明の第４の実施形態に係る半導体装置を示す構成断面図である。 （ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｄ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。 （ａ）〜（ｅ）は従来のＭＩＳ型トランジスタを有する半導体装置の製造方法を示す工程順の断面図である。
符号の説明
１００ 半導体基板
１０１ ゲート絶縁膜
１０２ ゲート電極
１０３ Ｐ型チャネル拡散層
１０３Ａ Ｐ型チャネル注入層
１０３Ｂ Ｐ型チャネル注入層
１０３Ｃ Ｐ型チャネル注入層
１０４ Ｐ型ウェル
１０４Ａ Ｐ型ウェル注入層
１０５ Ｎ型高濃度ソース・ドレイン拡散層
１０６ Ｎ型エクステンション拡散層
１０６Ａ Ｎ型エクステンション注入層
１０７ Ｐ型ポケット拡散層
１０７Ａ Ｐ型ポケット注入層
１０８ サイドウォール
１０９ レジストパターン
１０９ａ 開口部
１１０ 炭素含有領域
１１０Ａ 炭素注入層
１１０Ｂ 炭素注入層
１１０Ｃ 炭素注入層
１１１ 下地絶縁膜
１１２ ダミーゲート電極
１１３ 層間絶縁膜
１１３ａ 開口部
１１４ ゲート絶縁膜
１１５ ゲート電極
１１６ 炭素含有領域
１１６Ａ 炭素注入層
１１７ レジストパターン
１１７ａ 開口部

Claims (13)

  1. 第１導電型の半導体領域の上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の上に形成されたゲート電極と、
    前記半導体領域における前記ゲート電極の側部の下側に形成された第２導電型のエクステンション拡散層と、
    前記半導体領域における前記エクステンション拡散層の下側に、該エクステンション拡散層と接して形成された第１導電型のポケット拡散層とを備え、
    前記ポケット拡散層は、不純物として炭素を含むことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ゲート電極の側面上に形成されたサイドウォールと、
    前記半導体領域における前記サイドウォールの側方の領域に形成された第２導電型のソース・ドレイン拡散層とをさらに備え、
    前記ソース・ドレイン拡散層における前記ポケット拡散層から離れた領域は前記炭素を含まないことを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記ポケット拡散層に導入された不純物イオンは、質量数が相対的に大きい重イオンであることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記重イオンはインジウムイオンであることを特徴とする半導体装置。
  5. 請求項１又は２に記載の半導体装置において、
    前記ポケット拡散層に導入された不純物イオンは、ボロンイオンと前記ボロンイオンよりも重いＰ型となる元素イオンの双方であることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、
    前記半導体領域における前記ゲート電極の下方に形成された第１導電型のチャネル拡散層をさらに備えていることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記チャネル拡散層に導入された不純物イオンは、ボロンイオンと前記ボロンイオンよりも重いＰ型となる元素イオンの双方であることを特徴とする半導体装置。
  8. 請求項１〜７のいずれか１項に記載の半導体装置において、
    前記半導体領域はシリコンからなることを特徴とする半導体装置。
  9. 第１導電型の半導体領域の上にゲート絶縁膜を形成する工程（ａ）と、
    前記ゲート絶縁膜の上にゲート電極を形成する工程（ｂ）と、
    前記ゲート電極をマスクとして、前記半導体領域に第２導電型の第１の不純物イオンをイオン注入することにより、エクステンション注入層を形成する工程（ｃ）と、
    前記ゲート電極をマスクとして、前記半導体領域に第１導電型の第２の不純物イオンをイオン注入することにより、ポケット注入層を形成する工程（ｄ）と、
    前記半導体領域におけるポケット形成領域に、炭素又は炭素を含む分子からなる第３の不純物イオンを選択的にイオン注入することにより、炭素注入層を形成する工程（ｅ）と、
    前記工程（ｃ）、工程（ｄ）及び工程（ｅ）よりも後に、前記半導体領域に対して第１の熱処理を行なうことにより、前記半導体領域における前記ゲート電極の側部の下側に、前記エクステンション注入層から前記第１の不純物イオンが拡散してなるエクステンション拡散層と、該エクステンション拡散層の下側に前記ポケット注入層から前記第２の不純物イオンが拡散してなるポケット拡散層とを形成する工程（ｆ）とを備え、
    前記ポケット拡散層は、前記第３の不純物イオンによる炭素を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記工程（ｆ）よりも後に、前記ゲート電極の側面上にサイドウォールを形成する工程（ｇ）と、
    前記工程（ｇ）よりも後に、前記サイドウォールをマスクとして、前記半導体領域に第２導電型の第４の不純物イオンをイオン注入することにより、ソース・ドレイン注入層を形成する工程（ｈ）と、
    前記工程（ｈ）よりも後に、前記半導体領域に対して第２の熱処理を行なうことにより、前記ソース・ドレイン注入層から前記第４の不純物イオンが拡散してなるソース・ドレイン拡散層を形成する工程（ｉ）とをさらに備えていることを特徴とする半導体装置の製造方法。
  11. 請求項９又は１０に記載の半導体装置の製造方法において、
    前記第２の不純物イオンは、質量数が相対的に大きい重イオンであることを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記重イオンはインジウムイオンであることを特徴とする半導体装置の製造方法。
  13. 請求項９〜１２のいずれか１項に記載の半導体装置の製造方法において、
    前記半導体領域はシリコンからなることを特徴とする半導体装置の製造方法。
JP2008283624A 2004-09-27 2008-11-04 半導体装置及びその製造方法 Pending JP2009060130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008283624A JP2009060130A (ja) 2004-09-27 2008-11-04 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004279076 2004-09-27
JP2008283624A JP2009060130A (ja) 2004-09-27 2008-11-04 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005003673A Division JP4841143B2 (ja) 2004-09-27 2005-01-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009060130A true JP2009060130A (ja) 2009-03-19

Family

ID=35985828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008283624A Pending JP2009060130A (ja) 2004-09-27 2008-11-04 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US20060068556A1 (ja)
EP (1) EP1641046A3 (ja)
JP (1) JP2009060130A (ja)
CN (1) CN1763973A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389350B2 (en) 2010-07-07 2013-03-05 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same in which variations are reduced and characteristics are improved

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598134B2 (en) * 2004-07-28 2009-10-06 Micron Technology, Inc. Memory device forming methods
US20070077739A1 (en) * 2005-09-30 2007-04-05 Weber Cory E Carbon controlled fixed charge process
US7374980B2 (en) * 2006-10-13 2008-05-20 International Business Machines Corporation Field effect transistor with thin gate electrode and method of fabricating same
US7960243B2 (en) * 2007-05-31 2011-06-14 Freescale Semiconductor, Inc. Method of forming a semiconductor device featuring a gate stressor and semiconductor device
GB2455054B (en) * 2007-09-27 2011-12-07 Nxp Bv Method of manufacturing a finfet
CN101783299B (zh) * 2009-01-20 2011-07-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法及其阈值电压调节方法
US8940589B2 (en) * 2010-04-05 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Well implant through dummy gate oxide in gate-last process
US8598025B2 (en) * 2010-11-15 2013-12-03 Varian Semiconductor Equipment Associates, Inc. Doping of planar or three-dimensional structures at elevated temperatures
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US8501569B2 (en) * 2011-06-10 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having gradient doping profile
CN102891076B (zh) * 2011-07-22 2016-03-16 中芯国际集成电路制造(上海)有限公司 Mos晶体管的结构及其形成方法
US8513081B2 (en) 2011-10-13 2013-08-20 International Business Machines Corporation Carbon implant for workfunction adjustment in replacement gate transistor
US9040399B2 (en) 2011-10-27 2015-05-26 International Business Machines Corporation Threshold voltage adjustment for thin body MOSFETs
US9153662B2 (en) * 2012-03-29 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET with selective dopant deactivation underneath gate
CN102779759A (zh) * 2012-07-31 2012-11-14 杭州士兰集成电路有限公司 耗尽型mosfet的制造方法
JP6100535B2 (ja) * 2013-01-18 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9865731B2 (en) * 2013-11-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9379185B2 (en) * 2014-04-24 2016-06-28 International Business Machines Corporation Method of forming channel region dopant control in fin field effect transistor
US10205000B2 (en) 2015-12-29 2019-02-12 Globalfoundries Singapore Pte. Ltd. Semiconductor device with improved narrow width effect and method of making thereof
EP3358626B1 (en) 2017-02-02 2022-07-20 Nxp B.V. Method of making a semiconductor switch device
US11798560B1 (en) 2018-12-21 2023-10-24 Cerner Innovation, Inc. Rapid event and trauma documentation using voice capture
US20210193467A1 (en) 2019-12-20 2021-06-24 Texas Instruments Incorporated Through-gate co-implant species to control dopant profile in transistors
CN111463284B (zh) * 2020-04-10 2023-06-09 上海华力集成电路制造有限公司 N型fet及其制造方法
CN114664919B (zh) * 2022-03-14 2023-06-16 电子科技大学 一种沟道重掺杂的抗总剂量nmos器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468588A (ja) * 1990-07-09 1992-03-04 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000323427A (ja) * 1999-03-05 2000-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
JP2002368212A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2004063574A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2004153246A (ja) * 2002-10-10 2004-05-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004165999A (ja) * 2002-11-13 2004-06-10 Sharp Corp 撮像用露出制御装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
CA1244139A (en) * 1985-12-11 1988-11-01 Larry J. Conway Microwave waveform receiver
US4992840A (en) * 1989-09-21 1991-02-12 Hewlett-Packard Company Carbon doping MOSFET substrate to suppress hit electron trapping
US5831574A (en) * 1996-03-08 1998-11-03 Snaptrack, Inc. Method and apparatus for determining the location of an object which may have an obstructed view of the sky
EP0905761A3 (en) 1997-08-29 2005-01-26 Texas Instruments Inc. Method of manufacturing a field effect transistor
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
JP2000031481A (ja) 1998-07-15 2000-01-28 Nec Corp 半導体装置およびその製造方法
JP3175700B2 (ja) 1998-08-24 2001-06-11 日本電気株式会社 メタルゲート電界効果トランジスタの製造方法
FR2790598B1 (fr) * 1999-03-01 2001-06-01 St Microelectronics Sa NOUVEAU TRANSISTOR A IMPLANTATION D'INDIUM DANS UN ALLIAGE SiGe ET PROCEDES DE FABRICATION
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions
US6426279B1 (en) * 1999-08-18 2002-07-30 Advanced Micro Devices, Inc. Epitaxial delta doping for retrograde channel profile
JP2001250943A (ja) 2000-03-06 2001-09-14 Sanyo Electric Co Ltd 電界効果型トランジスタとその製造方法
US6720632B2 (en) * 2000-06-20 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device having diffusion layer formed using dopant of large mass number
JP2002016248A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002033477A (ja) 2000-07-13 2002-01-31 Nec Corp 半導体装置およびその製造方法
US7064399B2 (en) * 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
JP3678661B2 (ja) * 2001-03-08 2005-08-03 シャープ株式会社 半導体装置
US6458695B1 (en) * 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US7226843B2 (en) * 2002-09-30 2007-06-05 Intel Corporation Indium-boron dual halo MOSFET
CN1286157C (zh) * 2002-10-10 2006-11-22 松下电器产业株式会社 半导体装置及其制造方法
WO2004068588A1 (ja) 2003-01-31 2004-08-12 Fujitsu Limited 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468588A (ja) * 1990-07-09 1992-03-04 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH10125916A (ja) * 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000323427A (ja) * 1999-03-05 2000-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
JP2002368212A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP2004063574A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2004153246A (ja) * 2002-10-10 2004-05-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004165999A (ja) * 2002-11-13 2004-06-10 Sharp Corp 撮像用露出制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389350B2 (en) 2010-07-07 2013-03-05 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same in which variations are reduced and characteristics are improved

Also Published As

Publication number Publication date
EP1641046A2 (en) 2006-03-29
US20060068556A1 (en) 2006-03-30
US20100164017A1 (en) 2010-07-01
EP1641046A3 (en) 2007-07-25
US8110897B2 (en) 2012-02-07
CN1763973A (zh) 2006-04-26

Similar Documents

Publication Publication Date Title
JP2009060130A (ja) 半導体装置及びその製造方法
JP5235784B2 (ja) 半導体装置
US8390080B2 (en) Transistor with dopant-bearing metal in source and drain
USRE45180E1 (en) Structure for a multiple-gate FET device and a method for its fabrication
US7795107B2 (en) Method for forming isolation structures
JP2004128491A (ja) 半導体装置及び半導体装置の製造方法
JP2008053740A (ja) 極薄先端を有する新規のトランジスタおよびその製造方法
JP2008060538A (ja) 半導体装置およびその製造方法
JP4920310B2 (ja) 半導体装置およびその製造方法
JP2008283182A (ja) Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法
JP2008078359A (ja) 半導体装置の製造方法および半導体装置
JP2009181978A (ja) 半導体装置およびその製造方法
US20130154022A1 (en) CMOS Devices with Metal Gates and Methods for Forming the Same
JP2005051140A (ja) 半導体装置およびその製造方法
JP4841143B2 (ja) 半導体装置の製造方法
JP2006202860A (ja) 半導体装置及びその製造方法
JP2005158998A (ja) 半導体装置の製造方法
JP2008227165A (ja) 半導体装置およびその製造方法
JP2005340329A (ja) 半導体装置およびその製造方法
JP2006013270A (ja) 半導体装置およびその製造方法
JP2010129926A (ja) 半導体装置及び半導体装置の製造方法
JP2008098640A (ja) 半導体装置の製造方法
JP5676111B2 (ja) 半導体装置及びその製造方法
JP4828982B2 (ja) 半導体装置の製造方法
JP2004289125A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313