CN114664919B - 一种沟道重掺杂的抗总剂量nmos器件 - Google Patents

一种沟道重掺杂的抗总剂量nmos器件 Download PDF

Info

Publication number
CN114664919B
CN114664919B CN202210244303.2A CN202210244303A CN114664919B CN 114664919 B CN114664919 B CN 114664919B CN 202210244303 A CN202210244303 A CN 202210244303A CN 114664919 B CN114664919 B CN 114664919B
Authority
CN
China
Prior art keywords
layer
gate dielectric
dielectric layer
region
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210244303.2A
Other languages
English (en)
Other versions
CN114664919A (zh
Inventor
廖永波
冯轲
李平
刘仰猛
杨智尧
刘金铭
刘玉婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210244303.2A priority Critical patent/CN114664919B/zh
Publication of CN114664919A publication Critical patent/CN114664919A/zh
Application granted granted Critical
Publication of CN114664919B publication Critical patent/CN114664919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种沟道重掺杂的抗总剂量NMOS器件,本发明涉及微电子技术和集成电路技术。本发明是一种沟道重掺杂的抗总剂量NMOS器件，该结构器件在普通NMOS器件的基础上，在沟道表面形成一层重掺杂的P+层；所述P+层的掺杂浓度比P‑衬底高2个数量级以上；在所述P+层与N+源区和N+漏区之间分别设有轻掺杂N‑源区和轻掺杂N‑漏区；所述P+层可位于轻掺杂N‑源区和轻掺杂N‑漏区之间的任何位置；在所述P+层上方为薄栅介质层，在所述P‑衬底区域上方为厚栅介质层。本发明所具有的优点如下：首先，本专利的所述P+层，可以有效抑制总剂量效应在栅介质层中产生的固定空穴对沟道中电子的吸引作用，从而有效抑制了器件的阈值电压的漂移；第二，在所述P+层的上方为薄栅介质层，可以减少栅介质层中总剂量效应产生的固定空穴；第三，所述薄栅介质层和厚栅介质层的厚度满足一定比例，使得薄栅介质层和厚栅介质层的阈值电压保持一致，因此不必使用双栅结构，无需采用分压电路。

Description

一种沟道重掺杂的抗总剂量NMOS器件
技术领域
本发明涉及半导体器件技术，特别是一种沟道重掺杂的抗总剂量NMOS器件。
背景技术
总剂量效应是指，器件长期处于辐射环境中，各种高能带电粒子会进入器件，产生大量的电子-空穴对，从而影响器件的工作性能，器件的可靠性和寿命会受到很大损伤。总剂量效应主要影响的是栅氧化层和浅槽隔离氧化物STI。器件受到辐射后，氧化物中会出现电子-空穴对，由于电子的迁移率比空穴的迁移率高，电子可以很快移出氧化物，而空穴只有很少一部分移出氧化物，这样剩余的大部分空穴就被氧化物内部和表面的空穴陷阱俘获，形成固定正电荷，会减小器件的阈值电压，大大增加关态漏电流。在大尺寸MOS器件中，由于存在较厚的栅氧化层和STI，氧化物中会俘获更多的空穴，使得总剂量效应更为明显。
因此，长期工作在航空航天、核领域和医学设备等辐射环境中的电子元器件，需要具备一定的抗总剂量能力，以保证系统能稳定工作，增加使用寿命。采取何种措施，使器件在具有良好特性的情况下，又具备抗总剂量能力，就显得尤为重要。
发明内容
本发明为了解决目前抗辐照技术中存在的问题，例如器件面积大、设计不灵活等缺点，提供了一种沟道重掺杂的抗总剂量NMOS器件。
本发明采用的技术方案如下：
一种沟道重掺杂的抗总剂量NMOS器件，包括P-衬底(101)、N+源区(102)、N+漏区(103)、轻掺杂N-源区(104)、轻掺杂N-漏区(105)、栅介质层(106)、栅极(107)、浅槽隔离氧化物STI(108)，在P-衬底(101)接触栅介质层(106)的表面有一层重掺杂的P+层(109)。其特征在于，所述P+层(109)与轻掺杂N-源区(104)、轻掺杂N-漏区(105)接触，所述P+层(109)的厚度与轻掺杂N-源区(104)、轻掺杂N-漏区(105)相同，所述P+层(109)的掺杂浓度比P-衬底(101)高2个数量级以上。
进一步的，所述P+层(209)只与轻掺杂N-源区(204)接触，不与轻掺杂N-漏区(205)接触；所述P+层(209)的厚度与轻掺杂N-源区(204)、轻掺杂N-漏区(205)相同；所述P+层(209)的掺杂浓度比P-衬底(201)高2个数量级以上；有效栅介质层由薄栅介质层(206)和厚栅介质层(210)组成；所述薄栅介质层(206)的厚度小于厚栅介质层(210)，且其厚度满足一定比例，使得薄栅介质层(206)和厚栅介质层(210)的阈值电压保持一致。
进一步的，所述P+层(309)不与轻掺杂N-源区(304)接触，只与轻掺杂N-漏区(305)接触；所述P+层(309)的厚度与轻掺杂N-源区(304)、轻掺杂N-漏区(305)相同；所述P+层(309)的掺杂浓度比P-衬底(301)高2个数量级以上；有效栅介质层由薄栅介质层(306)和厚栅介质层(310)组成；所述薄栅介质层(306)的厚度小于厚栅介质层(310)，且其厚度满足一定比例，使得薄栅介质层(306)和厚栅介质层(310)的阈值电压保持一致。
进一步的，所述P+层(409)不与轻掺杂N-源区(404)、轻掺杂N-漏区(405)接触；所述P+层(409)掺杂浓度比P-衬底(401)高2个数量级以上；有效栅介质层由薄栅介质层(406)和厚栅介质层(410)组成；所述薄栅介质层(406)的厚度小于厚栅介质层(410)，且其厚度满足一定比例，使得薄栅介质层(406)和厚栅介质层(410)的阈值电压保持一致。
进一步的，所述一种沟道重掺杂的抗总剂量NMOS器件，包括P-衬底(501)、P+阱区(502)、N+源区(503)、N+漏区(504)、轻掺杂N-阱区(505)、栅介质层(506)、栅极(507)、浅槽隔离氧化物STI(508)，其特征在于所述P+阱区(502)的掺杂浓度比P-衬底(501)高2个数量级以上；所述N+源区(503)、N+漏区(504)位于轻掺杂N-阱区(505)中；所述轻掺杂N-阱区(505)位于P+阱区(502)中。
附图说明
图1为实施例1结构的示意图。
图2为实施例1结构的总剂量效应特性。
图3为实施例2结构的示意图。
图4为实施例2结构的总剂量效应特性。
图5为实施例3结构的示意图。
图6为实施例3结构的总剂量效应特性。
图7为实施例4结构的示意图。
图8为实施例4结构的总剂量效应特性。
图9为实施例5结构的示意图。
图10为实施例5结构的总剂量效应特性。
具体实施方式
实施例1：一种沟道重掺杂的抗总剂量NMOS器件仿真结果。
本实施例仿真了一种沟道重掺杂的抗总剂量NMOS器件，其总剂量效应特性如图2所示。该实施例中的P+层(109)与轻掺杂N-源区(104)、轻掺杂N-漏区(105)接触，其厚度与轻掺杂N-源区(104)、轻掺杂N-漏区(105)相同。
以横向为宽度，纵向为厚度，介绍其结构的具体参数。101区域宽度为740nm，厚度为500nm，材料为硅，掺杂浓度为1x1017cm-3,杂质为硼；102、103区域宽度为150nm，厚度为100nm，材料为硅，掺杂浓度为1x1020cm-3，杂质为磷；104、105区域宽度为50nm，厚度为60nm，材料为硅，掺杂浓度为1x1017cm-3，杂质为磷；106区域宽度为340nm，厚度为3nm，材料为二氧化硅；107区域宽度为340nm，厚度为100nm，材料为多晶硅，掺杂浓度为1x1020cm-3,杂质为磷；108区域宽度为80nm，厚度为200nm，材料为二氧化硅；109区域宽度为200nm，厚度为60nm，材料为硅，掺杂浓度为1x1019cm-3，杂质为硼。
实施例2：一种沟道重掺杂的抗总剂量NMOS器件仿真结果。
本实施例仿真了一种沟道重掺杂的抗总剂量NMOS器件，其总剂量效应特性如图4所示。该实施例中的P+层(209)只与轻掺杂N-源区(204)，不与轻掺杂N-漏区(205)接触，其厚度与轻掺杂N-源区(204)、轻掺杂N-漏区(205)相同。
以横向为宽度，纵向为厚度，介绍其结构的具体参数。201区域宽度为740nm，厚度为500nm，材料为硅，掺杂浓度为1x1017cm-3,杂质为硼；202、203区域宽度为150nm，厚度为100nm，材料为硅，掺杂浓度为1x1020cm-3，杂质为磷；204、205区域宽度为50nm，厚度为60nm，材料为硅，掺杂浓度为1x1017cm-3，杂质为磷；206区域宽度为170nm，厚度为3nm，材料为二氧化硅；207区域宽度为340nm，厚度为100nm，材料为多晶硅，掺杂浓度为1x1020cm-3,杂质为磷；208区域宽度为80nm，厚度为200nm，材料为二氧化硅；209区域宽度为100nm，厚度为60nm，材料为硅，掺杂浓度为1x1019cm-3，杂质为硼；210区域宽度为170nm，厚度为10nm，材料为二氧化硅。
实施例3：一种沟道重掺杂的抗总剂量NMOS器件仿真结果。
本实施例仿真了一种沟道重掺杂的抗总剂量NMOS器件，其总剂量效应特性如图6所示。该实施例中的P+层(309)不与轻掺杂N-源区(304)接触，只与轻掺杂N-漏区(305)接触，其厚度与轻掺杂N-源区(304)、轻掺杂N-漏区(305)相同。
以横向为宽度，纵向为厚度，介绍其结构的具体参数。301区域宽度为740nm，厚度为500nm，材料为硅，掺杂浓度为1x1017cm-3,杂质为硼；302、303区域宽度为150nm，厚度为100nm，材料为硅，掺杂浓度为1x1020cm-3，杂质为磷；304、305区域宽度为50nm，厚度为60nm，材料为硅，掺杂浓度为1x1017cm-3，杂质为磷；306区域宽度为170nm，厚度为3nm，材料为二氧化硅；307区域宽度为340nm，厚度为100nm，材料为多晶硅，掺杂浓度为1x1020cm-3,杂质为磷；308区域宽度为80nm，厚度为200nm，材料为二氧化硅；309区域宽度为100nm，厚度为60nm，材料为硅，掺杂浓度为1x1019cm-3，杂质为硼；310区域宽度为170nm，厚度为10nm，材料为二氧化硅。
实施例4：一种沟道重掺杂的抗总剂量NMOS器件仿真结果。
本实施例仿真了一种沟道重掺杂的抗总剂量NMOS器件，其总剂量效应特性如图8所示。该实施例中的P+层(409)与轻掺杂N-源区(404)、轻掺杂N-漏区(405)接触，其厚度与轻掺杂N-源区(404)、轻掺杂N-漏区(405)相同。
以横向为宽度，纵向为厚度，介绍其结构的具体参数。401区域宽度为740nm，厚度为500nm，材料为硅，掺杂浓度为1x1017cm-3,杂质为硼；402、403区域宽度为150nm，厚度为100nm，材料为硅，掺杂浓度为1x1020cm-3，杂质为磷；404、405区域宽度为50nm，厚度为60nm，材料为硅，掺杂浓度为1x1017cm-3，杂质为磷；406区域宽度为100nm，厚度为3nm，材料为二氧化硅；407区域宽度为340nm，厚度为100nm，材料为多晶硅，掺杂浓度为1x1020cm-3,杂质为磷；408区域宽度为80nm，厚度为200nm，材料为二氧化硅；409区域宽度为100nm，厚度为60nm，材料为硅，掺杂浓度为1x1019cm-3，杂质为硼；410区域宽度为120nm，厚度为10nm，材料为二氧化硅。
实施例5：一种沟道重掺杂的抗总剂量NMOS器件仿真结果。
本实施例仿真了一种沟道重掺杂的抗总剂量NMOS器件，其总剂量效应特性如图10所示。该实施例中的轻掺杂N-阱区(505)位于P+阱区(502)中，N+源区(503)、N+漏区(504)位于轻掺杂N-阱区(505)中。
以横向为宽度，纵向为厚度，介绍其结构的具体参数。501区域宽度为740nm，厚度为500nm，材料为硅，掺杂浓度为1x1017cm-3,杂质为硼；502区域宽度为580nm，厚度为200nm，材料为硅，掺杂浓度为1x1019cm-3，杂质为硼；503、504区域宽度为150nm，厚度为100nm，材料为硅，掺杂浓度为1x1020cm-3，杂质为磷；505区域宽度200nm，厚度为150nm，材料为硅，掺杂浓度为1x1017cm-3，杂质为磷；506区域宽度为340nm，厚度为3nm，材料为二氧化硅；508区域宽度为80nm，厚度为200nm，材料为二氧化硅；507区域宽度为340nm，厚度为100nm，材料为多晶硅，掺杂浓度为1x1020cm-3,杂质为磷；508区域宽度为80nm，厚度为200nm，材料为二氧化硅。

Claims (1)

1.一种沟道重掺杂的抗总剂量NMOS器件结构,该结构为多层结构，最下层是P-型衬底(101)；沿着该P-型衬底的上表面设置有上表面齐平的隔离层(108)、源极半导体区(102)、轻掺杂源区(104)、沟道半导体区(109)、轻掺杂漏区(105)、漏极半导体区(103)，隔离层的两侧与P-型衬底两侧齐平，所述沟道半导体区(109)上表面上设置有栅电极(107)；并且该栅电极(107)与沟道半导体区(109)之间设置有一层栅介质层(106)作为隔离；在P-衬底接触栅介质层的表面有一层重掺杂的P+层，该P+层位于轻掺杂N-源区和轻掺杂N-漏区之间的部分或者全部沟道半导体区域内，该P+层厚度与轻掺杂N-源区﹑轻掺杂N-漏区相同，该P+层的掺杂浓度比P-衬底高2个数量级以上，其特征在于,在所述P+层上方为薄栅介质层,在所述P-衬底上方为厚栅介质层；通过调整所述薄栅介质层和厚栅介质层的厚度使得薄栅介质层和厚栅介质层的阈值电压保持一致。
CN202210244303.2A 2022-03-14 2022-03-14 一种沟道重掺杂的抗总剂量nmos器件 Active CN114664919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210244303.2A CN114664919B (zh) 2022-03-14 2022-03-14 一种沟道重掺杂的抗总剂量nmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210244303.2A CN114664919B (zh) 2022-03-14 2022-03-14 一种沟道重掺杂的抗总剂量nmos器件

Publications (2)

Publication Number Publication Date
CN114664919A CN114664919A (zh) 2022-06-24
CN114664919B true CN114664919B (zh) 2023-06-16

Family

ID=82028881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210244303.2A Active CN114664919B (zh) 2022-03-14 2022-03-14 一种沟道重掺杂的抗总剂量nmos器件

Country Status (1)

Country Link
CN (1) CN114664919B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212907744U (zh) * 2020-09-22 2021-04-06 厦门芯一代集成电路有限公司 一种浅沟道超结mos半导体功率器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268630B1 (en) * 1999-03-16 2001-07-31 Sandia Corporation Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications
US7132336B1 (en) * 2002-02-12 2006-11-07 Lsi Logic Corporation Method and apparatus for forming a memory structure having an electron affinity region
US20060068556A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP5061461B2 (ja) * 2006-01-16 2012-10-31 富士通セミコンダクター株式会社 半導体装置およびその製造方法
CN101419986B (zh) * 2008-12-05 2011-05-11 北京时代民芯科技有限公司 一种防边缘漏电的双边缘抗总剂量辐射加固版图结构
US20100244152A1 (en) * 2009-03-27 2010-09-30 Bahl Sandeep R Configuration and fabrication of semiconductor structure having extended-drain field-effect transistor
CN102194869B (zh) * 2010-03-16 2013-02-20 北京大学 一种抗辐照性能增强的超陡倒掺杂mos器件
JP6581376B2 (ja) * 2015-03-26 2019-09-25 パイオニア株式会社 半導体装置及び撮像装置
CN106611778A (zh) * 2017-01-10 2017-05-03 电子科技大学 一种新型的抗辐照器件结构
CN112038404A (zh) * 2020-08-11 2020-12-04 上海华力集成电路制造有限公司 改善nmosfet热载流子效应的方法及nmosfet器件
CN212659542U (zh) * 2020-08-31 2021-03-05 厦门芯一代集成电路有限公司 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件
CN113161240B (zh) * 2021-02-08 2023-02-10 西安电子科技大学 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
CN113838911B (zh) * 2021-08-31 2023-03-21 电子科技大学 一种FinFET集成电路基本单元

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212907744U (zh) * 2020-09-22 2021-04-06 厦门芯一代集成电路有限公司 一种浅沟道超结mos半导体功率器件

Also Published As

Publication number Publication date
CN114664919A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US7638370B2 (en) Method for producing multi-gate field-effect transistor with fin structure having drain-extended MOS field-effect transistor
KR101213526B1 (ko) 반도체 장치
CN108321203B (zh) 半导体器件及其制造方法
US6521487B1 (en) Method for making a thyristor
US9184287B2 (en) Native PMOS device with low threshold voltage and high drive current and method of fabricating the same
US5594264A (en) LDD semiconductor device with peak impurity concentrations
CN107564901B (zh) 具有esd保护功能的ldmos器件及其版图
US7138689B2 (en) Semiconductor device and manufacturing method thereof
US9972721B1 (en) Thick FDSOI source-drain improvement
US7642617B2 (en) Integrated circuit with depletion mode JFET
US20130049116A1 (en) Semiconductor device and method for manufacturing the same
CN114664919B (zh) 一种沟道重掺杂的抗总剂量nmos器件
US20080157198A1 (en) High-voltage semiconductor device and method of manufacturing thereof
CN111509044B (zh) 半导体结构及其形成方法
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
JP2014130920A (ja) ２重ウエル構造ｓｏｉ放射線センサおよびその製造方法
US20050040464A1 (en) Soi type mosfet
US20160071940A1 (en) Semiconductor device
CN111509029A (zh) 半导体器件及其形成方法
JP2003347545A (ja) 縦型電界効果トランジスタ
CN104659084A (zh) 抗辐射鳍型沟道双栅场效应晶体管及其制备方法
Yeh et al. Temperature dependence of hot-carrier-induced degradation in 0.1 μm SOI nMOSFETs with thin oxide
JPH0621447A (ja) 短チャネル電界効果トランジスタ
US20050199968A1 (en) Semiconductor device and method for fabricating the same
CN116487369A (zh) 一种衬底加固的源区边缘P型重掺杂抗辐照NMOS FinFET结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant