しかしながら、前記従来の半導体装置の製造方法は、P型チャネル拡散層103又はP型ポケット拡散層107等の不純物拡散層を形成する際の不純物としてインジウムイオンを用いた場合は、インジウムイオンの活性化率が低いため、十分な活性化濃度を得られないという問題がある。
また、インジウムイオンの活性化濃度を高めるためにインジウムイオンの注入ドーズ量を増やすと、インジウム原子は質量数が大きいため、半導体基板100におけるイオン注入領域が容易にアモルファス化されて、過渡増速拡散(Transient enhanced diffusion:以下、TEDと略称する。)が生じ、TEDが生じている間にインジウムの異常拡散が起こってしまうという問題も発生する。ここで、TEDとは、シリコン基板中に存在する格子間シリコン又は原子空孔等の過剰点欠陥と不純物原子とが相互作用することによって生じる、増速された異常拡散現象をいう。このときの過剰点欠陥は、主にイオン注入の注入ダメージにより導入されることが多く、従って、より浅く急峻な拡散層を得るために質量数が比較的に大きいインジウムイオンを注入したとしても、注入したインジウムイオンからなるドーパントの活性化が不十分となる。
このように、従来の半導体装置の製造方法は、トランジスタの微細化に不可欠な浅く且つ急峻なチャネル拡散層を、十分な活性化濃度を持つように形成することは困難である。
本発明は、前記従来の問題を解決し、チャネル拡散層における不純物濃度プロファイルを急峻で且つ浅接合化することによって短チャネル効果を抑制すると共に、十分な活性化濃度を有する低抵抗なチャネル拡散層によって高駆動力を維持する微細デバイスを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体装置におけるチャネル拡散層又はポケット拡散層に該チャネル拡散層又はポケット拡散層に導入された不純物(ドーパント)の活性化濃度を向上する炭素を添加する構成とする。
具体的に、本発明に係る第1の半導体装置は、第1導電型の半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極と、半導体領域におけるゲート電極の下方に形成された第1導電型のチャネル拡散層とを備え、チャネル拡散層は不純物として炭素を含むことを特徴とする。
第1の半導体装置によると、チャネル拡散層に添加された炭素がチャネル拡散層における不純物の過渡増速拡散を抑制すると共に、導入された不純物の活性化率を向上させる。このため、微細化に伴うチャネル拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、チャネル拡散層を十分な活性化濃度によって低抵抗化することができるので、高駆動力を維持できるようになる。
第1の半導体装置は、ゲート電極の側面上に形成されたサイドウォールと、半導体領域におけるサイドウォールの側方の領域に形成された第2導電型のソース・ドレイン拡散層とをさらに備え、ソース・ドレイン拡散層は炭素を含まないことが好ましい。このようにすると、炭素の添加が必要な領域にのみ炭素が含まれるため、炭素による汚染を防止することができる。
この場合に、ソース・ドレイン拡散層は、チャネル拡散層とは間隔をおいて形成されていることが好ましい。
第1の半導体装置は、半導体領域におけるゲート電極の側部の下側に形成された第2導電型のエクステンション拡散層をさらに備えていることが好ましい。
この場合に、第1の半導体装置は、半導体領域におけるエクステンション拡散層の下側に、該エクステンション拡散層と接して形成された第1導電型のポケット拡散層をさらに備えていることが好ましい。
第1の半導体装置において、チャネル拡散層に導入された不純物イオンは、質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
本発明に係る第2の半導体装置は、第1導電型の半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極と、半導体領域におけるゲート電極の側部の下側に形成された第2導電型のエクステンション拡散層と、半導体領域におけるエクステンション拡散層の下側に、該エクステンション拡散層と接して形成された第1導電型のポケット拡散層とを備え、ポケット拡散層は不純物として炭素を含むことを特徴とする。
第2の半導体装置によると、ゲート電極の側部の下方に形成されたポケット拡散層に添加された炭素がポケット拡散層における不純物の過渡増速拡散を抑制すると共に、導入された不純物(ドーパント)の活性化率を向上させる。このため、微細化に伴うポケット拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、ポケット拡散層を十分な活性化濃度によってチャネル拡散層の空乏化を抑止することができるので、短チャネル効果を抑制することが可能となる。
第2の半導体装置は、ゲート電極の側面上に形成されたサイドウォールと、半導体領域におけるサイドウォールの側方の領域に形成された第2導電型のソース・ドレイン拡散層とをさらに備え、ソース・ドレイン拡散層におけるポケット拡散層から離れた領域は炭素を含まないことが好ましい。このようにすると、炭素の添加が必要な領域にのみ炭素が含まれるため、炭素による汚染を防止することができる。
第2の半導体装置において、ポケット拡散層に導入された不純物イオンは、質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
第1又は第2の半導体装置において、半導体領域はシリコンからなることが好ましい。
本発明に係る第1の半導体装置の製造方法は、第1導電型の半導体領域に第1導電型の第1の不純物イオンをイオン注入することにより、チャネル注入層を形成する工程(a)と、半導体領域におけるチャネル形成領域に、炭素又は炭素を含む分子からなる第2の不純物イオンを選択的にイオン注入することにより、チャネル注入層に炭素注入層を形成する工程(b)と、工程(a)及び工程(b)よりも後に、半導体領域に対して第1の熱処理を行なうことにより、半導体領域にチャネル注入層及び炭素注入層から第1の不純物イオンが拡散してなるチャネル拡散層を形成する工程(c)と、半導体領域におけるチャネル拡散層の上にゲート絶縁膜を形成する工程(d)と、ゲート絶縁膜の上にゲート電極を形成する工程(e)とを備え、チャネル拡散層は第2の不純物イオンによる炭素を含むことを特徴とする。
第1の半導体装置の製造方法によると、半導体領域におけるチャネル形成領域に、炭素又は炭素を含む分子からなる第2の不純物イオンを選択的にイオン注入することによってチャネル注入層に炭素注入層を形成する。このため、その後の熱処理によりチャネル拡散層を形成する際に、チャネル注入層に不純物として注入された炭素がチャネル拡散層における第1の不純物の過渡増速拡散を抑制すると共に、注入された第1の不純物の活性化率を向上させる。その結果、微細化に伴うチャネル拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、チャネル拡散層を十分な活性化濃度によって低抵抗化することが可能となる。
第1の半導体装置の製造方法は、工程(a)と工程(b)との間に、半導体領域の上に、チャネル形成領域を開口部に持つマスクパターンを形成する工程をさらに備え、工程(b)において、マスクパターンを用いて第2の不純物イオンをチャネル形成領域に選択的にイオン注入することにより炭素注入層を形成することが好ましい。
第1の半導体装置の製造方法は、工程(a)よりも前に、半導体領域の上に、チャネル形成領域を開口部に持つマスクパターンを形成する工程をさらに備え、工程(a)において、マスクパターンを用いて第1の不純物イオンをチャネル形成領域に選択的にイオン注入することによりチャネル注入層を形成し、工程(b)において、マスクパターンを用いて、第2の不純物イオンをチャネル形成領域に選択的にイオン注入することにより、炭素注入層を形成することが好ましい。
第1の半導体装置の製造方法は、工程(e)よりも後に、ゲート電極をマスクとして、半導体領域に第2導電型の第3の不純物イオンをイオン注入することによりエクステンション注入層を形成する工程(f)と、工程(f)よりも後に、半導体領域に対して第2の熱処理を行なうことにより、エクステンション注入層から第3の不純物イオンが拡散してなるエクステンション拡散層を形成する工程(g)とをさらに備えていることが好ましい。
この場合に、第1の半導体装置の製造方法は、工程(e)と工程(g)との間に、ゲート電極をマスクとして、半導体領域に第1導電型の第4の不純物イオンをイオン注入することによりポケット注入層を形成する工程をさらに備え、工程(g)において、第2の熱処理によって、エクステンション拡散層の下側に、ポケット注入層から第4の不純物イオンが拡散してなるポケット拡散層を形成することが好ましい。
第1の半導体装置の製造方法は、工程(e)よりも後に、ゲート電極の側面上にサイドウォールを形成する工程(h)と、工程(h)よりも後に、サイドウォールをマスクとして、半導体領域に第2導電型の第5の不純物イオンをイオン注入することにより、ソース・ドレイン注入層を形成する工程(i)と、工程(i)よりも後に、半導体領域に対して第3の熱処理を行なうことにより、ソース・ドレイン注入層から第5の不純物イオンが拡散してなるソース・ドレイン拡散層を形成する工程(j)とをさらに備えていることが好ましい。
第1の半導体装置の製造方法は、工程(a)よりも前に、半導体領域上にダミーゲート電極を形成する工程(1)と、ダミーゲート電極の両側面上にサイドウォールを形成する工程(2)と、工程(2)よりも後に、半導体領域の上にダミーゲート電極の上面を露出する絶縁膜を形成する工程(3)と、工程(3)よりも後に、ダミーゲート電極を選択的に除去することにより、サイドウォール同士の間から半導体領域を露出する工程(4)とをさらに備え、工程(a)において、絶縁膜をマスクとして、露出した半導体領域に第1の不純物イオンをイオン注入することによりチャネル注入層を形成し、工程(b)において、絶縁膜をマスクとして半導体領域に第2の不純物イオンをイオン注入することにより、炭素注入層を形成することが好ましい。
第1の半導体装置の製造方法において、第1の不純物イオンは質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
第1の半導体装置の製造方法において、工程(a)では、チャネル注入層は、第1の不純物イオンのイオン注入によってアモルファス化されないことが好ましい。
本発明に係る第2の半導体装置の製造方法は、第1導電型の半導体領域の上にゲート絶縁膜を形成する工程(a)と、ゲート絶縁膜の上にゲート電極を形成する工程(b)と、ゲート電極をマスクとして、半導体領域に第2導電型の第1の不純物イオンをイオン注入することにより、エクステンション注入層を形成する工程(c)と、ゲート電極をマスクとして、半導体領域に第1導電型の第2の不純物イオンをイオン注入することにより、ポケット注入層を形成する工程(d)と、半導体領域におけるポケット形成領域に、炭素又は炭素を含む分子からなる第3の不純物イオンを選択的にイオン注入することにより、炭素注入層を形成する工程(e)と、工程(c)、工程(d)及び工程(e)よりも後に、半導体領域に対して第1の熱処理を行なうことにより、半導体領域におけるゲート電極の側部の下側に、エクステンション注入層から第1の不純物イオンが拡散してなるエクステンション拡散層と、該エクステンション拡散層の下側にポケット注入層から第2の不純物イオンが拡散してなるポケット拡散層とを形成する工程(f)とを備え、ポケット拡散層は、第3の不純物イオンによる炭素を含むことを特徴とする。
第2の半導体装置の製造方法によると、半導体領域におけるポケット形成領域に、炭素又は炭素を含む分子からなる第3の不純物イオンを選択的にイオン注入することにより、炭素注入層を形成する。このため、その後の熱処理によりポケット拡散層を形成する際に、ポケット注入層に不純物として注入された炭素がチャネル拡散層における第2の不純物の過渡増速拡散を抑制すると共に、注入された第2の不純物の活性化率を向上させる。これにより、微細化に伴うポケット拡散層に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、ポケット拡散層を十分な活性化濃度によって空乏化をより確実に抑止することができる。その結果、短チャネル効果を抑制することが可能となる。
第2の半導体装置の製造方法は、工程(f)よりも後に、ゲート電極の側面上にサイドウォールを形成する工程(g)と、工程(g)よりも後に、サイドウォールをマスクとして、半導体領域に第2導電型の第4の不純物イオンをイオン注入することにより、ソース・ドレイン注入層を形成する工程(h)と、工程(h)よりも後に、半導体領域に対して第2の熱処理を行なうことにより、ソース・ドレイン注入層から第4の不純物イオンが拡散してなるソース・ドレイン拡散層を形成する工程(i)とをさらに備えていることが好ましい。
第2の半導体装置の製造方法において、第2の不純物イオンは質量数が相対的に大きい重イオンであることが好ましい。
この場合に、重イオンはインジウムイオンであることが好ましい。
第1又は第2の半導体装置の製造方法において、半導体領域はシリコンからなることが好ましい。
本発明に係る第1の半導体装置及びその製造方法によると、チャネル拡散層に炭素を添加することにより、炭素がチャネル拡散層を形成する際の熱処理時に、不純物の過渡増速拡散を抑制すると共に該不純物の活性化率を向上させる。このため、微細化に伴うチャネル拡散層の不純物プロファイルの急峻化及び浅接合化を得ながら、活性化濃度を十分に高めることができるので、短チャネル効果を抑制しながら、低抵抗なチャネル拡散層を実現できる。その結果、高駆動力を維持する微細デバイスを実現することができる。
本発明に係る第2の半導体装置及びその製造方法によると、ポケット拡散層に炭素を添加することにより、炭素がポケット拡散層を形成する際の熱処理時に、不純物の過渡増速拡散を抑制すると共に該不純物の活性化率を向上させる。このため、微細化に伴うポケット拡散層の不純物プロファイルの急峻化及び浅接合化を得ながら、活性化濃度を十分に高めることができるので、短チャネル効果を抑制したポケット拡散層を実現できる。その結果、高駆動力を維持する微細デバイスを実現することができる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る半導体装置であって、MIS型トランジスタの断面構成を示している。図1に示すように、第1の実施形態に係るMIS型トランジスタは、P型シリコン(Si)からなる半導体基板100の主面上に選択的に形成され、膜厚が1.5nm程度の酸化シリコン(SiO2 )からなるゲート絶縁膜101と、その上に形成された膜厚が150nm程度のポリシリコン又はポリメタルからなるゲート電極102とを有している。
半導体基板100の上で且つゲート絶縁膜101及びゲート電極102の両側面上には、例えば窒化シリコン(SiN)からなるサイドウォール108が形成されている。
半導体基板100におけるゲート絶縁膜101及びサイドウォール108の下方にはP型チャネル拡散層103が形成されると共に、半導体基板100におけるサイドウォール108の両側方部分にはN型高濃度ソース・ドレイン拡散層105が形成されている。
P型チャネル拡散層103における各サイドウォール108の下側部分には、N型エクステンション拡散層106がそれぞれ形成され、該各N型エクステンション拡散層106の下側には、P型ポケット拡散層107がそれぞれ形成されている。
第1の実施形態の特徴として、P型チャネル拡散層103におけるゲート絶縁膜101の下側部分には、炭素(C)が選択的に導入された炭素含有領域110が形成されている。このP型チャネル拡散層103に導入された炭素がP型チャネル拡散層103におけるP型不純物の過渡増速拡散を抑制する。その上、導入されたP型不純物の活性化率を向上させるため、微細化に伴うP型チャネル拡散層103に急峻で且つ浅接合化された不純物濃度プロファイルを実現しながら、該P型チャネル拡散層103における活性化率が向上する。このP型不純物の活性化率の向上によってP型チャネル拡散層103が低抵抗化するので、MIS型半導体装置の高駆動力を維持することができる。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図2(a)〜図2(d)及び図3(a)〜図3(d)は本発明の第1の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図2(a)に示すように、P型シリコンからなる半導体基板100に対してP型不純物であるインジウム(In)イオンを注入エネルギーが約70keV及び注入ドーズ量が約5×1012ions/cm2 の注入条件でイオン注入を行なって、半導体基板100の上部にP型チャネル注入層103Aを形成する。その後、半導体基板100に対してP型不純物であるボロン(B)イオンを注入エネルギーが約80keV及び注入ドーズ量が約1×1013ions/cm2 の第1の注入条件で浅いイオン注入を行ない、その後、注入エネルギーが約200keV及び注入ドーズ量が約1×1013ions/cm2 の第2の注入条件で深いイオン注入を行なうことにより、半導体基板100におけるP型チャネル注入層103Aの下側にP型ウェル注入層104Aを形成する。このように、P型ウェル注入層104Aは、P型チャネル注入層103Aと比べて注入深さが深くなるように注入する。
次に、図2(b)に示すように、リソグラフィ法により、P型チャネル注入層103A及びP型ウェル注入層104Aが形成された半導体基板100の上に、MIS型トランジスタのチャネル形成領域を開口する開口部109aを有するレジストパターン109を形成する。このように、レジストパターン109は、MIS型トランジスタのソース・ドレイン形成領域を覆い且つチャネル形成領域を露出する開口部109aを有することが望ましい。その後、レジストパターン109をマスクとして、半導体基板100におけるチャネル形成領域に炭素イオンを注入エネルギーが約40keV及び注入ドーズ量が約5×1014ions/cm2 の注入条件でイオン注入して、半導体基板100のチャネル形成領域の上部に炭素注入層110Aを形成する。
次に、図2(c)に示すように、レジストパターン109をアッシング等により除去した後、半導体基板100を約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第1の急速熱処理(RTA)を行なう。この第1の急速熱処理により、半導体基板100の上部には、P型チャネル注入層103Aのインジウムイオンが拡散してなるP型チャネル拡散層103と、P型ウェル注入層104Aのボロンイオンが拡散してなるP型ウェル104とが形成される。ここで、P型ウェル104は、P型チャネル拡散層103よりも拡散深さが深く、且つP型チャネル拡散層103の下側に接して形成される。さらに、P型チャネル拡散層103の上部には、炭素注入層110Aの炭素イオンが拡散してなる炭素含有領域110が浅く形成される。なお、本願明細書において、ピーク温度を保持しない急速熱処理とは、熱処理温度がピーク温度に達すると同時に降温する熱処理をいう。
次に、図2(d)に示すように、半導体基板100の主面に、例えば熱酸化法により膜厚が約1.5nmの酸化シリコンからなるゲート絶縁膜101を形成し、続いて、ゲート絶縁膜101の上で且つ炭素含有領域110の上に、膜厚が約150nmのポリシリコンからなるゲート電極102を選択的に形成する。ここで、ゲート絶縁膜101にはシリコン酸化膜を用いたが、これに限られず、酸窒化シリコン(SiON)を用いてもよく、さらには、酸化ハフニウム(HfOx )又はハフニウムシリケート(HfSiOx )等の高誘電体膜(high−k膜)を用いてもよい。また、ゲート電極102にはポリシリコンを用いたが、ポリシリコンに代えて、タングステン(W)若しくはタンタルナイトライド(TaN)等からなるメタルゲートを用いてもよく、またニッケル(Ni)等の金属をフルシリサイド化したFUSI(Fully−silicide)シリサイドゲートを用いてもよい。ここで、フルシリサイド化とは、ゲート絶縁膜等の上に形成した金属をすべてシリサイド膜とする手法である。
次に、図3(a)に示すように、ゲート電極102をマスクとして半導体基板100に対してN型不純物であるヒ素(As)イオンを注入エネルギーが約1keV及び注入ドーズ量が約2×1014ions/cm2 の注入条件でイオン注入を行なって、半導体基板100における炭素含有領域110の外側の領域にN型エクステンション注入層106Aを形成する。このイオン注入工程においては、ゲート電極102をマスクとして半導体基板100に対して、P型不純物であるインジウム(In)イオンを注入エネルギーが約100keV及び注入ドーズ量が約4×1013ions/cm2 の注入条件でイオン注入を行なって、N型エクステンション注入層106Aの下側にP型ポケット注入層107Aを形成することが好ましい。このとき、P型ポケット注入層107Aは、N型エクステンション注入層106Aよりも注入深さが深くなるように注入する。
次に、図3(b)に示すように、半導体基板100に対して約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第2の急速熱処理を行なう。この第2の急速熱処理により、半導体基板100におけるゲート電極102の両側方の領域にN型エクステンション注入層106Aに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つN型エクステンション拡散層106が形成される。これと同時に、N型エクステンション拡散層106の下側には、P型ポケット注入層107Aに含まれるインジウムイオンが拡散してなるP型ポケット拡散層107がn型エクステンション拡散層106の下部と接して形成される。
次に、図3(c)に示すように、例えばCVD法により、半導体基板100の上にゲート電極102を含む全面にわたって膜厚が約50nmのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して、例えばフッ化炭素を主成分とするエッチングガスを用いた異方性エッチングを行なうことにより、ゲート電極102におけるゲート長方向の両側面上に窒化シリコンからなるサイドウォール108を形成する。ここで、サイドウォール108の組成は、窒化シリコンに限られず、例えば酸化シリコンを用いてもよく、さらには、酸化シリコンと窒化シリコンとからなる積層膜を用いてもよい。このような積層膜を用いる場合には、サイドウォール108における少なくとも半導体基板100の主面と接する部分に酸化シリコンを形成するのが好ましい。
次に、図3(d)に示すように、ゲート電極102及びサイドウォール108をマスクとして、半導体基板100に対してN型不純物であるヒ素イオンを注入エネルギーが約10keV及び注入ドーズ量が約3×1015ions/cm2 の注入条件でイオン注入する。続いて、半導体基板100に対して約200℃/秒〜250℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第3の急速熱処理を行なう。この第3の急速熱処理により、半導体基板100におけるサイドウォール108の両側方の領域にヒ素イオンが拡散してなり、N型エクステンション拡散層106と接続され且つ該N型エクステンション拡散層106よりも深い接合面を持つN型高濃度ソース・ドレイン拡散層105が形成される。
以上説明したように、第1の実施形態によると、図2(b)及び図2(c)に示す工程において、半導体基板100にインジウムイオンのイオン注入を行なってP型チャネル注入層103Aを形成した後、炭素イオンをチャネル形成領域に選択的にイオン注入して炭素注入層110Aを形成する。その後、P型チャネル注入層103A中のインジウムイオンを活性化する活性化アニール(第1の急速熱処理)を行なう。
このように、第1の実施形態においては、半導体基板100のチャネル形成領域に炭素イオンを注入した後、P型チャネル注入層103A中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをP型チャネル拡散層103に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素イオンをチャネル形成領域に選択的に注入するため、半導体装置における炭素が不要な部位には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
以上のことから、インジウムイオンの注入によってP型チャネル拡散層103を形成する場合の特徴である急峻で且つ浅い接合を得ながら、インジウムイオンの活性化率を向上できることによる低抵抗なP型チャネル拡散層103を確実に形成することができる。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
図4は本発明の第2の実施形態に係る半導体装置であって、MIS型トランジスタの断面構成を示している。図4において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。
図4に示すように、第2の実施形態に係るMIS型トランジスタは、半導体基板100におけるゲート電極102の下側に位置するP型チャネル拡散層103が、各N型高濃度ソース・ドレイン拡散層105の内側の端部と間隔をおいて設けられている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図5(a)〜図5(d)及び図6(a)〜図6(d)は本発明の第2の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図5(a)に示すように、P型シリコンからなる半導体基板100に対してP型不純物であるボロン(B)イオンを注入エネルギーが約80keV及び注入ドーズ量が約1×1013ions/cm2 の第1の注入条件で浅いイオン注入を行ない、その後、注入エネルギーが約200keV及び注入ドーズ量が約1×1013ions/cm2 の第2の注入条件で深いイオン注入を行なうことにより、半導体基板100の上部にP型ウェル注入層104Aを形成する。
次に、図5(b)に示すように、リソグラフィ法により、P型ウェル注入層104Aが形成された半導体基板100の上に、MIS型トランジスタのチャネル形成領域を開口する開口部109aを有するレジストパターン109を形成する。このように、レジストパターン109は、MIS型トランジスタのソース・ドレイン形成領域を覆い且つチャネル形成領域を露出する開口部109aを有することが望ましい。その後、レジストパターン109をマスクとして、半導体基板100におけるチャネル形成領域にP型不純物であるインジウム(In)イオンを注入エネルギーが約70keV及び注入ドーズ量が約5×1012ions/cm2 の注入条件でイオン注入してP型チャネル注入層103Bを形成する。続いて、レジストパターン109をマスクとして、炭素イオンを注入エネルギーが約40keV及び注入ドーズ量が約5×1014ions/cm2 の注入条件でイオン注入して、P型チャネル注入層103Bの上部に炭素注入層110Bを形成する。このように、炭素注入層110Bは、P型チャネル注入層103Bと比べて注入深さが浅くなるように形成する。さらに、このイオン注入工程においては、インジウムイオン及び炭素イオンの注入によって半導体基板100にアモルファス層が形成されない注入ドーズ量でイオン注入を行なう。
次に、図5(c)に示すように、レジスト109を除去した後、半導体基板100を約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第1の急速熱処理(RTA)を行なう。
第2の実施形態においては、図5(b)に示すインジウムイオン及び炭素イオンの注入工程と、図5(c)に示す第1の急速熱処理工程とからなる一連の工程を、P型チャネル拡散層103の不純物濃度が所望の不純物濃度になるまで繰り返して行なう。例えば、この繰り返し工程が2回の場合には、1回のインジウムイオン及び炭素イオンの注入工程における注入ドーズ量では半導体基板100にアモルファス層が形成されず、且つ2回分のインジウムイオンの注入ドーズ量の合計によって所望の不純物濃度を有するP型チャネル拡散層103を得られるようにする。その結果、複数回の繰り返し工程を行なった後には、半導体基板100の上部には、複数回で注入されたP型チャネル注入層103Bが拡散してなるP型チャネル拡散層103と、P型ウェル注入層104Aが拡散してなるP型ウェル104とが形成される。ここで、P型ウェル104は、P型チャネル拡散層103と比べて拡散深さが深く且つP型チャネル拡散層103の側部及び下部を覆うように形成される。なお、チャネル形成領域には、複数回で注入された炭素注入層110Bからなる炭素含有領域110がP型チャネル拡散層103の上部に浅く形成される。
次に、図5(d)に示すように、半導体基板100の主面に膜厚が約1.5nmの酸化シリコンからなるゲート絶縁膜101を形成し、続いて、ゲート絶縁膜101の上で且つ炭素含有領域110の上に、膜厚が約150nmのポリシリコン又はポリメタル等からなるゲート電極102を選択的に形成する。
次に、図6(a)に示すように、ゲート電極102をマスクとして半導体基板100に対してN型不純物であるヒ素(As)イオンを注入エネルギーが約1keV及び注入ドーズ量が約2×1014ions/cm2 の注入条件でイオン注入を行なって、半導体基板100における炭素含有領域110の外側の領域にN型エクステンション注入層106Aを形成する。このイオン注入工程においては、ゲート電極102をマスクとして半導体基板100に対して、P型不純物であるインジウム(In)イオンを注入エネルギーが約100keV及び注入ドーズ量が約4×1013ions/cm2 の注入条件でイオン注入を行なって、N型エクステンション注入層106Aの下側にP型ポケット注入層107Aを形成することが好ましい。このとき、P型ポケット注入層107Aは、N型エクステンション注入層106Aよりも注入深さが深くなるように注入する。
次に、図6(b)に示すように、半導体基板100に対して約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第2の急速熱処理を行なう。この第2の急速熱処理により、半導体基板100におけるゲート電極102の両側方の領域にN型エクステンション注入層106Aに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つN型エクステンション拡散層106が形成される。これと同時に、N型エクステンション拡散層106の下側には、P型ポケット注入層107Aに含まれるインジウムイオンが拡散してなるP型ポケット拡散層107がn型エクステンション拡散層106の下部と接して形成される。
次に、図6(c)に示すように、例えばCVD法により、半導体基板100の上にゲート電極102を含む全面にわたって膜厚が約50nmのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、ゲート電極102におけるゲート長方向の両側面上に窒化シリコンからなるサイドウォール108を形成する。
次に、図6(d)に示すように、ゲート電極102及びサイドウォール108をマスクとして、半導体基板100に対してN型不純物であるヒ素イオンを注入エネルギーが約10keV及び注入ドーズ量が約3×1015ions/cm2 の注入条件でイオン注入を行なう。続いて、半導体基板100に対して約200℃/秒〜250℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第3の急速熱処理を行なう。この第3の急速熱処理により、半導体基板100におけるサイドウォール108の両側方の領域にヒ素イオンが拡散してなり、N型エクステンション拡散層106と接続され且つ該N型エクステンション拡散層106よりも深い接合面を持つN型高濃度ソース・ドレイン拡散層105が形成される。
以上説明したように、第2の実施形態によると、図5(b)及び図5(c)に示す工程において、半導体基板100のチャネル形成領域にインジウムイオンを選択的にイオン注入してP型チャネル注入層103Bを形成した後、形成したP型チャネル注入層103Bの上部に炭素イオンを選択的に注入して炭素注入層110Bを形成する。その後、P型チャネル注入層103B中のインジウムイオンを活性化する活性化アニール(第1の急速熱処理)を行なう。
このように、第2の実施形態においては、チャネル形成領域に炭素イオンを注入してからP型チャネル注入層103B中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをP型チャネル拡散層103に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素イオンをチャネル形成領域に選択的に注入するため、半導体装置における炭素が不要な部位には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
さらに、第2の実施形態においては、半導体基板100がアモルファス化しない注入ドーズ量となるように複数回に分けてインジウム及び炭素の各イオン注入を行なう共に、イオン注入ごとに第1の急速熱処理によってインジウムイオンの活性化及び半導体基板100の結晶性を回復する。このため、半導体基板100がイオン注入によりアモルファス化することがなく、アモルファス化によって生じる問題を回避することができる。例えば、アモルファス・クリスタル界面が形成された状態でインジウムイオンの拡散を行なうと、熱処理時に形成される結晶欠陥層にインジウムイオンが偏析する異常拡散現象が起こることを本願発明者は見出している。しかしながら、第2の実施形態によれば、半導体基板100がアモルファス化することがないため、インジウムイオンのイオン注入を複数回行なって総ドーズ量を高めたとしても、インジウムイオンの異常拡散を防ぐことができる。
なお、インジウムイオンと炭素イオンとを複数回に分けて注入する際には、各イオン注入の角度、例えばツイスト角を注入ごとに変更して回転注入を行なってもよい。また、インジウムイオンにおける注入ドーズ量の総量がアモルファス化するドーズ量と比べて十分に小さい場合は、炭素イオンのみを複数回に分けてイオン注入してもよい。
以上のことから、上記の条件を満たす炭素イオン注入を行なうことにより、インジウムイオンの注入によって形成するP型不純物拡散層の特徴である急峻で浅い接合を得ながら、インジウムイオンの活性化率を向上した低抵抗なP型チャネル拡散層103を確実に形成することができる。
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
図7は本発明の第3の実施形態に係る半導体装置であって、MIS型トランジスタの断面構成を示している。図7において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。
図7に示すように、第3の実施形態に係るMIS型トランジスタは、ゲート電極115が、タングステン(W)、タンタルナイトライド(TaN)等の金属からなり、ゲート絶縁膜114は、半導体基板100の主面上だけでなく、各サイドウォール108との内側の側面との間にも形成されている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図8(a)〜図8(d)及び図9(a)〜図9(e)は本発明の第3の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図8(a)に示すように、P型シリコンからなる半導体基板100に対してP型不純物であるボロン(B)イオンを注入エネルギーが約80keV及び注入ドーズ量が約1×1013ions/cm2 の第1の注入条件で浅いイオン注入を行ない、その後、注入エネルギーが約200keV及び注入ドーズ量が約1×1013ions/cm2 の第2の注入条件で深いイオン注入を行なうことにより、半導体基板100の上部にP型ウェル注入層104Aを形成する。
次に、図8(b)に示すように、P型ウェル注入層104Aが形成された半導体基板100に対して約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第1の急速熱処理(RTA)を行なう。この第1の急速熱処理により、半導体基板100の上部に、P型ウェル注入層104Aが拡散してなるP型ウェル104を形成する。その後、半導体基板100の主面上のチャネル形成領域に、膜厚が1.5nm程度の酸化シリコンからなる下地絶縁膜111と、その上に膜厚が150nm程度のポリシリコンからなるダミーゲート電極112とを選択的に形成する。
次に、図8(c)に示すように、ダミーゲート電極112をマスクとして半導体基板100に対してN型不純物であるヒ素(As)イオンを注入エネルギーが約1keV及び注入ドーズ量が約2×1014ions/cm2 の注入条件でイオン注入を行なって、半導体基板100におけるダミーゲート電極112の両側方の領域にN型エクステンション注入層106Aを形成する。このイオン注入工程においては、ダミーゲート電極112をマスクとして半導体基板100に対して、P型不純物であるインジウム(In)イオンを注入エネルギーが約100keV及び注入ドーズ量が約4×1013ions/cm2 の注入条件でイオン注入を行なって、N型エクステンション注入層106Aの下側にP型ポケット注入層107Aを形成することが好ましい。このとき、P型ポケット注入層107Aは、N型エクステンション注入層106Aよりも注入深さが深くなるように注入する。
次に、図8(d)に示すように、半導体基板100に対して約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第2の急速熱処理を行なう。この第2の急速熱処理により、半導体基板100におけるダミーゲート電極112の両側方の領域にN型エクステンション注入層106Aに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つN型エクステンション拡散層106が形成される。これと同時に、N型エクステンション拡散層106の下側には、P型ポケット注入層107Aに含まれるインジウムイオンが拡散してなるP型ポケット拡散層107がn型エクステンション拡散層106の下部と接して形成される。
次に、図9(a)に示すように、例えばCVD法により、半導体基板100の上にダミーゲート電極112を含む全面にわたって膜厚が約50nmのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、ダミーゲート電極112におけるゲート長方向の両側面上に窒化シリコンからなるサイドウォール108を形成する。その後、ダミーゲート電極112及びサイドウォール108をマスクとして、半導体基板100に対してN型不純物であるヒ素イオンを注入エネルギーが約10keV及び注入ドーズ量が約3×1015ions/cm2 の注入条件でイオン注入を行なう。続いて、半導体基板100に対して約200℃/秒〜250℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第3の急速熱処理を行なう。この第3の急速熱処理により、半導体基板100におけるサイドウォール108の両側方の領域にヒ素イオンが拡散してなり、N型エクステンション拡散層106と接続され且つ該N型エクステンション拡散層106よりも深い接合面を持つN型高濃度ソース・ドレイン拡散層105が形成される。
次に、図9(b)に示すように、例えばCVD法により、半導体基板100の上に、ダミーゲート電極112及びサイドウォール108を含む全面にわたって膜厚が約150nm〜200nmのシリコン酸化膜を堆積する。その後、化学機械的研磨(CMP)法により、堆積したシリコン酸化膜に対してダミーゲート電極112の上面が露出するまで全面的に研磨を行なって、シリコン酸化膜からその表面が平坦化された層間絶縁膜113を形成する。
次に、図9(c)に示すように、例えば臭化水素(HBr)からなるエッチングガス又は塩素(Cl2 )と酸素(O2 )とを混合したエッチングガスを用いたドライエッチングにより、層間絶縁膜113から露出したダミーゲート電極112及び下地絶縁膜111を順次選択的に除去して層間絶縁膜113、すなわちサイドウォール108同士の間に開口部113aを形成する。これにより、半導体基板100におけるゲート電極形成領域の表面を露出させる。その後、層間絶縁膜113及びサイドウォール108をマスクとして、半導体基板100におけるチャネル形成領域にP型不純物であるインジウム(In)イオンを注入エネルギーが約70keV及び注入ドーズ量が約5×1012ions/cm2 の注入条件でイオン注入してP型チャネル注入層103Cを形成する。続いて、サイドウォール108の間の開口部113aから、炭素イオンを注入エネルギーが約40keV及び注入ドーズ量が約5×1014ions/cm2 の注入条件でイオン注入して、P型チャネル注入層103Cの上部に炭素注入層110Cを形成する。このように、炭素注入層110Cは、P型チャネル注入層103Cと比べて注入深さが浅くなるように形成する。
次に、図9(d)に示すように、半導体基板100を約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第4の急速熱処理を行なう。この第4の急速熱処理により、半導体基板100におけるチャネル形成領域の上部に、P型チャネル注入層103Cが拡散してなるP型チャネル拡散層103が形成される。さらに、チャネル形成領域には、炭素注入層110Cからなる炭素含有領域110がP型チャネル拡散層103の上部に浅く形成される。
次に、図9(e)に示すように、CVD法により、層間絶縁膜113の上に開口部113aを含む全面にわたって膜厚が1.0〜2.0nm程度、好ましくは1.5nmの酸化シリコンからなるゲート絶縁膜114と、CVD法により、ゲート絶縁膜114の上に膜厚が150nm程度のタングステンからなるゲート電極形成用の金属膜を形成する。その後、CMP法により、金属膜における層間絶縁膜113上の不要部分を研磨により除去して、開口部113aの底面及び内壁面上ゲート絶縁膜114とその内側に金属膜からなるゲート電極115を形成する。ここで、ゲート絶縁膜114には、シリコン酸化膜を用いたが、SiON膜又は酸化ハフニウム(HfOx )若しくはハフニウムシリケート(HfSiOx )等の高誘電体膜(high−k膜)を用いてもよい。
以上説明したように、第3の実施形態によると、図9(c)及び図9(d)に示す工程において、半導体基板100における層間絶縁膜113に設けた開口部113aから露出するチャネル形成領域にインジウムイオンのイオン注入を行なってP型チャネル注入層103Cを形成した後、形成したP型チャネル注入層103Cの上部に炭素イオンを選択的に注入して炭素注入層110Cを形成する。その後、P型チャネル注入層103C中のインジウムイオンを活性化する活性化アニール(第4の急速熱処理)を行なう。
このように、第3の実施形態においては、ダミーゲート電極をメタルゲート電極に置換する製造方法であっても、チャネル形成領域に炭素イオンを注入してからP型チャネル注入層103C中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをP型チャネル拡散層103に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素イオンをチャネル形成領域に選択的に注入するため、半導体装置における炭素が不要な部位には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
以上のことから、インジウムイオンの注入によって形成するP型不純物拡散層の特徴である急峻で浅い接合を得ながら、インジウムイオンの活性化率を向上した低抵抗なP型チャネル拡散層103を確実に形成することができる。
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
図10は本発明の第4の実施形態に係る半導体装置であって、MIS型トランジスタの断面構成を示している。図10において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。
図10に示すように、第4の実施形態に係るMIS型トランジスタは、半導体基板100における各サイドウォール108の下側に位置するN型エクステンション拡散層106及びP型ポケット拡散層107が炭素含有領域116の内部に設けられている。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図11(a)〜図11(d)及び図12(a)〜図12(d)は本発明の第4の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、図11(a)に示すように、P型シリコンからなる半導体基板100に対してP型不純物であるインジウム(In)イオンを注入エネルギーが約70keV及び注入ドーズ量が約5×1012ions/cm2 の注入条件でイオン注入を行なって、半導体基板100の上部にP型チャネル注入層103Aを形成する。その後、半導体基板100に対してP型不純物であるボロン(B)イオンを注入エネルギーが約80keV及び注入ドーズ量が約1×1013ions/cm2 の第1の注入条件で浅いイオン注入を行なう。その後、注入エネルギーが約200keV及び注入ドーズ量が約1×1013ions/cm2 の第2の注入条件で深いイオン注入を行なうことにより、半導体基板100におけるP型チャネル注入層103Aの下側にP型ウェル注入層104Aを形成する。このように、P型ウェル注入層104Aは、P型チャネル注入層103Aと比べて注入深さが深くなるように注入する。
次に、図11(b)に示すように、P型チャネル注入層103A及びP型ウェル注入層104Aが形成された半導体基板100を約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第1の急速熱処理(RTA)を行なう。この第1の急速熱処理により、半導体基板100の上部には、P型チャネル注入層103Aのインジウムイオンが拡散してなるP型チャネル拡散層103と、P型ウェル注入層104Aのボロンイオンが拡散してなるP型ウェル104が形成される。ここで、P型ウェル104は、P型チャネル拡散層103よりも拡散深さが深く且つP型チャネル拡散層103の下側に接して形成される。
次に、図11(c)に示すように、半導体基板100の主面に、例えば熱酸化法により膜厚が約1.5nmの酸化シリコンからなるゲート絶縁膜101を形成し、続いて、CVD法により、ゲート絶縁膜101の上に膜厚が約150nmのポリシリコンからなるゲート電極102を形成する。
次に、図11(d)に示すように、ゲート電極102をマスクとして半導体基板100に対してN型不純物であるヒ素(As)イオンを注入エネルギーが約1keV及び注入ドーズ量が約2×1014ions/cm2 の注入条件でイオン注入を行なって、半導体基板100におけるゲート電極102の両側方の領域にN型エクステンション注入層106Aを形成する。このイオン注入工程においては、ゲート電極102をマスクとして半導体基板100に対して、P型不純物であるインジウム(In)イオンを注入エネルギーが約100keV及び注入ドーズ量が約4×1013ions/cm2 の注入条件でイオン注入を行なって、N型エクステンション注入層106Aの下側にP型ポケット注入層107Aを形成することが好ましい。このとき、P型ポケット注入層107Aは、N型エクステンション注入層106Aよりも注入深さが深くなるように注入する。
次に、図12(a)に示すように、リソグラフィ法により、半導体基板100の上に、MIS型トランジスタのゲート電極102及び該ゲート電極102の両側に位置するサイドウォール形成領域を露出する開口部117aを有するレジストパターン117を形成する。このように、レジストパターン117は、MIS型トランジスタの高濃度ソース・ドレイン形成領域を覆い且つサイドウォール形成領域に開口部を有することが望ましい。その後、レジストパターン117及びゲート電極102をマスクとして、半導体基板100のポケット形成領域にP型ポケット注入層107Aの注入深さと同等かそれ以上の注入深さになるように、注入エネルギーが約40keV及び注入ドーズ量が約5×1014ions/cm2 の注入条件で炭素イオンをイオン注入して、炭素注入層116Aを形成する。
次に、図12(b)に示すように、レジストパターン117をアッシング等により除去した後、半導体基板100に対して、約200℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第2の急速熱処理を行なう。この第2の急速熱処理により、半導体基板100におけるゲート電極102の両側方の領域にN型エクステンション注入層106Aに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つN型エクステンション拡散層106が形成される。これと同時に、N型エクステンション拡散層106の下側には、P型ポケット注入層107Aに含まれるインジウムイオンが拡散してなるP型ポケット拡散層107がn型エクステンション拡散層106の下部と接して形成される。さらに、半導体基板100におけるゲート電極102の両側方に位置するサイドウォール形成領域の下側部分には、炭素注入層116Aに含まれる窒素イオンが拡散してなり、P型ポケット拡散層107と同等かそれ以上の拡散深さを有する炭素含有領域116が形成される。
次に、図12(c)に示すように、例えばCVD法により、半導体基板100の上にゲート電極102を含む全面にわたって膜厚が約50nmのシリコン窒化膜を堆積する。その後、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、ゲート電極102におけるゲート長方向の両側面上にシリコン窒化膜からなるサイドウォール108を形成する。
次に、図12(d)に示すように、ゲート電極102及びサイドウォール108をマスクとして、半導体基板100に対してN型不純物であるヒ素イオンを注入エネルギーが約10keV及び注入ドーズ量が約3×1015ions/cm2 の注入条件でイオン注入を行なう。続いて、半導体基板100に対して約200℃/秒〜250℃/秒の昇温レートで且つ850℃〜1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない第3の急速熱処理を行なう。この第3の急速熱処理により、半導体基板100におけるサイドウォール108の両側方の領域にヒ素イオンが拡散してなり、N型エクステンション拡散層106と接続され且つ該N型エクステンション拡散層106よりも深い接合面を持つN型高濃度ソース・ドレイン拡散層105が形成される。
以上説明したように、第4の実施形態によると、図12(a)及び図12(b)に示す工程において、半導体基板100のポケット形成領域にインジウムイオンを選択的にイオン注入してP型ポケット注入層107Aを形成した後、形成したP型ポケット注入層107Aに炭素イオンを選択的にイオン注入して炭素注入層116Aを形成する。その後、P型ポケット注入層107A中のインジウムイオンを活性化する活性化アニール(第2の急速熱処理)を行なう。
このように、第4の実施形態においては、ポケット形成領域に炭素イオンを注入してからP型ポケット注入層107A中のインジウムイオンを活性化する活性化アニールを行なうことにより、インジウムイオンの活性化率を向上させることができる。従って、インジウムイオンをP型ポケット拡散層107に用いた場合に生じるインジウムイオンの活性化率の低下を改善することができる。その上、炭素原子をポケット形成領域に選択的に注入するため、半導体装置における不要な部分には炭素が含まれないことから、炭素による半導体装置の汚染を防ぐことができる。
以上のことから、インジウムイオンの注入により形成するP型不純物拡散層の特徴である急峻で浅い接合を得ながら、インジウムイオンの活性化率を向上した低抵抗なP型ポケット拡散層107を確実に形成することができる。
なお、本発明に係る第1〜第4の各実施形態においては、P型チャネル拡散層103の不純物イオンにインジウムイオンを用いたが、これに代えて、ボロンイオン若しくはボロンイオンよりも重いP型となる元素イオン、又はボロンイオンと該ボロンイオンよりも重いP型となる元素イオンとの双方を用いても良い。
同様に、各実施形態においては、P型ポケット拡散層107の不純物イオンにインジウムイオンを用いたが、これに代えて、ボロンイオン若しくはボロンイオンよりも重いP型となる元素イオン、又はボロンイオンと該ボロンイオンよりも重いP型となる元素イオンとの双方を用いてもよい。
また、各実施形態においては、半導体装置としてNチャネルMIS型トランジスタを用いたが、これに代えて、PチャネルMIS型トランジスタであってもよい。PチャネルMIS型トランジスタの場合には、チャネル拡散層を構成するN型の不純物イオンとして、例えば、ヒ素(As)イオン又はアンチモン(Sb)イオン若しくはビスマス(Bi)イオン等のようにヒ素イオンよりも重い5B族元素を用いることができる。
また、各実施形態において、炭素をイオン注入することによって炭素注入層を形成したが、メタンガス等をプラズマ化し、プラズマ化したメタンガスに含まれる炭素によるプラズマダメージによって炭素を導入してもよい。また、サイドウォールの側方の領域には、歪シリコン層からなる高濃度ソース・ドレイン拡散層を形成してもよい。
また、各実施形態において、注入する炭素イオンは炭素原子に限られず、炭素を含む炭素分子イオンを用いてもよい。