KR100769136B1 - 반도체 장치의 게이트 유전막 형성 방법 - Google Patents
반도체 장치의 게이트 유전막 형성 방법 Download PDFInfo
- Publication number
- KR100769136B1 KR100769136B1 KR1020050080733A KR20050080733A KR100769136B1 KR 100769136 B1 KR100769136 B1 KR 100769136B1 KR 1020050080733 A KR1020050080733 A KR 1020050080733A KR 20050080733 A KR20050080733 A KR 20050080733A KR 100769136 B1 KR100769136 B1 KR 100769136B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- transition metal
- semiconductor substrate
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 11
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 10
- 150000003624 transition metals Chemical class 0.000 claims abstract description 10
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000001172 regenerating effect Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 12
- 239000007789 gas Substances 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
반도체 장치의 게이트 유전막 형성 방법에 관한 것이다. 이 방법은 반도체 기판에 제 1 절연막을 증착하고, 반도체 기판의 소정 영역이 노출되도록 제 1 절연막의 일부분을 제거하여 제 1 절연막을 형성하며, 노출된 반도체 기판에 제 2 절연막을 증착하고, 반도체 기판의 소정 영역이 노출되도록 제 2 절연막의 일부분을 제거하여 제 2 절연막을 형성한다. 이때, 포밍가스를 이용하여 노출된 반도체 기판, 제 1 절연막 및 제 2 절연막 상에 질화막을 형성한다. 상기 질화막 상에 전이금속층을 형성하고, 전이금속층을 산화하여 전이금속계 산화막을 형성한다.
본 발명에 따르면 높은 유전 상수의 전이금속계 산화막 하부에 포밍 가스를 이용하여 저온에서 질화막을 형성함으로써, 도펀트 프로파일의 변화를억제하여 공정의 안정도가 향상될 수 있다.
커패시터, 게이트, 유전막, 포밍가스
Description
도 1 내지 도 4는 본 발명의 구현 예에 따른 게이트 유전막 형성 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더 구체적으로는 반도체 장치의 게이트 유전막을 형성하는 방법에 관한 것이다.
최근 반도체 장치 분야에서는 하나의 칩에 메모리 장치와 시스템 LSI가 함께 구비된 시스템 온 칩이 소개되고 있다. 시스템 온 칩은 종래의 PCB 기판상에 단일 칩 형태로 각각 형성된 프로세서, 콘트롤러, 그리고 메모리 장치를 하나의 칩에 집적한 형태로 장치의 소형화, 처리 속도의 향상 및 저전력 동작 등의 장점을 지니고 있다. 시스템 온 칩에는 동작 전압의 범위가 다양한 트랜지스터와 고용량의 모스 커패시터가 집적되고, 이들 트랜지스터 및 모스 커패시터의 게이트 유전막으로 이용되기 위한 단일층 또는 복수층의 유전막이 구비되어 있다.
종래에는 시스템 온 칩에 형성되는 게이트 유전막을 단일막 또는 다층막으로 형성함에 있어서 고온 공정을 사용하였다. 이로 인하여 하부의 도펀트 프로파일에 많은 영향을 주어 공정의 안정도에 문제가 있을 뿐만 아니라 유전막을 형성하는 동안 열처리에 의해 유전막 내부로 도펀트가 침입하게 된다. 그 결과, 소자의 신뢰도에 영향을 미치게 되고, 아울러 게이트 디플리션 감소 및 누설 전류의 문제가 야기될 수 있다.
본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 저온에서 유전막을 형성하고, 유전막으로 도펀트의 침투를 차단할 수 있는 게이트 유전막 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 다양한 두께의 게이트 절연막 또는 게이트 유전막이 구비된 반도체 장치를 제조함에 있어서, 저온에서 유전막을 형성하고, 유전막으로 도펀트의 침투를 차단할 수 있는 게이트 유전막 형성 방법을 제공하는 것이다.
본 발명에 따른 게이트 유전막 형성 방법은 포밍가스를 이용하여 저온에서 유전막을 형성하는 것이 특징이다. 이 방법은 반도체 기판에 제 1 절연막을 증착하고, 반도체 기판의 소정 영역이 노출되도록 제 1 절연막의 일부분을 제거하여 제 1 절연막을 형성하며, 노출된 반도체 기판에 제 2 절연막을 증착하고, 반도체 기판의 소정 영역이 노출되도록 제 2 절연막의 일부분을 제거하여 제 2 절연막을 형성한다. 포밍가스를 이용하여 노출된 반도체 기판, 제 1 절연막 및 제 2 절연막 상에 질화막을 형성한다. 질화막 상에 전이금속층을 형성하고, 전이금속층을 산화하여 전이금속계 산화막을 형성한다.
본 발명에서 전이금속계 산화막 하부의 질화막이 도펀트의 이동을 차단하는 차단층으로 작용하여 게이트 디플리션 감소 및 누설 전류, 그리고 도펀트 프로파일의 변화가 현저히 감소될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 구현 예를 상세하게 설명한다.
구현요
도 1 내지 도 4는 본 발명의 구현 예에 따른 게이트 유전막 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판에 저전압 영역(LV영역), 중간전압 영역(MV영역) 및 고전압 영역(HV영역)을 정의한다. 저전압 영역, 중간전압 영역 및 고전압 영역은 각 영역에 형성되는 단위 소자의 동작 전압에 따라 구분한 것이다.
반도체 기판을 복수의 영역을 구분하여 일정한 도펀트 프로파일을 가지도록 불순물을 주입한다. 반도체 기판(10) 상에 제 1 절연막(12)을 형성한다. 제 1 절연막(12)은 화학기상증착법 또는 스퍼터링 방법을 이용하여 다양한 절연물질로 형성할 수도 있으나, 통상적으로 기판과의 계면 특성이 우수하고 트랩밀도가 낮은 열산화막으로 형성한다. 제 1 절연막(12) 상에 고전압 영역을 덮는 제 1 포토레지스트 패턴(14)을 형성한다. 제 1 포토레지스트 패턴(14)은 고전압 영역에 국한되어 형성되고, 저전압 영역 및 중간 전압 영역의 제 1 절연막(12)은 노출된다.
도 2를 참조하면, 제 1 포토레지스트 패턴(14)을 식각마스크로 사용하여 제 1 절연막(12)을 식각한다. 제 1 절연막(12)이 식각되어 저전압 영역 및 중간 전압 영역의 반도체 기판(10)이 노출되고, 고전압 영역에 제 1 절연막(12)이 잔존한다. 제 1 포토레지스트 패턴(14)을 제거하고, 노출된 반도체 기판에 제 2 절연막(16)을 형성한다. 제 2 절연막(16) 또한 열산화막으로 형성할 수 있다. 제 2 절연막의 두께는 제 1 절연막의 두께보다 얇게 형성한다. 제 1 절연막(12)을 통하여 침투한 산소 원자에 고전압 영역의 기판도 추가적으로 열산화되어 제 1 절연막(12)의 두께가 증가할 수도 있다. 제 2 절연막(16)이 형성된 기판상에 제 2 포토레지스트 패턴(18)을 형성한다. 중간 전압 영역 및 고전압 영역은 제 2 포토레지스트 패턴(18)으로 덮이고, 저전압 영역의 제 2 절연막(16)은 노출된다.
도 3을 참조하면, 제 2 포토레지스트 패턴(18)을 식각마스크로 사용하여 저전압 영역의 제 2 절연막(16)을 식각하고, 제 2 포토레지스트 패턴(18)을 제거한다. 저전압 영역의 제 2 절연막(16)이 제거되어 반도체 기판(10)이 노출된다. 저전압 영역의 반도체 기판(10)이 노출된 결과물 상에 포밍 가스를 이용하여 질화막(20)을 형성한다. 포밍 가스는 질소 또는, 질소 및 수소의 혼합 가스일 수 있다. 질화막(20)은 포밍 가스 분위기에서 기판을 낮은 온도로 가열하여 형성될 수 있고, 저전압 영역에 노출된 반도체 기판(10)과 제 1 절연막(12) 및 제 2 절연막(16) 상에 질화막(20)이 형성된다. 예컨대, 질화막(20)은 포밍가스를 이용하여 300℃ 내지 500℃에서 기판을 가열하여 형성할 수 있다. 낮은 온도에서 질화막(20)이 형성되기 때문에 하부의 도펀트 프로파일의 변화가 최대한 억제될 수 있다.
도 4를 참조하면, 질화막(20)이 형성된 기판의 전면에 스퍼터링 방법을 사용하여 전이금속막을 증착하고, 전이금속막을 재산화하여 전이금속계 산화막(22)을 형성한다. 전이금속계 산화막(22)은 유전 상수가 높고, 막질이 우수한 물질로서, 예컨대 탄탈룸(Ta), 알루미늄(Al), 지르코늄(Zr), 티타늄(Ti), 니켈(Ni) 및 하프늄(Hf) 가운데 선택된 하나를 재산화하여 형성할 수 있다. 재산화 공정은 700℃ 내지 950℃의 온도에서 급속열산화(RTO; Rapid Thermal Oxidation) 방법을 이용할 수 있다.
도시하지는 않았지만, 계속해서 통상의 반도체 제조 공정에 따라 전이금속계 산화막(22) 상에 도전막을 형성하고 패터닝하여 커패시터 전극 또는 게이트 전극을 형성할 수 있다. 저전압 영역, 중간전압 영역 및 고전압 영역에 형성된 제 1 절연막(12), 제 2 절연막(16) 및 질화막(20), 그리고 전이금속계 산화막(22)은 기판 및 게이트 전극과, 기판 및 커패시터 전극 사이에 개재되어 각각 게이트 절연막 및 게이트 유전막이 될 수 있다.
본 발명에 따르면 높은 유전 상수의 전이금속계 산화막 하부에 포밍 가스를 이용하여 저온에서 질화막을 형성함으로써, 도펀트 프로파일의 변화를 억제하여 공정의 안정도가 향상될 수 있다.
또한, 종래기술과 같이 장시간의 고온 열처리를 하지 않기 때문에 유전막을 형성하는 동안 열처리에 의해 유전막 내부로 도펀트가 침입하여 소자의 신뢰도가 저하되는 문제도 막을 수 있다.
아울러, 게이트 전극 또는 커패시터 전극과 기판 사이에 질화막이 개재되기 때문에 후속 열처리 공정에서 유전체 상하부의 도펀트 침투를 차단하여 커패시터의 누설 전류 특성 및 게이트 디플리션 감소 문제를 개선할 수 있다.
Claims (7)
- 단위 소자의 동작 전압에 따라 저전압 영역, 중간전압 영역 및 고전압 영역으로 구분된 반도체 기판상에 제 1 절연막을 증착하는 단계;상기 반도체 기판의 소정 영역이 노출되도록 상기 제 1 절연막의 일부분을 제거하여 상기 고전압 영역의 상부 면에 제 1 절연막을 형성하는 단계;상기 노출된 반도체 기판에 제 2 절연막을 증착하는 단계;상기 반도체 기판의 소정 영역이 노출되도록 상기 제 2 절연막의 일부분을 제거하여 상기 중간전압 영역의 상부 면에 제 2 절연막을 형성하는 단계;포밍가스를 이용하여 300℃ 내지 500℃에서 상기 노출된 반도체 기판, 상기 제 1 절연막 및 상기 제 2 절연막 상에 질화막을 형성하는 단계;상기 질화막 상에 전이금속층을 형성하는 단계; 및상기 전이금속층을 재산화하여 전이금속계 산화막을 형성하는 단계를 포함하는 게이트 유전막 형성 방법.
- 제 1 항에 있어서,상기 전이금속층은 스퍼터링 방법을 이용하여 증착하는 것을 특징으로 하는 게이트 유전막 형성 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 절연막 및 제 2 절연막은 반도체 기판을 열산화하여 형성하는 것을 특징으로 하는 게이트 유전막 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 전이금속계 산화막을 형성하는 단계는 급속열산화 방법을 이용하여 상기 전이금속을 재산화하는 것을 특징으로 하는 게이트 유전막 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080733A KR100769136B1 (ko) | 2005-08-31 | 2005-08-31 | 반도체 장치의 게이트 유전막 형성 방법 |
| US11/498,431 US7550346B2 (en) | 2005-08-03 | 2006-08-02 | Method for forming a gate dielectric of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080733A KR100769136B1 (ko) | 2005-08-31 | 2005-08-31 | 반도체 장치의 게이트 유전막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070025014A KR20070025014A (ko) | 2007-03-08 |
| KR100769136B1 true KR100769136B1 (ko) | 2007-10-22 |
Family
ID=38099331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080733A KR100769136B1 (ko) | 2005-08-03 | 2005-08-31 | 반도체 장치의 게이트 유전막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100769136B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723355A (en) | 1997-01-17 | 1998-03-03 | Programmable Microelectronics Corp. | Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory |
| KR20030006993A (ko) * | 2001-06-12 | 2003-01-23 | 닛본 덴기 가부시끼가이샤 | 반도체장치와 그 제조방법 |
| KR20030013763A (ko) * | 2001-08-09 | 2003-02-15 | 삼성전자주식회사 | 부유 트랩형 비휘발성 메모리 장치 형성 방법 |
| KR20030060514A (ko) * | 2002-01-09 | 2003-07-16 | 삼성전자주식회사 | 삼중 게이트를 갖는 반도체 장치의 제조방법 및 그에 의해제조된 삼중게이트를 가진 반도체 장치 |
| KR20050019304A (ko) * | 2003-08-18 | 2005-03-03 | 동부전자 주식회사 | 반도체 소자의 캐패시터 및 그 제조 방법 |
-
2005
- 2005-08-31 KR KR1020050080733A patent/KR100769136B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723355A (en) | 1997-01-17 | 1998-03-03 | Programmable Microelectronics Corp. | Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory |
| KR20030006993A (ko) * | 2001-06-12 | 2003-01-23 | 닛본 덴기 가부시끼가이샤 | 반도체장치와 그 제조방법 |
| KR20030013763A (ko) * | 2001-08-09 | 2003-02-15 | 삼성전자주식회사 | 부유 트랩형 비휘발성 메모리 장치 형성 방법 |
| KR20030060514A (ko) * | 2002-01-09 | 2003-07-16 | 삼성전자주식회사 | 삼중 게이트를 갖는 반도체 장치의 제조방법 및 그에 의해제조된 삼중게이트를 가진 반도체 장치 |
| KR20050019304A (ko) * | 2003-08-18 | 2005-03-03 | 동부전자 주식회사 | 반도체 소자의 캐패시터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070025014A (ko) | 2007-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010054B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2005064523A (ja) | 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置 | |
| KR100259438B1 (ko) | 게이트절연막의 형성방법 | |
| KR900001395B1 (ko) | 반도체장치의 제조방법 | |
| JPS5826184B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ | |
| KR100769135B1 (ko) | 반도체 장치의 게이트 유전막 형성 방법 | |
| KR100769136B1 (ko) | 반도체 장치의 게이트 유전막 형성 방법 | |
| US7670913B2 (en) | Method for forming ultra-thin low leakage multiple gate devices using a masking layer over the semiconductor substrate | |
| KR100769134B1 (ko) | 반도체 장치의 게이트 유전막 형성 방법 | |
| KR100517782B1 (ko) | 기판상에귀금속함유구조물을만들기위한방법및상기구조물을가진반도체소자 | |
| JP2005183422A (ja) | 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JP2005353655A (ja) | 半導体装置の製造方法 | |
| KR20020051283A (ko) | 듀얼 게이트 산화막의 제조 방법 | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| KR100600333B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6136671A (en) | Method for forming gate oxide layers | |
| KR20040059931A (ko) | 반도체소자의 듀얼 게이트 산화막 제조방법 | |
| JP2005303037A (ja) | 半導体装置及びその製造方法 | |
| JP2008210969A (ja) | 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法 | |
| KR100997432B1 (ko) | 반도체 소자의 제조방법 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100672770B1 (ko) | 반도체 소자의 듀얼게이트 산화막 형성 방법 | |
| KR100465855B1 (ko) | 반도체장치의게이트전극형성방법 | |
| JP3605994B2 (ja) | ２層ゲート型半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130913 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140912 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150904 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160908 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170913 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 12 |