CN102437082A - 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 - Google Patents
一种提高超高深宽比浅槽隔离工艺中填充性能的方法 Download PDFInfo
- Publication number
- CN102437082A CN102437082A CN2011102322720A CN201110232272A CN102437082A CN 102437082 A CN102437082 A CN 102437082A CN 2011102322720 A CN2011102322720 A CN 2011102322720A CN 201110232272 A CN201110232272 A CN 201110232272A CN 102437082 A CN102437082 A CN 102437082A
- Authority
- CN
- China
- Prior art keywords
- width ratio
- oxide
- shallow trench
- depth
- sti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及微电子领域，尤其涉及一种提高超高深宽比浅槽隔离工艺中填充性能的方法。本发明公开了一种提高超高深宽比浅槽隔离工艺中填充性能的方法，通过在STI填充之前添加光刻和刻蚀工艺，垫高STI的底部，以降低其高宽比，从而在后续STI填充制程中减小因侧壁填充过快而封口产生空隙的几率，提升器件的性能和良率。
Description
技术领域
本发明涉及微电子领域，尤其涉及一种提高超高深宽比浅槽隔离工艺中填充性能的方法。
背景技术
随着集成电路技术的不断缩微，目前主流的集成电路制造已经进入了65nm甚至更小的阶段。在浅沟槽隔离(shallow trench isolation，简称STI)制造工艺中，关键尺寸（critical dimension，简称CD）变得越来越小，而高宽比(aspect ratio，简称AR)却变得越来越大，传统的高密度等离子体（high-density plasma ，简称HDP）填充技术已经逐渐无法满足工艺和器件的要求。
如图1-3所示，为传统的STI制造工艺中隙间填充技术，在设置有沟槽101的硅衬底1上，垫氧化层（pad oxide）102部分覆盖硅衬底1，并将沟槽101暴露出来，氮化硅层104覆盖垫氧化层102；首先，淀积衬底氧化层（liner oxide）103覆盖垫氧化层102暴露出的沟槽101的底部和侧壁。然后，通过高浓度等离子流（High Density Plasma，简称HDP）或高高宽比（High Aspect Ratio Process，简称HARP）工艺，淀积沟槽氧化物（tranch oxide）105，以进行沟槽隙间填充（gap filling）制程；由于沟槽101的AR比较大，进行沟槽隙间填充时易在STI中形成孔隙(void)106。最后进行化学机械研磨（Chemical Mechanical Polishing， 简称CMP）工艺后，孔隙(void)106被研磨为孔洞107，在后续的淀积制程中被填充其他杂质，从而造成器件的短路，大大降低器件的性能和良率。
针对传统的STI制造工艺中隙间填充技术，在45纳米及其以下节点的制造工艺要求，应用材料公司(Applied Materials)推出了高高宽比-半常压化学气相淀积工艺（High Aspect Ratio Process-Sub Atmospheric Chemical Vapor Deposition，简称HARP-SACVD）的e-HARP填充系统，但在实际应用中发现， 由于较高的高宽比，HARP工艺对填充的侧面轮廓（profile）要求很严格，若侧面轮廓不好，在一些特殊结构中薄膜填充的孔隙(void)几乎不可避免，这将严重制约最终器件的性能。
如图4-8所示，在设置有沟槽201的硅衬底2上，垫氧化层（pad oxide）202部分覆盖硅衬底2，并将沟槽201暴露出来，氮化硅层204覆盖垫氧化层202；首先，淀积衬底氧化层（liner oxide）203覆盖垫氧化层202暴露出的沟槽201的底部和侧壁。然后，旋涂光刻胶覆盖衬底氧化层203和氮化硅层204，曝光、显影后去除沟槽201侧壁上的光刻胶，回蚀去除沟槽201侧壁上的衬底氧化层，去除剩余的光刻胶；由于将沟槽201侧壁上的衬底氧化层去除而其底部上方的衬底氧化层2031保留，从而将沟槽201的高宽比降低，随后进行HDP或HARP工艺，淀积沟槽氧化物205；虽然沟槽201的AR降低，但是此时沟槽201的侧面轮廓遭到一定程度的损耗，而HARP工艺对填充的侧面轮廓（profile）要求又很严格，若侧面轮廓不好，在一些特殊结构中薄膜填充的孔隙(void)6几乎不可避免，最后进行CMP工艺后，孔隙206被研磨为孔洞207，在后续的淀积制程中被填充其他杂质，同传统工艺一样会造成器件的短路，从而大大降低器件的性能和良率。
发明内容
本发明公开了一种提高超高深宽比浅槽隔离工艺中填充性能的方法，一设置有浅沟槽的硅衬底，第一氧化物层覆盖除浅沟槽部分以外的硅衬底的上表面上，一氮化硅层覆盖第一氧化层，其中，包括如下步骤：
步骤S1：淀积第二氧化物层覆盖在浅沟槽底部及其侧壁上；
步骤S2：采用填充工艺填充氧化物于浅沟槽内；
步骤S3：旋涂光刻胶，光刻去除浅沟槽开口处的光刻胶，回蚀浅沟槽内上部的一部分填充氧化物，之后去除剩余光刻胶；
步骤S4：再次采用填充工艺填充氧化物充满浅沟槽后，进行平坦化处理。
上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，所述第二氧化物层和填充氧化物为相同材质。
上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，所述步骤S2和步骤S4中的填充工艺为高浓度等离子流或高高宽比填充工艺。
上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，所述步骤S1中的超高高宽比为高宽比大于10:1。
上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，步骤S4中采用化学机械研磨工艺进行平坦化处理。
上述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其中，第一氧化物层为垫氧化层，第二氧化物层为衬底氧化层薄膜。
综上所述，由于采用了上述技术方案，本发明提出一种提高超高深宽比浅槽隔离工艺中填充性能的方法，通过在STI填充之前添加光刻和刻蚀工艺，垫高STI的底部，以降低其高宽比，从而在后续STI填充制程中减小因侧壁填充过快而封口产生空隙的几率，提升器件的性能和良率。
附图说明
图1-3是本发明背景技术中传统STI制造工艺中隙间填充技术流程示意图；
图4-8是本发明背景技术中HARP-SACVD的e-HARP填充系统流程示意图；
图9-14是本发明提高超高深宽比浅槽隔离工艺中填充性能的方法的流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
如图9-14所示，本发明提供了一种提高超高深宽比浅槽隔离工艺中填充性能的方法，在45纳米及其以下节点的制造工艺中，在设置有浅沟槽301的硅衬底3上，垫氧化层（pad oxide）302覆盖除浅沟槽部分以外的硅衬底的上表面上，氮化硅层304覆盖垫氧化层302上。
首先，淀积衬底氧化层（liner oxide）薄膜303覆盖浅沟槽301的底部及其侧壁上的硅衬底，且将氮化硅层304暴露出来；而此时浅沟槽3的高宽比AR一般大于10:1，为超高高宽比。
其次，进行HDP或HARP等工艺，填充第一层氧化物305覆盖衬底氧化层薄膜303和氮化硅层304，并充满浅沟槽301；由于浅沟槽3的高宽比为超高高宽比，在填充氧化物时，浅沟槽3的侧壁会填充过快而封口，从而在浅沟槽3内填充的氧化物中易形成空隙306，且空隙306一般位于浅沟槽301内的上半部分，后期若不对其进行处理会对器件的性能和良率造成一定的影响。
然后，旋涂光刻胶覆盖第一层氧化物305，并进行曝光、显影后去除浅沟槽301开口处上方的光刻胶，以剩余的光刻胶306为掩膜回蚀浅沟槽301内上半部填充氧化物，并保留浅沟槽301内底部填充氧化物，并去除剩余光刻胶306；由于回蚀的只是浅沟槽301内上半部分的填充氧化物，去除浅沟槽301内填充的第一层氧化物中的空隙306，而浅沟槽301的形状一般为上宽下窄的倒梯形，所以此时填充有剩余的第一层氧化物3051的浅沟槽的高宽比相应减小很多。
再次采用HDP或HARP等工艺，填充第二层氧化物307覆盖剩余的第一层氧化物3051，并充满填充有第一层氧化物的浅沟槽301；由于此时浅沟槽301的高宽比相对较小，填充第二层氧化物307时就不会因为其侧壁填充过快而封口，降低了在浅沟槽301内填充的氧化物内形成空隙的几率。
最后，采用化学机械研磨工艺，将氮化硅层304上方的第一、二层氧化物去除。
进一步的，上述第一层氧化物305通过炉管方式生长，第二层氧化物307、垫氧化层302和衬底氧化层薄膜303的材质相同，且第二层氧化物307通过采用化学气相淀积工艺（Chemical Vapor Deposition，简称CVD）制备而成。
综上所述，由于采用了上述技术方案，本发明提出一种提高超高深宽比浅槽隔离工艺中填充性能的方法，通过在STI填充之前添加光刻和刻蚀工艺，垫高STI的底部，以降低其高宽比，从而在后续STI填充制程中减小因侧壁填充过快而封口产生空隙的几率，提升器件的性能和良率。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (6)
1.一种提高超高深宽比浅槽隔离工艺中填充性能的方法，一设置有浅沟槽的硅衬底，第一氧化物层覆盖除浅沟槽部分以外的硅衬底的上表面上，一氮化硅层覆盖第一氧化层，其特征在于，包括如下步骤：
步骤S1：淀积第二氧化物层覆盖在浅沟槽底部及其侧壁上；
步骤S2：采用填充工艺填充氧化物于浅沟槽内；
步骤S3：旋涂光刻胶，光刻去除浅沟槽开口处的光刻胶，回蚀浅沟槽内上部的一部分填充氧化物，之后去除剩余光刻胶；
步骤S4：再次采用填充工艺填充氧化物充满浅沟槽后，进行平坦化处理。
2.根据权利要求1所述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其特征在于，所述第二氧化物层和填充氧化物为相同材质。
3.根据权利要求1所述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其特征在于，所述步骤S2和步骤S4中的填充工艺为高浓度等离子流或超高宽比填充工艺。
4.根据权利要求1所述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其特征在于，所述步骤S1中的超高高宽比为高宽比大于10:1。
5.根据权利要求1所述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其特征在于，步骤S4中采用化学机械研磨工艺进行平坦化处理。
6.根据权利要求1所述的提高超高深宽比浅槽隔离工艺中填充性能的方法，其特征在于，第一氧化物层为垫氧化层，第二氧化物层为衬底氧化层薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102322720A CN102437082A (zh) | 2011-08-15 | 2011-08-15 | 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102322720A CN102437082A (zh) | 2011-08-15 | 2011-08-15 | 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102437082A true CN102437082A (zh) | 2012-05-02 |
Family
ID=45985073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102322720A Pending CN102437082A (zh) | 2011-08-15 | 2011-08-15 | 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437082A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137543A (zh) * | 2013-02-27 | 2013-06-05 | 上海华力微电子有限公司 | 实现浅沟槽隔离的工艺方法 |
| CN103227143A (zh) * | 2013-04-08 | 2013-07-31 | 上海华力微电子有限公司 | 浅沟槽隔离工艺 |
| CN103730402A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离的制作方法 |
| CN104370266A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104752194A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种具有小尺寸间隙的反射镜平坦化方法 |
| CN103730402B (zh) * | 2012-10-11 | 2016-11-30 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离的制作方法 |
| CN113097083A (zh) * | 2021-03-12 | 2021-07-09 | 长江存储科技有限责任公司 | 一种字线的填充空隙率的确定方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030199151A1 (en) * | 2002-04-18 | 2003-10-23 | Nanya Technology Corporation | Method of fabricating a shallow trench isolation structure |
| US20030224580A1 (en) * | 2002-05-31 | 2003-12-04 | Chartered Semiconductor Manufacturing Ltd. | Novel deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to less than or equal to 0.10 microns |
| US20050023634A1 (en) * | 2003-07-29 | 2005-02-03 | Yoon Byoung-Moon | Method of fabricating shallow trench isolation structure and microelectronic device having the structure |
| US20050079682A1 (en) * | 2003-10-10 | 2005-04-14 | Mi-Jin Lee | Method of manufacturing void-free shallow trench isolation layer |
| US20050145979A1 (en) * | 2003-06-04 | 2005-07-07 | Anam Semiconductor, Inc. | Semiconductor devices and methods to form trenches in semiconductor devices |
| US20080020534A1 (en) * | 2006-07-20 | 2008-01-24 | Marcus Culmsee | Semiconductor device fabrication methods |
| US20080185676A1 (en) * | 2003-12-31 | 2008-08-07 | Dongbu Electronics Co., Ltd. | Method for forming STI of semiconductor device |
-
2011
- 2011-08-15 CN CN2011102322720A patent/CN102437082A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030199151A1 (en) * | 2002-04-18 | 2003-10-23 | Nanya Technology Corporation | Method of fabricating a shallow trench isolation structure |
| US20030224580A1 (en) * | 2002-05-31 | 2003-12-04 | Chartered Semiconductor Manufacturing Ltd. | Novel deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to less than or equal to 0.10 microns |
| US20050145979A1 (en) * | 2003-06-04 | 2005-07-07 | Anam Semiconductor, Inc. | Semiconductor devices and methods to form trenches in semiconductor devices |
| US20050023634A1 (en) * | 2003-07-29 | 2005-02-03 | Yoon Byoung-Moon | Method of fabricating shallow trench isolation structure and microelectronic device having the structure |
| US20050079682A1 (en) * | 2003-10-10 | 2005-04-14 | Mi-Jin Lee | Method of manufacturing void-free shallow trench isolation layer |
| US20080185676A1 (en) * | 2003-12-31 | 2008-08-07 | Dongbu Electronics Co., Ltd. | Method for forming STI of semiconductor device |
| US20080020534A1 (en) * | 2006-07-20 | 2008-01-24 | Marcus Culmsee | Semiconductor device fabrication methods |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730402A (zh) * | 2012-10-11 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离的制作方法 |
| CN103730402B (zh) * | 2012-10-11 | 2016-11-30 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离的制作方法 |
| CN103137543A (zh) * | 2013-02-27 | 2013-06-05 | 上海华力微电子有限公司 | 实现浅沟槽隔离的工艺方法 |
| CN103137543B (zh) * | 2013-02-27 | 2015-12-23 | 上海华力微电子有限公司 | 实现浅沟槽隔离的工艺方法 |
| CN103227143A (zh) * | 2013-04-08 | 2013-07-31 | 上海华力微电子有限公司 | 浅沟槽隔离工艺 |
| CN103227143B (zh) * | 2013-04-08 | 2016-08-24 | 上海华力微电子有限公司 | 浅沟槽隔离工艺 |
| CN104370266A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104370266B (zh) * | 2013-08-12 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 深沟槽中感应材料的成膜方法 |
| CN104752194A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种具有小尺寸间隙的反射镜平坦化方法 |
| CN104752194B (zh) * | 2013-12-27 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种具有小尺寸间隙的反射镜平坦化方法 |
| CN113097083A (zh) * | 2021-03-12 | 2021-07-09 | 长江存储科技有限责任公司 | 一种字线的填充空隙率的确定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| US20080185676A1 (en) | Method for forming STI of semiconductor device | |
| CN102437082A (zh) | 一种提高超高深宽比浅槽隔离工艺中填充性能的方法 | |
| US11069559B1 (en) | Semiconductor structure and method of forming same | |
| US20150303253A1 (en) | Isolation structure, semiconductor device having the same, and method for fabricating the isolation structure | |
| US7393756B2 (en) | Method for fabricating a trench isolation structure having a high aspect ratio | |
| US8507332B2 (en) | Method for manufacturing components | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| JP4380116B2 (ja) | 半導体装置の製造方法 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN110211916B (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20070008114A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| CN102637656B (zh) | 穿硅通孔结构及其形成方法 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100342861B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100571421B1 (ko) | 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법 | |
| CN101459109A (zh) | 制作浅沟槽隔离结构的方法 | |
| CN114864479A (zh) | 半导体器件及其制作方法 | |
| CN101989564B (zh) | 减少浅沟道隔离槽的边角缺陷的方法 | |
| KR20010064420A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100327571B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100763702B1 (ko) | 폴리 스트링거를 방지하는 반도체 소자의 ｓｔｉ형성 방법 | |
| CN116798942A (zh) | 一种超深沟槽的填充方法 | |
| KR20070054894A (ko) | 반도체 소자의 제조방법 | |
| CN117637595A (zh) | 半导体结构的制备方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120502 |