CN102420174A

CN102420174A - 一种双大马士革工艺中通孔填充的方法

Info

Publication number: CN102420174A
Application number: CN2011101507448A
Authority: CN
Inventors: 张文广; 郑春生; 徐强; 陈玉文
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-06-07
Filing date: 2011-06-07
Publication date: 2012-04-18
Anticipated expiration: 2031-06-07
Also published as: CN102420174B

Abstract

本发明涉及一种半导体制备技术领域，更确切的说，本发明涉及一种双大马士革工艺中通孔填充的方法。在一晶圆基体上自下而上沉积多层介质层及介电阻挡层；通过光阻定义通孔图形并蚀刻，在晶圆上形成通孔并在通孔中填充高密度等离子体氧化物；随后采用化学机械研磨除去介电阻挡层上方多余的高密度等离子体氧化物；对通孔中的高密度等离子体氧化物进行回蚀操作；在所得的晶圆上方旋涂光阻并对沟槽图形进行定义；刻蚀介电阻挡层、介电层形成沟槽；最后去除晶圆上残余的介电阻挡层以及高密度等离子体氧化物。本发明提高晶圆良率，效果更佳，节省生产成本，且所需要的高密度等离子体氧化物来源多元化。

Description

一种双大马士革工艺中通孔填充的方法

技术领域

本发明涉及半导体器件的制备领域，更确切的说，本发明涉及一种应用在半导体器件中的双大马士革工艺中通孔填充的方法。

背景技术

在现有半导体元器件制造技术中，双大马士革工艺是在介质层上打开通孔及沟槽并进行金属等材料填充的一种常用技术。双大马士革结构若依干蚀刻方式的不同来分类的话，目前大致上可分为先沟槽开挖、先通孔开挖及自我对准式等三种技术。

首先，先沟槽开挖为最先被大部份公司采用以发展双大马士革结构的方法。此法首先在已沉积之介电层上蚀刻出导线用的沟槽图形，然后进行通孔的光刻定义，最后再蚀刻出通孔图形。此法之缺点在于进行通孔的光刻定义时，由于此处的光阻较厚，因此曝光与微影较为困难。同时，可注意到在两介电层中间及最底部加了所谓的“蚀刻终止层”，一般为氮化硅。底部的蚀刻终止层，其作用是避免在通孔蚀刻至底部时，因为过度蚀刻而对下层之材料产生严重的破坏。而中间的蚀刻终止层，其作用则是使沟槽的蚀刻深度得以精确控制及一致化。若未加上此一蚀刻终止层的话，由于干蚀刻之不均匀性、微负载效应及深宽比效应等，会使得沟槽的深度难以控制及不一致。

其次，先通孔开挖与先沟槽开挖法不同的是先进行通孔的蚀刻然后再蚀刻导线用的沟槽图形。相比光刻定义较沟槽较为困难，此法由于通孔的光刻定义是在平坦平面上，因此较为容易，工艺窗口也较大。但此法的缺点是在之后的沟槽光刻定义时，由于光阻及ARC抗反射层会将通孔填满，造成在沟槽蚀刻后，通孔中可能会有有机残余物残存的问题。

再次，自我对准式较为复杂，但具有一些优点。此法首先在已沉积之介电层上再沉积一层氮化硅作为所谓的硬掩模层，然后在硬掩模层上蚀刻出通孔所需之图形，但在此先不往下层之介电层蚀刻下去。接下来沉积第二层之介电层，然后进行沟槽之光刻定义，最后进行干蚀刻，在蚀刻至沟槽底部时，利用氧化硅对氮化硅之高蚀刻选择比。以氮化硅作为沟槽之蚀刻终止层，同时并继续蚀刻下去至通孔图形完成为止。此法之优点在于只需一道干蚀刻步骤，同时沟槽及通孔之光刻定义也由于都是在平坦面上实行而较为容易。不过此法对干蚀刻之困难度较高。

针对上述所提到的，先通孔开挖的双大马士革工艺，为了避免光阻及ARC抗反射层在沟槽刻蚀后的残渣将通孔填满、阻塞，当前普遍采用BARC（Bottom Anti-Reflective coating）底部抗反射层或DUO等有机物质在刻蚀之前先将通孔填充以防止残渣填满通孔的技术。但是该技术的使用会导致晶圆的制作生产成本升高，且一些如DUO等物质的材料来源单一并且价格不菲，一旦供应中断很容易导致生产停滞等情况发生。

正是基于现有生产技术中的不足，本发明提出了一种新的双大马士革工艺中通孔制造和通孔中进行填充的方法。

发明内容

鉴于上述问题，本发明公开了一种新的双大马士革工艺中通孔填充的方法，在一包含大量半导体器件的晶圆的第二金属层间介质层薄膜上沉积有第二金属层间介质层，并且在第二金属层间介质层薄膜下方分布有第一金属层间介质层，在第一金属层间介质层中形成有半导体器件的多个金属互连线，具体而言，主要包括以下步骤：

步骤1、在第二金属层间介质层上自下而上依次沉积介质层及介电阻挡层；

步骤2、蚀刻介电阻挡层、介质层及第二金属层间介质层以形成位于部分金属互连线上方的多个通孔，刻蚀停止在第二金属层间介质层薄膜上；

步骤3、在通孔中填充高密度等离子体氧化物；

步骤4、采用化学机械研磨除去介电阻挡层上方多余的高密度等离子体氧化物；

步骤5、对通孔中的高密度等离子体氧化物进行回蚀操作，在通孔的底部保留部分的高密度等离子体氧化物；

步骤6、蚀刻介电阻挡层、介质层及第二金属层间介质层以形成多个深度浅于通孔深度的第一类沟槽；

其中，在介电阻挡层、介质层及第二金属层间介质层中包含有通孔的区域进行刻蚀以形成第一类沟槽，并且刻蚀停止在第二金属层间介质层中，其间环绕在通孔的上部的周围的部分介电阻挡层、介质层及第二金属层间介质层被刻蚀掉，而通孔的下部形成在第一类沟槽的下方；

步骤7、去除在通孔的底部保留的高密度等离子体氧化物并移除剩下介电阻挡层；

步骤8、去除通孔底部的第二金属层间介质层薄膜以在通孔的底部暴露金属互连线。

上述的方法，其中，步骤1中所述的介质层为氧化层或介质抗反射层，或为在一氧化层上生长一介质抗反射层的复合层。

上述的方法，其中，步骤1中所述的介电阻挡层为SiN或SiC或SiCN。

上述的方法，其中，步骤3中高密度等离子体氧化物的填充方式为高密度等离子体的化学气相沉积法。

上述的方法，其中，蚀刻介电阻挡层、介质层及第二金属层间介质层以形成第一类沟槽的同时还形成有第二类沟槽；

其中，在介电阻挡层、介质层及第二金属层间介质层中不包含通孔的部分区域进行刻蚀以形成第二类沟槽，刻蚀停止在第二金属层间介质层中，并且第二类沟槽与第一类沟槽的深度相同。

上述的方法，其中，步骤6中蚀刻介电阻挡层、介质层及第二金属层间介质层时，在介电阻挡层上方旋涂光阻进行光刻工艺以在光阻中定义沟槽图形，并在沟槽图形处形成开口，通过开口蚀刻介电阻挡层、介质层及第二金属层间介质层而形成第一、第二类沟槽。

上述的方法，其中，还包括在步骤6之后灰化去除剩下的所述光阻。

上述的方法，其中，在步骤6中，形成第一类沟槽后，在通孔的底部保留的高密度等离子体氧化物位于通孔的下部结构中。

上述的方法，其中，所述氧化层为通过正硅酸乙酯所形成的，所述介质抗反射层为通过化学气相沉积法所制成的抗反射层。

上述的方法，其中，所述半导体器件为互补金属氧化物半导体器件。

本发明双大马士革工艺中通孔填充的方法，主要的优点在于：

1、本发明双大马士革工艺中通孔填充的方法在生产中的所要求的材料或工艺要求成本更低。

2、本发明双大马士革工艺中通孔填充的方法中所需要的高密度等离子体氧化物来源比较多元化，较之BARC等有机抗反射涂层更为有效。

3、本发明双大马士革工艺中通孔填充的方法较以之前的工艺，具有更佳的通孔填充效果，工艺过程中所采用的介电阻挡层作为硬掩膜而刻蚀效果佳。

本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1显示了本发明双大马士革工艺所应用的CMOS器件的结构示意图。

图1-8是本发明双大马士革工艺中通孔填充的方法的流程示意图。

具体实施方式

参见图1所示，在一种实施方式中，例如在互补金属氧化物半导体器件100中，NMOS器件和PMOS器件共同形成在晶圆（或硅衬底）的外延层中，其中，NMOS器件的有源区如源区112、漏区113、及P阱114与PMOS器件的有源区如源区122、漏区123、及N阱124通过有源区周围的浅沟槽隔离结构（STI，Shallow trench isolation）130进行隔离。NMOS器件的栅极111形成在栅氧化物层115之上，PMOS器件的栅极121形成在栅氧化物层125之上，并且NMOS器件的栅极111、PMOS器件的栅极121的侧壁上还环绕有例如没有掺杂的SiO2等材料的侧墙隔离层（Spacer）134。其中，栅极111、栅极121各自的顶部均分别形成有导电性能较好的导电层135，栅极111、121分别通过导电层135与互连通孔136（为了简洁，图中示意性的描述了部分互连通孔136）内部填充的金属电性接触，互连通孔136内填充的金属用于将NMOS器件和PMOS器件的栅极111、121分别电性导出。源区112、漏区113以及源区122、漏区123分别通过导电性能较好的导电层132与互连通孔133（为了简洁，图中示意性的描述了部分互连通孔133）内部填充的金属电性接触，互连通孔133内填充的金属用于用于将NMOS器件和PMOS器件的源区112、漏区113以及源区122、漏区123分别电性导出。导电层132、135可选择例如先沉积镍层再进行快速热合金处理而形成的NiSi。并且，覆盖CMOS器件并起到绝缘和物理保护作用的介电层131一般采用磷硅玻璃（PSG），互连通孔133、136位于介电层131中，互连通孔133、136内部的典型填充物一般为钨。通常，大量半导体器件100包含在晶圆中（图1即是晶圆的截面示意图），而晶圆中第二金属层间介质层薄膜（IMD2 Liner）102a上沉积有第二金属层间介质层（IMD2）102，并且在第二金属层间介质层薄膜102a下方分布有第一金属层间介质层（IMD1）101及位于第一金属层间介质层101下方的第一金属层间介质层薄膜（IMD1 Liner）101a，在第一金属层间介质层101中形成有半导体器件100的金属互连线109，一部分金属互连线109用于电性接触互连通孔133内部的填充金属，另一部分金属互连线109用于电性接触互连通孔136内部的填充金属。

参见图1-8所示，为了详细的描述本发明所提出的工艺流程，基于上述对半导体器件100结构的介绍，本发明提出了双大马士革工艺中通孔填充的方法中，包括下述步骤：

1）在第二金属层间介质层上自下而上沉积介质层及介电阻挡层；

2）蚀刻介电阻挡层、介质层及第二金属层间介质层以形成位于多个金属互连线上方的多个通孔，刻蚀停止在第二金属层间介质层薄膜上，也即通孔底部的第二金属层间介质层薄膜并未被刻蚀掉，此时在通孔底部与金属互连线之间还存在一层第二金属层间介质层薄膜；

3）在通孔中填充高密度等离子体氧化物；

4）采用化学机械研磨除去介电阻挡层上方多余的高密度等离子体氧化物；

5）对通孔中的高密度等离子体氧化物进行回蚀操作，留下阻挡通孔的高密度等离子体氧化物；

6）蚀刻介电阻挡层、介质层及第二金属层间介质层以形成多个深度浅于通孔深度的第一类沟槽和第二类沟槽；值得注意的是，为了简化起见，本申请并未将另外一些未示意出而又起到介质层的物理结构描述出来，例如，如果介电阻挡层、介质层及第二金属层间介质层之上还存在其他的覆盖层，那么要蚀刻介电阻挡层、介质层及第二金属层间介质层而形成多个深度浅于通孔深度的第一类沟槽和第二类沟槽，必须于刻蚀介电阻挡层、介质层及第二金属层间介质层之前先行刻蚀其他的覆盖层；

7）去除残余的介电阻挡层以及高密度等离子体氧化物；

8）去除通孔底部的第二金属层间介质层薄膜。

具体而言，下述内容将详细对上述步骤进行解释。如图1所示，在已设置有第二金属层间介质层薄膜102a的晶圆上，依次自下而上沉积第二金属层间介质层102、介质层103和介电阻挡层104。其中，介质层103为氧化层（Oxide）或是介质抗反射层DARC（Dielectric Anti-reflective coating），或为在一氧化层上生长一介质抗反射层的复合层。在一种实施方式中，氧化层为通过正硅酸乙酯（TEOS）所生成的，TEOS主要是为了提供Si原子，生成氧化层的过程中在反应环境内通入O2，一方面可降低反应温度，另一面可提供O原子，进行加速反应而生成氧化物，当然，TEOS本身低压热分解也可以生成SiO2；而DARC为通过化学气相沉积法CVD所制成的抗反射层，介电阻挡层104的可为SiN或SiC或SiCN等材料。

图2中，通过在介电阻挡层104上涂覆光刻胶之类的光阻材料（为了简洁起见，未示出），利用光刻定义光阻材料中的通孔图形，来确定需要蚀刻的位置，并在通孔图形处形成开口，通过开口蚀刻介电阻挡层104、介质层103及第二金属层间介质层102而形成类似于图2中所示的通孔105。最终，蚀刻介电阻挡层104、介质层103及第二金属层间介质层102而获得了位于多个金属互连线109上方的多个通孔105，通孔105形成的位置取决于实际需要，其目的是为了在合理的位置（某些金属互连线109的部分片段之上）将一些需要形成电接触的金属互连线109电性导出至介电阻挡层104、介质层103及第二金属层间介质层102（或更多的介质覆盖层）之外，因此，并非所有的金属互连线109的任何片段之上都需要形成通孔的，正如图2所示。其中，形成通孔105后，刻蚀停止在第二金属层间介质层薄膜102a上，也即第二金属层间介质层薄膜102a位于通孔105与金属互连线109之间，由于通孔105的形成，位于通孔105底部的部分第二金属层间介质层薄膜102a暴露于通孔105中。

如图3所示，选用高密度等离子体氧化物106将图2中的通孔105填满，可以防止后续的沟槽刻蚀操作中的任何残渣落入通孔105中。在一种优选实施方式中，所述的高密度等离子体氧化物106采用高密度等离子体的化学气相沉积法HDPCVD (High Density Plasma Chemical Vapor Deposition) 的方式填充。

如图4所示，采用化学机械研磨CMP对密度等离子体氧化物106表面的多余部分进行研磨抛光，使通孔105中所剩余的高密度等离子体氧化物106'与介电阻挡层104的顶面大致相平，为之后的蚀刻操作准备。

在图5中，对沉积的高密度等离子体氧化物106'进行回蚀操作，将通孔105中等离子体氧化物106'的上端部分回蚀刻掉，在通孔105的底部保留部分的高密度等离子体氧化物106"。所剩下的高密度等离子体氧化物106"的厚度取决于实际需要，可以通过回蚀的刻蚀条件予以调整。此形成通孔105并回蚀高密度等离子体氧化物106的过程中，介电阻挡层104另一方面起到硬掩膜的作用。

在先行开挖了图2中所示的通孔105的晶圆上，继续进行双大马士革工艺的操作，在图6中所示的介电阻挡层104上方旋涂光阻107并对需要刻蚀的沟槽图形进行定义，主要是进行光刻工艺以在光阻中定义沟槽图形，并在沟槽图形处形成开口107'，通过开口107'蚀刻介电阻挡层104、介质层103及第二金属层间介质层102而形成图7所示的第一类沟槽108a、第二类沟槽108b。

如图7所示，对定义的沟槽区域进行刻蚀形成了双大马士革工艺要求的沟槽，蚀刻介电阻挡层104、介质层103及第二金属层间介质层102形成的多个深度浅于通孔105深度的第一类沟槽108a、第二类沟槽108b；其中，在介电阻挡层104、介质层103及第二金属层间介质层102中包含有通孔105的区域108'进行刻蚀以形成第一类沟槽108a，并且刻蚀停止在第二金属层间介质层102中，其间（刻蚀过程中）环绕在通孔105的上部105a（如虚线所框定）的周围的部分介电阻挡层104、介质层103及第二金属层间介质层102被刻蚀掉，而通孔105的下部105b同时形成在第一类沟槽108a的下方；形成第一类沟槽108a的同时还形成有第二类沟槽108b；其中，在介电阻挡层104、介质层103及第二金属层间介质层102中不包含通孔105的部分区域（例如图7中区域108"）进行刻蚀以形成第二类沟槽108b，刻蚀停止在第二金属层间介质层102中，并且第二类沟槽108b与第一类沟槽108a的深度相同，第二类沟槽108b与第一类沟槽108a共同构成双大马士革工艺所要求的沟槽类型。

其实，介电阻挡层104、介质层103及第二金属层间介质层102中预先所设计的区域108'、108"即是为了形成第一类沟槽108a、第二类沟槽108b而限定的刻蚀区域，可以认为区域108'、108"内的介电阻挡层104、介质层103及第二金属层间介质层102被刻蚀掉之后就形成了第一类沟槽108a、第二类沟槽108b，此外，第一类沟槽108a、第二类沟槽108b的平面尺寸大小或平面截面图形是由之前所设计的开口107'的图案所决定的，而其深度则是刻蚀条件所决定的。为了更好的理解上述过程，换言之，在包含通孔105的介电阻挡层104、第二金属层间介质层103及介质层102的区域108'进行刻蚀，以致该部分通孔105的上部105a被刻蚀掉而成为第一类沟槽108a的一部分，并且该部分通孔105的下部105b位于第一类沟槽108a的下方；并且由于高密度等离子体氧化物106"的存在（此时，形成第一类沟槽108a后，在通孔105的底部保留的高密度等离子体氧化物106"位于通孔105的下部105b结构中），保护了后续工艺中通孔105（具体的说是下部105b）不受落入残渣等物质淤积而影响到产品的良率。当第一类沟槽108a和第二类沟槽108b的刻蚀完成后，采用灰化处理将图6中所示的光阻107去除掉。

将图7中的高密度等离子体氧化物106"和图1中的介电阻挡层104去除掉（例如通过干法刻蚀），最终形成如图8所示的结构，通孔105（具体而言是通孔105的下部105b）与第一类沟槽108a和第二类沟槽108b刻蚀完成，且介质层103留在外层。最后，通过例如干法刻蚀去除通孔105的下部105b底部的第二金属层间介质层薄膜102a以在通孔105的底部暴露金属互连线109（此过程未示出），此时，在通孔105的底部暴露的金属互连线109片段就可以通过通孔105的下部105b及第一类沟槽108a中填充的金属与后续的电极端子或其他金属触点形成电接触。

利用本发明所提供的双大马士革工艺中通孔填充的方法，在双大马士革工艺中防止残渣填满通孔而影响良率，于上述步骤中可见本实施方式极为有效。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，作为示范，本案的介电阻挡层采用的是SiN之类的材质，介质层为DARC/TEOS等，其中无机化合物DARC替代了先前技术所采用的BARC等有机物质，基于本发明精神，上述材质还可用其他物质的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限，尤其是作为范例而公开了包含NMOS和PMOS的CMOS器件结构并提出了本发明的制造方法，但是值得注意的是，该方法并不限制于CMOS器件，该方法同样适用于其他芯片类型的制造流程中，任何基于芯片类型的转换无疑还是在本发明精神的范畴内。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims

1.一种新的双大马士革工艺中通孔填充的方法，在一包含大量半导体器件的晶圆的第二金属层间介质层薄膜上沉积有第二金属层间介质层，并且在第二金属层间介质层薄膜下方分布有第一金属层间介质层，在第一金属层间介质层中形成有半导体器件的多个金属互连线，其特征在于，包括以下步骤：

步骤3、在通孔中填充高密度等离子体氧化物；

其中，在介电阻挡层、介质层及第二金属层间介质层中包含有通孔的区域进行刻蚀以形成第一类沟槽，并且刻蚀停止在第二金属层间介质层中，该刻蚀过程中，环绕在通孔的上部的周围的部分介电阻挡层、介质层及第二金属层间介质层被刻蚀掉，而形成第一类沟槽后通孔的下部形成在第一类沟槽的下方；

2.根据权利要求1所述的方法，其特征在于，步骤1中所述的介质层为氧化层或介质抗反射层，或为在一氧化层上生长一介质抗反射层的复合层。

3.根据权利要求1所述的方法，其特征在于，步骤1中所述的介电阻挡层为SiN或SiC或SiCN。

4.根据权利要求1所述的方法，其特征在于，步骤3中高密度等离子体氧化物的填充方式为高密度等离子体的化学气相沉积法。

5.根据权利要求1所述的方法，其特征在于，蚀刻介电阻挡层、介质层及第二金属层间介质层以形成第一类沟槽的同时还形成有第二类沟槽；

6.根据权利要求1或5所述的方法，其特征在于，步骤6中蚀刻介电阻挡层、介质层及第二金属层间介质层时，在介电阻挡层上方旋涂光阻进行光刻工艺以在光阻中定义沟槽图形，并在沟槽图形处形成开口，通过开口蚀刻介电阻挡层、介质层及第二金属层间介质层而形成第一、第二类沟槽。

7.根据权利要求6所述的方法，其特征在于，还包括在步骤6之后灰化去除剩下的所述光阻。

8.根据权利要求1所述的方法，其特征在于，在步骤6中，形成第一类沟槽后，在通孔的底部保留的高密度等离子体氧化物位于通孔的下部结构中。

9.根据权利要求2所述的方法，其特征在于，其中，所述氧化层为通过正硅酸乙酯所形成的，所述介质抗反射层为通过化学气相沉积法所制成的抗反射层。

10.根据权利要求1所述的方法，其特征在于，所述半导体器件为互补金属氧化物半导体器件。