TW520550B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW520550B
TW520550B TW090124493A TW90124493A TW520550B TW 520550 B TW520550 B TW 520550B TW 090124493 A TW090124493 A TW 090124493A TW 90124493 A TW90124493 A TW 90124493A TW 520550 B TW520550 B TW 520550B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
low
semiconductor device
electrode
Prior art date
Application number
TW090124493A
Other languages
English (en)
Inventor
Yoshimi Shioya
Yuichiro Kotake
Tomomi Suzuki
Hiroshi Ikakura
Kazuo Maeda
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW520550B publication Critical patent/TW520550B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

520550 五、發明說明（1) 【發明領域】 本發明是有關於一種半導體裝置及其製造方法，且特 別是有關於一種具有低介電常數絕緣膜之半導體裝置及其 製造方法。 a 【發明背景】 近年來，隨著高度整合及高密度半導體積體電路裝置 進步’資料傳輸速度已被要求越來越快。為上述理由，需 要使用具有低介電常數之絕緣膜（以下簡稱低介電常數絕 緣膜）以減少R C延遲。 以電襞辅助化學氣相沉積（P E C V D )方法，使用三甲 基矽烷（SiH(CH3)3 )及N20形成具有低介電常數絕緣膜， 是習知之一種方法。例如，，’ M· J · Loboda、 J. A. Sefferly 、R.F· Schneider 、C.M· Grove :Electrochem· Soc· Fall Meeting Abstracts，P· 344 (1998 )丨’戶斤述之 方法。至於以電漿輔助化學氣相沉積（PECVD )方法，使 用四甲基矽烷（SiH(CH3)4 )及^0形成具有低介電常數絕 緣膜之方法。是由” J. Shi、M.A-Plano、Τ·
Mountsier 、S.Nag :SEMIC0N Korea Technical Symposium 2 0 0 0，P. 279 ( 20 0 0 )丨，所提出。 另外，以電漿輔助化學氣相沉積（PEC VD )方法，使 用苯基矽烷形成具有低介電常數絕緣膜，亦是習知之一種 方法。例如"Kazuhiko Endo、Keisuke Shinoda、Toru Tasumi ： The Japan Society of Applied Physics The
2060-4382-PF;Ythsieh.ptd 第7頁 520550 五、發明說明（2) 46th Spring Meeting Digests ( 1 999 ) ，P89 7n、丨,Nobuo
Matsushita、Yoshinori Morisada、Yuichi Nai to、Aya Matsushita : The Japan Society of Applied Physics
The 60th Fall Meeting Digests (1999) ，lp-ZN-9 (1999 )丨丨、” Yasutaka Uchida、Takeo Matsuzawa、
Satoshi Kanno ^Masakiyo Matsumura ： The Japan Society of Applied Physics The 4th Spring Meeting Digests ，P897 (1999)” 所提出。 無論如何’以上所述方法所形成低介電常數絕緣膜的 硬度低，且與主要銅膜線路之附著強度弱。因此改良上所 述方法是可預期的。 【發明概要】 有鑑於此，本發明的主要目的就是提供一種半導體裝 置及其製造方法，其中上述半導體裝置之製造方法能形成 ，.介電常數之絕緣膜，此絕緣膜和主要銅膜線路有良好附 著性質、適當的膜硬度以及半導體裝置。 本發明之形成膜是調整形成膜氣體之壓力來完成，特 別在形成膜之起始階段，形成膜是在低氣體壓力下來完 成，然後其餘的形成膜在高氣體壓力下完成。 基材上之步驟以下稱t壓絕緣膜）在 變成電喂丄：Ϊ: 氣壓下，將形成膜氣體轉 壓絕緣幻在低壓料膜上之步驟，是在i _氣2同
520550 五、發明說明（3) 將形成膜氣體轉 根據本發明 緣膜之間剝落強 於1 torr氣壓下 所示，形成膜之 膜。 因此，在形 成膜氣體轉變成 以高氣壓之形成 是具有良好附著 在實驗上， 同結果可於形成 特別是包含 上形成時，障礙 形成。特別地， 緣膜然後在其餘 者低氣壓絕緣膜 低頻率來形成電 基本上，以 者力’無論如何 成膜氣體來完成 用像氨氣或氮氣 改善障礙層性質 氣來稀釋形成臈 變成電漿狀態而來反應而成。 人之實驗實行，如第2圖所示，基材及絕 度與形成膜氣體壓力成反比。特別是在低 ’剝落強度極端地升高。反之，如第6圖 介電常數在低氣壓下低於在高氣壓下形成 成膜之起始階段，形成膜是以低氣壓之形 電漿狀態下反應而完成。之後，形成膜是 膜氣體轉變成電漿狀態下反應而完成。於 性及低介電常數之絕緣膜整體完成。 形成膜是在矽基材上完成，無論如何，相 膜在銅基材上完成之例子獲得。 有障礙絕緣膜之絕緣膜在主要的鋼膜線路 絕緣臈是以本發明之半導體裝置製造方 開始時形成膜完成是以先形成—低 绍 的絕緣膜上形成-高氣壓絕緣膜；2 氣壓絕緣膜之電子功率頻率都設定= 低ΆΓ功率所形成膜會顯露強的附 :在形成膜之起始階段使用低氣 臈打，附著強度甚至會多增加。另之形 之含氮氣體為障礙絕緣膜之形酙， 氣體而不失去所开 專相似之鈍 夂古所形成的膜之附著力。
2060-4382-PF；Ythsieh.ptd 第9頁
JZVJJV 五、發明說明（4) 上述之發明應用於 膜及具有低介電常數 早礙、、、G緣膜作為主要障礙絕緣 無論如何，在形成ΐΐ絕緣膜的底層之方法。 的内’氣體璧力在形成膜之主要絕緣臈之目 環己烧（c6H12)中之任何=、環己烧（ch3c6hu)及 環己燒（c6H12)H包ί具有石夕氧鍵之院基化合物、及 形成所要的主要絕緣膜之氣體及鈍氣，在氣體恆壓下 至於形成膜氣體，复 1，2,3)可代替且有砂中甲基矽烷（SiHn(CH3)4_n :η = 〇, η管具有石夕礼鍵之院基化合物使用。 【圖式之簡單說明】 弟1圖顯示關於太恭 用形成膜裝置之構造側、月圖之痛之形成膜方法，所使 ^ ^ 17^ ^ 11 ^ , 、—又對形成膜氣體之氣體壓力關係圖。 胺生專丨圖」、員不關於本發明之第1實施例中低介電常數絕* Ϊ I :洛強度對低頻率電子功率關係圖，其中低頻率1 12形成偏壓於基材上，使形成膜氣體轉變為電漿。 f4圖顯示關於本發明之第1實施例中低介電常數絕, 膜，其揚氏模數及硬度對形成膜氣體之氣體壓力之關係' 圖。 ’、 第5圖顯示關於本發明之第J實施例中低介電常數絕轉
520550 五、發明說明（5) 膜，其揚氏模數及硬度對低頻率 低頻率電子功率形成偏壓於基 功率之關係圖，其中 電漿。 土才上，使形成膜氣體轉變為 第6圖顯示關於本發明 膜，其每-相對介電常數對低』；電常數絕緣 中低頻率電子功率形成偏壓於：圖，其 為電漿。 使t成膜氡體轉變 意圖第7圖顯示關於本發明之第1實施例中膜形成之程序示 Μ = ί ΐ第8B圖顯示關於本發明之第2實施例之半導 體装置及其製造方法之剖面示意圖。 第9A圖及第9B圖顯示關於本發明之第3實施例之 體裝置及其製造方法之剖面示意圖。 符號說明】 1 0 1形成膜裝置； 1 〇 1 A ;形成膜部分 2上電極（第二電極 21、31基材； 5開關閥； 7、8功率供應器； 9a管路； 11 a -11 i流量控制器 3 3下面線路； 1 0 1B形成膜氣體供應部分；1沉積室； 3下電極（第一電極）； 4排氣管； 6排氣裝置； I 2加熱器； II a -11 i流量控制工具； 3 2下面埋置線路絕緣膜 33b、36b、37b 銅膜； 1 2060-4382-PF;Ythsieh.ptd 第11頁 520550 五、發明說明（6) 34、39層間絕緣膜； 34a、39aa低壓絕緣膜； 34b、39ab高壓絕緣膜； 35上面埋置線路頌矮瞪 36連接導體⑺上面線路； 邑緣膜 33a、33b、36a、37a 氮化鈕膜； 38、39a、39b、39c障礙絕緣膜； 9b-9j、9b-9e、9b-9g、9b-9h 支管； l〇a 、l〇b-10n 、l〇p-l〇t 、i〇u—i〇z 開關工具。 【發明之詳細說明】 為讓本發明之上述和其他目的、特徵、和優點 顯易懂，下文特舉出較佳實施例，並配合所式，^ 細說明如下： Mπ ^ 【實施例】 (第1實施例） 方法，所使 形成膜裝置 ，第1圖顯示關於本發明之實施例之形成膜 用平行板式電漿輔助化學氣相沉積（PECVd) 1 0 1之侧面圖。 PECVD形成膜裝置1〇1包 膜氣體供應部*101R。拟# =办風胰$刀WlA及一形成 含謂膜膜部：im為以電聚氣體形成 ,.,r丄 材之位置，影響膜的生成。f丨、；πτ γ甘 材）。形成膜氣體供應部分10 (以下％基 組成形成膜氣體。 /、有稷數個乳體供應來源 如第1圖所示，形成膜裝 直1 υ 1之，儿積至1可減壓而沉
520550 五、發明說明（7) 積室1和排氣裝置6經由排氣管4連接。開關閥5控制沉積^ 1和排氣裝置6之間開關，排氣裝置6在排氣管4之中間。'^ 供如真空表（未顯示）之壓力測量於沉積室丨以監控 室1之壓力。 胃 一對相反的上電極（第二電極）2及下電極（第一電 極）3提供在沉積室1。高頻功率供應器（射頻功率供應 )7提供13· 56 MHz頻率功率連接上電極2，同時，低頻:力1 率供應器8提供380 MHz頻率功率連接下電極3。 一 從功率供應器7、8供應功率至上電極2及下電極3使带 漿化。上電極2、下電極3及功率供應器7、8構 成電漿產生方法來電漿化形成膜氣體。 孔开極2作為形成膜氣體分佈器。複數個通 孔^/成在上電極2，而相反於下雷^^ 邱八，於失^ 下電極3之表面上通孔的開口 邛刀/作為形成膜氣體之排出端（進入端）。 經由管9: 3 :體f :出t等等與形成膜氣體供應部分10 1Β 二連；；加熱器（未顯示)也可提供於上電極2。
可：：：： =成膜期間，加熱上電極2至大約Hire， 了防止形成膑氣體之反應物 L 2。下電極3可作為基材 ^的^子黏附在上電極 極3以加熱在承載台上基材21表載σ。&供加熱器12於下電 在形成膜氣體供應部分1〇lB， 化合物之供應源、甲基矽烷（SiH 有矽氧鍵之烷基 環己烷（c6 h12 之供應源、乙炔（c Η )、二 3)4-n . η = 0, 1，2, 3 ) - : 甲基J衣己烷（CH3C6 Hu )及 ° 一種供應源，環己烷（c6 h12 第13頁 2060-4382-PF;Ythsieh.ptd 520550 五、發明說明（8) )之供應源、甲醇（CH30 Η )、乙醇（C2 Η5 0 Η )中之任 何一種之供應源、含氧元素之氣體之供應源、鈍氣之供應 源及氮氣之供應源。 這些氣體經由支管9b-9j及管路9a至所有與支管9b-9j 連接之管路適當地供應至形成膜部分丨〇丨A之沉積室1。流 量控制工具11 a—11 i及開關工具10b-1 On，1 Op-l〇t位於支 官9b-9 j中間以控制支管9b-9j打開及關閉。而開關工具 l〇a控制位於管路9a中間以控制支管仏打開及關閉。^ 再者’藉由氮氣流動以移除在支管9b — 9e、9b-9g、 9b-9h殘餘氣體，開關工具10u—1〇z與氮氣供應源連接，並 控制支管9 j與其餘支管9b-9e、9b-9g、9b-9h之間打門及 =。：了支管9心、913，、91)，之外，氮氣移； 官路9a及沉積室！殘餘氣體。另外，氮氣於 為稀釋氣體。 列子亦適用 根據上述形成膜氣體設備1 〇 1具有供雍1 士 馬兴有石夕I[怡絲 結之烷基化合物之供應源、供應碳氫物之 軋凡鍵 氧軋體之供應源及供應鈍氣之供應源，且 丨/、應3 办具有雷难姦斗 态工具2、3、7、8以將形成膜氣體電漿化。另:水屋生 氣元件6、流量控制器lla-lli。 還具有排 因此，如隨後所述之實施例，能形成呈古 /刀又舟頁低介雷堂素 之絕緣膜且對主要銅膜線路有很強附著強度。 电吊数 藉平行板式之上、下電極2、3產生電漿方式 、 ^ 聚產生器，及功率供應器7、8供應具有兩種高ς = ^二， 率個別連接上、下電極2、3。因此，可藉由-員率之功 稽甶個別施加兩種
2060-4382-PF;Ythsieh.ptd 520550 五、發明說明（9) 南低頻率之 方法形成絕 介電常數。 個別施 最好組合。 第一， KHz但小於1 頻率電子功 子功率施加 第二， 率施加上電 此 功率於上、下電極2、3產生電漿。因此，依 緣膜是緻密的，且絕緣膜因含有Ch3而具有低 之 加頻率之功率於上、下電極2、3為以下所述 在形成低壓絕緣臈製程中，以等於或高於100 MHz之低頻率電子功率施加在下電極3 ;或低 率施加在下電極3，及以高於1 MHz之高頻率電 上電極2以形成高壓絕緣膜之製程。 在形成高壓絕緣膜製程中，除了高頻率電子功 極2之外，也以低頻率電子功率施加在下電極 第三，特別在形成低壓絕緣膜例子上，藉實施形成膜 的方法形成包括障礙絕緣膜之絕緣膜，係以等於或高於 1 00 KHz但小於1 MHz之低頻率電子功率施加在下電極3， 以及在形成高壓絕緣膜製程中，低頻率雪 〇 a，。丄， 必派午冤子功率施加在下 電極3。在此例子，以高頻率電子功率施加上電極2。 以具有石夕氧烧鍵結之烧基化合物、碳氫物、含 及稀釋氣體為形成膜氣體應用於本發明，^ 乳軋體 實施例子： 以下所述為典型 (i)具有矽氧烷鍵之烷基化合物 六甲基二石夕氧化炫（HMDSO : (CH3 ) 3Si 一〇 — Si )八甲基環四矽氧化烷（OMCTS : ((CH3)2 ) 4以4〇4 ) 。 3 ) 3 【分子式1】 4 4 4 。
520550 五、發明說明（10) 3 _ - 3CHl-silo —-SilCH 3 3 c c 〇 o
3 3 CHCH I I 3 3 l〇 —CH 四甲基環四矽氧化烷 分子式2】 TMCTS ： (CH3H)4Si4 04 ) Η Η
Chk — Si — 〇 一 Si — CHq Ο Ο
CHf Si — 〇一Si — CH Η Η (ii) 甲基矽烷（SiHn (CH3)4_n 單甲基矽烷（SiH3 (CH3)) 雙甲基矽烷（SiH2 (CH3) 2 ) 三甲基矽烷（SiH (CH3)3 ) 四曱基矽烷（Si (CH3)4 ) (iii) 碳氫物（CxHy ) 乙炔（C2H2 ) 甲基環己烷（CH3C6 ) 環己烷（C6 H12 )
2060-4382-PF;Ythsieh.ptd 第16頁 520550 五、發明說明（11) 苯（c6 H6 ) (i v)含氧氣體 n20 水（h2o ) 二氧化碳（co2 ) (v)稀釋氣體 氦氣（H e ) 氬氣（Ar ) 氮氣（N2 ) 發明人提出應用例實施之檢驗，以下列詳細說明。 使用電漿輔助CVD (PE-CVD )方法，以下所述之形成 膜條件，形成矽絕緣膜在矽基材上。其中以HMDS0為具有 矽氧烷鍵之烷基化合物，以N20為含氧氣體，及氦為稀釋 氣體。另外，從氣體導入沉積室到開始膜形成，在沉積室 氣體置換反應週期（穩定週期）為1分鐘30秒，且上電極2 加熱至1 0 0 °C以預防反應物黏在上電極2。 形成膜氣體 HMDS0 流速：50 seem N2 0 流速：2 0 0 s c c m H e 流速：4 0 0 s c c m 氣體壓力（參數）：〇· 75〜1· 75 Torr 電漿激發條件 下電極（第一電極）
低頻電子功率（頻率380kHz)(參數）：0〜100 W
2060-4382-PF;Ythsieh.ptd 第17頁 520550 五、發明說明（12) 上電極（第二電極）
功率（頻率13·56 MHz)(參數）：25 0 W
基材加熱條件：375 t v , «c ; - Zb〇 W (a) 形成膜氣辦 备 第2圖為膜力及剝落強度之關係 力及剝落強度之關係圖基^上時’形成膜氣體之氣體壓 落強度（gw )，橫軸：、;二„生刻度顯示形成膜之制 力（Torr)。車為線性刻度顯示形成膜氣體之氣體壓 八別進行低頻電子功率施加於下電極3之外，及 下’根據上述形成膜條侔 ”牛 基材上。•落強度量：驗，絕緣膜形成在石夕 (ShiJdz l^Shim：dZU SST1〇1 )。 _ZU Scanning Scratch Tester "根據第2圖，於氣體壓力1.5 T〇rr條件下之剝落強产 5〜6 gw，明顯比於氣體壓六 又 15〜16 gw減少3倍;1體£力〇.9 Τ〇ΓΓ條件下之剝落強度 是，雖然使用矽基材為基材受形成膜及在上述 寺双驗中有關於矽基材之剝落強度檢驗影響，但是，可想而 知有關於銅基材之剝落強度將呈現相同趨勢。 (b) 低頻率電子功率對基材偏壓影響形成膜及剝落強 度之間關係 …第3圖為膜形成在矽基材上時，電漿激發條件之低頻 率電子功率施加在下電極3及形成膜在矽基材上之剝落強
520550 五、發明說明（13) 度之關係圖，縱軸為線性刻度顯示形成膜 )，橫軸為線性刻度顯*低頻率t子功率⑴，。金又（η 檢驗之形成絕緣膜在矽基材 3 體之氣體壓力1.5 Tou及八別γ /疋依據設定形成膜氣 • ^ iorr及为別在低頻率 3 0、5 0、7 5及1 〇 0 ψ時之上述條件 、 (a )使用相同量測設備。 / #。如同在例子 依據第3圖所示，低頻率電子 強度隨電子功率增加而減少，例如力從革在:= W之3.3 gW。當低頻率電子功率超過3() w，剝 明顯減少，停留至3 gW附近。 又/又有 (c)氣體壓力及膜硬度之間關係 第4圖為形成冑氣體之氣體壓力及膜硬度及在石夕基 上形成膜的揚氏模數之關係圖，右縱軸為線性刻度 矽基材上形成膜的揚氏模數（G p )，卢二” ^ 一 Ν ^ ν ur ; 友縱軸為線性刻唐顧 ’橫轴為線性刻度顯示形成膜氣體 除了沒有進行低頻電子功率施加於下電極3之外， 分別在形成膜氣體之氣體壓力〇·7、1;1、13、丨7
Torr條件下，根據上述形成膜條件，檢驗形成在秒基材上 絕緣膜。膜硬度及揚氏模數量測是使用Shimadzu 土 Corporation製造的量測儀器（Shimadzu DynamU Micro Hardness Tester DUH-W201S ) 〇 根據第4圖，氣體壓力從〇·7 Torr至1.3 T〇rr，膜硬 度隨氣體壓力增加而減少，在氣體壓力〇·7 Torr時膜硬 2060-4382-PF;Ythsieh.ptd 第19頁 520550 五、發明說明（14) 度為230 ，在氣體壓力1·3 T〇rr時膜硬度約為7〇〜8Q。告 氣體壓力超過1· 3 Torr時，膜硬度沒有明顯改變 二 5 0 gw附近。 拎W主 揚氏模數呈現與硬度相同趨勢，在氣體壓力〇,7 時膜之揚氏模數為40 GP，在氣體壓力丨· 3 T〇rr時 氏模數為10 GP，當氣體壓力超過丨· 3 T〇rr時，停留至1〇 GP附近。 (d)低頻率電子功率對基材偏壓影響形成膜 硬度之間關係 風膜 第5圖所示為低頻率電子功率施加在下電極3，以形 直流電偏壓於基材上，影響形成膜之硬度及在矽基材上形 成膜的楊氏模數之關係圖，左縱軸為線性刻度顯示形成膜 m(gw)，右縱軸為線性刻度顯示形成膜之硬揚氏模 數〔π)，橫軸為線性刻度顯示低頻率電子功率（w) 體之3=成:邑τ緣膜在石夕基材上’是依據設定形成膜氣 體之轧體£力1· 5 Torr及分別在低頻率電子功率〇、1〇、 、50、75及1〇〇 ¥時之上述條件所形成的。如同在例子 (C )使用相同量測設備。 依據第5圖所示，低頻率電子功率範圍〇至75 w， 硬度隨電子功率增加，當低頻率電子功率超過？5 w，膜的 硬度微微增加，當低頻率電子功率約〇 w，膜的硬度約、 5〇，當低頻率電子功率約75W，膜的硬度約29〇，當&低 電子功率約100 W，膜的硬度約5〇。 揚氏模數呈現與硬度相同趨勢，在低頻率電子功率〇
2060.4382-PF;Ythsieh.ptd 第20頁 五、發明說明（15) W時膜的揚氏模數為s Γρ 备 的揚氏《為47 GP在:斗在低頻，電子功率7"時，膜 氏模數為50 GP。在低頻率電子功率10"時，膜的揚 之介(電%低數頻之\電關子係功率對基材偏®影響形成膜及形成膜 直流頻率Λ子Λ率施加在下電極3，以形成 介電常數之間關係圖， :7丞材上形成膜的 電常數，橫軸為線性刻；；為=度顯示上形成膜的介
j度顯不低頻率電子功率（W ) 〇 才欢驗之形成絕緣膜在矽美 S 成膜氣體之氣體壓力0.9、才 疋依據/刀別在3種形 頻率電子功率〇、10、30、sn 7 ·5 TorrT，及分別在低 形成的。•關的介電常數9 Γ75及10"時之上述條件所 為丨頻率“數疋以C-v方法量測’直流電偏壓 表膜ΐί i在圖中1,5 TGrr例子，其靠近檢驗點之數值代 電常ΞΪΓΛ，/氣體壓力°·9 T〇rr例子中，相關的介 4 3 電子功率0〜2° W範圍，由2, 9陡然增加至
_ A & @ π /電4數隨低頻率電子功率進一步超越20 W 增加而緩忮地增加。在H舻厭 人带^ η *礼體堡力U Torr例子巾，相關的 二電，數在低頻率電子功率〇〜2〇 w範圍，由27陡然增加 ’才目關，介電常數在超越2〇 w而緩慢地增加至4 8於 τ /二亦^在乳體壓力h 5 Torr例子中與在氣體壓力〇. 9 〇r r歹’類似’在低頻率電子功率0〜2 0 W範圍，相關的 第21頁 2060-4382-PF;Ythsieh.ptd 五、發明說明（16) 相關的介電常數在超越2 o w而緩慢
介電常數為2. 7至3. 6 地增加至4. 1於1〇〇 W 如上所述，根據第一實施例結果指出，考慮形成膜氣 體之氣體壓力因素，當氣體壓力低時，剝落強度大，但 相，的介電常數變高。特別是在低於i T〇rr時，剝落強度 為高；在等於或高於1 T0rr時，相關的介電常數為低。： 而慮低頻率電子功率因f，當低頻率電子功率低時 強度變咼，但是相關的介電常數變低。 彳 主要=膜ΐ Ξ ΐ具有低介電常數絕緣膜為層間絕緣膜於 主要的銅Μ線㈣之例子巾，最好在低氣體壓力條 Γ二Τ率T，。r:在：及在形成膜之起始階段中，降低低頻 度’然後再以高於或等於"。rr條件下形成： 個膜的介電常數。 、 降低正 4☆細此外，在形成具有低介電常數絕緣膜為障礙絕绫膜以 艺=要的銅膜線路之例子中，氣體壓壓： =Ι:;Γ整，類似於形成層間絕緣膜 壓絕緣膜兩者都維持低頻率電：Ά邑緣膜及高 j始階段中’降低氣體壓力例如低於1 TorrH成膜之 =電子功率’在犧牲些許相關 =頻 度。然後再以高於或望热〗τ 巾默卜&進制落強 分，以降低整個膜的介電常數町條件下形成膜的其餘部 值得注意的是，雖然在形成膜之起始階段，氣體壓力 520550 五、發明說明（17) 最好低於1 Torr，但氣體壓力最好低於1 Torr帶來緩慢的 膜形成速率，因而不夠實際。此外，高於或等於1 Tor r氣 體壓力適合於形成膜的其餘部分。依據電子放電，氣體壓 力在10 Tor r之最大值内是實際的。 (弟2實施例） 接著’參閱第8A圖及第8B圖，根據本發明之第2實施 例’詳細說明本發明之半導體裝置及其製造方法。 第8 A圖為本發明之半導體裝置之剖面圖，是根據本發 ，之第2實施例之半導體裝置製造方法所產生。第8B圖為 第8A圖中沿著iq線之剖面圖。使用由HMDS〇 + ^ 組成的形成膜氣體’以形成層間絕緣膜3 4於線路埋置的膜 間，層間絕緣膜3 4被夾於埋置下面線路3 3之下面埋置線路 絕緣膜32及埋置上面線路37之上面埋置線路絕緣膜35之 間。 首先’如第8A圖所示，埋置的線路絕緣膜32形成在一 底基材31上，線路埋置的絕緣膜由厚度約1 //m之3丨02膜 或Sl〇CH膜組成的，注意的是SiOCH膜是含有Si、〇、c 之絕緣膜。 接著，蝕刻線路埋置的絕緣膜32以形成線路凹槽，之 ί : 膜岡33:於線路凹槽内侧’作為抗銅擴散膜。其 面梦德以=二士銅種子層以濺鍍方法形成在TaN膜33a表 出的1 a W膜及銅膜，以作Α德 6, ^ # ^ Η ^ Λ化予機械研磨方式磨掉，因此下面 的線路表面疋平坦的。下 卜面的線路疋由主要銅膜線路3 3b
2060-4382-PF;Ythsieh.ptd 第23頁 520550
及TaN膜33a所組成的。 再來’使用由HMDS0 + %0 + He組成的形成膜氣體， 以電漿輔助CVD (PECVD )方法，形成層間絕緣膜34於線路 埋置的膜之間，層間絕緣膜由厚度約幾十奈米之PEcvd S i 0 C Η膜組成的，詳細内容將於後述說明。 特別地，為形成形成層間絕緣膜3 4於線路埋置的膜之 間，基材21導入形成膜裝置之沉積室j，支持在支撐架3 上，接著加熱基材21並維持於375 °C。如第1圖所示，流速 50 seem 之HMDS0 、流速20 0 seem 之 N20 及流速50 seem之He被導入電漿形成膜裝置1〇1之沉積室1並維持於 0.7 Torr壓力。然後以380 〇2在低頻率電子功率範圍 100〜150W施加於下電極3，且以頻率1356 MHz之高頻率電 子功率250W(相當於(K3W/cm2)，施加在上電極2。 HMDS0、％0及He因此轉化為電漿並維持4〇秒。因此， 由厚度約1 00奈米之PECVD Si 0C膜組成的低壓絕緣膜34a形 成。注意，SiOC膜是含有Si、〇及c之絕緣膜。 接下去’以相同反應性氣體組成、相同氣體流速及相 同電漿激發條件，在調整氣體壓力為〇· 7 T〇rr下，形成厚 度約50 0奈米之PECVD Si〇CH膜組成的高壓絕緣膜。 _如上所述’在線路埋置的膜間，由低壓絕緣膜34a及 局壓絕緣膜34b組成的層間絕緣膜34因而形成。 、接著，使用形成S%膜或Si0CH膜32之相同方法，形 成埋置線路絕緣膜35在埋置線路膜間之層間絕緣膜34上， 埋置線路絕緣膜35由厚度約i㈣之叫膜或膜組
520550 五、發明說明（19) 成的。 接著’以習知雙鑲嵌方法，形成連接導體Μ及上面主 要銅膜線路37。在圖中符號36a及37a表示TaN膜，符號36b 及37b表示銅膜。 然後’卩早礙絶緣膜3 8形成在整個上表面，半導體裝置 因此形成。 如上所述，根據第2實施例之半導體裝置製造方法 中，用於埋置線路膜之層間絕緣膜34被夾於埋置下面線路 33之下面埋置線路的絕緣膜32及埋置上面線路37之上面埋 置線路絕緣膜35之間。使用電漿輔助CVD方法，在氣體壓 力低於1 Torr條件下形成起始膜，再以高於或等於i t〇r 條件下形成膜之其餘部分，形成用於埋置線路膜之層間絕 緣膜3 4。 +用>於埋置線路膜之層間絕緣膜34，因此形成具有對銅 膜33b南附著力及等於或低於3之低相對介電常數。 雖然本發明之第2實施例揭露如上，然其並非用以阡 =本發明，任何熟習此技藝者，在不脫離本發明之精神^ 靶圍内，當可作各種之更動與潤飾，因此本發明之 圍當視後附之申請專利範圍所界定者為準。 ” ° ^ 代替第2實施例所使用之HMDS0，如第1實施例所述， 可使用另外具有矽氧烷鍵的烷基化合物、或甲基矽烷 (SiHn(CH3)4_n : n = 〇, i，2, 3 )。至於甲基 第1實施已指出，故在此不贅述。 因在 此外’至於形成膜氣體可使用乙炔（)、甲基環
種。膜 己烧（CH3C6 Hu )及環己烷（c 具有：：的性質將促進介電常數HU任何 再者，ί”氣體可為含有苯之-種。
)兩者中之二種膜乳體可為甲醇（叫⑽）《乙醇（c2H5〇H 成膜氣體中已代ϋ)及11
中之任何一種於形 更進一步， 之方法形成，第 (第3實施例） 3障實形二障礙絕緣膜- 第9Α圖為本發明之第3實施例之 圖’是根據本發明之第3眘#办丨十、上 、之口 J面 產生。第M FI & # α Λ 貫施例之半導體裝置製造方法所 ，圖為第9Α圖中沿著η —π線之剖面圖。 礙絕：圖及第8Α圖不同處，在於層間絕緣膜39包含障 缘膜39、斑：t39C。本發明之製造方法是特別應用障礙絕 緣Μ 3 9 a與主要銅膜線接觸。 根據本發明之第3實施例之半導體裝置製造方法，將 以下於詳細說明。請注意關於第9BW及第9A圖所標示元件 符號與第8B圖及第8A圖相同者，代表相同元件。因此，不 再詳細說明。 首先，與第2實施例方法類似，一埋置線路絕緣膜3 2 形成在一底基材3 1上’線路埋置的絕緣膜由厚度約1 # ^ 之Si〇2膜或SiOCH膜組成的。且由主要銅膜線路33b及TaN 膜33a組成的下面的線路，形成於埋置線路絕緣膜32之線
2060-4382-PF;Ythsieh.ptd
520550
路凹槽内。 接著，使用由HMDSO + N2〇 + Nh3組成的形成膜 以電漿輔助CVD (PECVD )方法，带成於拖要細A 、 篮 層間絕緣膜39及接觸主要銅膜線路之障礙絕緣膜39&， 細内容將於後述說明。 、 口干
特別地，為形成障礙絕緣膜3 9 a，將基材2丨 膜裝置101之沉積室1，並支撐在支撐架3上。接著加埶某 材21並維持於375 t;。如第}圖所示，將流速接近5〇 s、= 之HMDS0、流速接近2〇〇 sccm之化〇及流速接近5〇 “Μ 之NHS導入電漿形成膜裝置1〇1之沉積室1，並維持於〇·7 Torr壓力。注意氦氣亦可加入上述形成膜氣體内，在此令 子最適合的流速為400 seem。 然後，以380 KHz在低頻率電子功率範圍15〇1施加於 下電極3，且高頻率電子功率不施加在上電極2。 HMDS0、〜0及NHS因此轉化為電漿並維持5秒。因此， 厚度約10奈米之PECVD Si〇2膜組成的低壓絕緣膜39aa形 成0 接下去，以相同反應性氣體組成、相同氣體流速及相 同電漿激發條件，在調整氣體壓力為丨· 5 T〇rr下，形成厚 度約90奈米之PECVD SiOCN膜組成的高壓絕緣膜39ab。 如上所述’形成由低壓絕緣膜39aa及高壓絕緣膜39ab 組成的障礙絕緣膜3 9 a。 接著’使用習知形成低介電常數絕緣膜之方法，具有 低介電常數之主要絕緣膜39b及障礙絕緣膜39c依序形成在
520550 五、發明說明（22) 障礙絕緣膜3 9 a上。因此層間絕緣膜3 9形成於埋置線路層 間。 接著，埋置線路絕緣膜35、連接導體36、上面線路37 及障礙絕緣膜3 8依序形成在埋置線路層間之層間絕緣膜3 9 上0 如上所述，根據這實 %风隹王箦銅膜上之層間 絕緣膜3 9，是由障礙絕緣膜3 9 a及障礙絕緣膜3 9 c所組成 的。低壓絕緣膜39ab及高壓絕緣膜39aa依序形成為障礙絕 緣膜39a之起始部分及其餘部分。在這形成低壓絕緣膜巴 39ab及高壓絕緣膜39aa兩者過程中，形成膜氣體是、 率電子功率轉變為電漿。 以低頻率電子功率形成膜本會顯露強黏著力，但 低氣體壓力之形成膜氣體，黏附黏著強度會進一步改盖。 雖然本發明之第3實施例揭露如上，然其並非用'° f本發明：任何熟習此技藝者，纟不脫離本發明之於柚： 摩巳圍内’當可作各種之更動與二: 圍當視後附之巾料利範圍所界定者為準 保護範 可使施例，使用之瞻0，如第1實施例所述， (SiH(CH)/、·矽氧烷鍵的烷基化合物、或甲基矽垸 第1實施已指出，故二m。至於甲基石夕烧變化’因在 故在此不贅述。 此外，至於形士、时尸儿 )及氮氣u2) 成膜氣體可使用含氮氣體之氨氣（ΝΗ3 z y r之任何一種。 此外’形成臈氣體可為含有氦（He)、氬（Ar)及氮
520550 五、發明說明（23) (N2)更中進tt何：ΐ。所謂暗影的形成臈因此可避免。 士 + 可以如第2實施例所述絕緣膜34b之开彡& 緣膜39外，障礙絕緣臈39b提二礙 低壓絕緣膜。進一步，介叮、，拉 曲綠路37接觸之 ^ 亦可以卩早礙絕緣膜3 9 a之形成方 法’形成卩早礙絕緣膜3 9。 (第4實施例） 如上述實施例說明，右關 介電常數之主要絕緣膜上有膜於具有低 相同形成膜氣體，形成且有Π’本發明優點在於以 目的。在本例子中膜开心f t 之主要絕緣膜上之 用形成膜氣體含有，二=體壓力不需要改變，使 快（c2h2)、甲基環己燒有（夕燒鍵之上f院基化合物；乙 之任何一種；及入童々麯（· HAH11 )及^己烷（C6Hl2 )中 疒鍵之t、成饮其1人軋體；或形成膜氣體含有··具有矽氧 氣體心：：：4勿’笨（C6H6 )、含氧氣體；及鈍態 ^虽、准持相同氣體壓力的時候，形成所欲得主要絕緣 現在，請參閱第9A圖及第9B圖，根據本發明之第4實 施例’詳細㈣一本發明之半導體裝置之製造』 不同於弟3貫施例’層間絕緣膜39包含上面及下面障 二:39Γ!ΐ:法特別應用在具有低介電常數之主 要、％緣膜3 9 b，且夾於隆说μ μ 人& I手礙絕緣膜39a及39〇之間。 2060-4382-PF;Ythsieh.ptd 第29頁 520550
例之製造方法， 成條件如下所列 將以下於詳細 根據本發明之第4實施 說明，主要絕緣膜39b之形 形成膜氣體 HMDS0 流速：5〇 sccm N2〇 流速：200 sccin CH3C6Hn 流逮·· 5〇 sccm 氣體壓力（參數）：0· 9Torr 電漿激發條件 下電極（第一電極） )(參數）
W ：250 W 低頻電子功率（頻率38OkH: 上電極（第二電極）
高頻電子功率（頻率13· 56 MHz )(參數 基材加熱條件：3 7 5 °C 首先’使用相似於第2實施例之方法，埋置線路的絕 緣膜3+2形成在一底基材31上，由厚度約j 之” — S1 〇2膜組成線路埋置的絕緣膜3 2。且下面的線路是由主要 銅膜線路33b及TaN膜33a形成於線路埋置的絕緣膜32之線 路凹槽内側。 接著，相似於第3實施例，以HMDSO + N20 +關3組成 的形成膜氣體及上述，使用電漿輔助CVD (PECVD )方法， 形成層間絕緣膜39中之障礙絕緣膜39a，層間絕緣膜39位 於埋置線路膜層間。障礙絕緣膜3 9 a包括低壓絕緣膜3 9 ab 及高壓絕緣膜39aa。 接著，使用電漿輔助CVD (PECVD )方法，以及上述步
520550
成膜條件之形成膜氣體，形成低介電常數絕緣膜之方法， 具有低介電常數之主要絕緣膜39b及障礙絕緣膜39c依序形 成在障礙絕緣膜39a上。因此層間絕緣膜39形成於埋置線 路層間。 ' 為了形成具有低介電常數之主要絕緣膜39b，首先， 將基材21導入形成膜裝置ιοί之沉積室1，並支撐在支撐架 3上，接著加熱基材21並維持於375 °C。如第1圖所示，流 速50 seem之HMDS0 、流速2 0 0 sccm之n2〇及流速5〇 seem之CHsCeHu被導入電漿形成膜裝置丨之沉積室1並維持 於0.9 Torr壓力。然後以13.56 MHz在高頻率電子功率範 圍25 0W ( 〇· 3 W/cm2 )施加於上電極2 ,低頻率電子功率不 施加於下電極3。 HMDS0、％0及CHAHn因此轉化為電漿並維持4〇秒。因 此，厚度約500奈米之PE-CVD Si〇2膜組成的主要絕 39b形成。 、 接著，相似於第2實施例，將埋置線路絕緣膜35、連 接導體36、上面線路37及障礙絕緣膜38依序形成在埋置線 路層間之層間絕緣膜3 9上。 然本發明之第4實施例揭露如上，然其並非用以限 習此技藝者，在不脫離本發明之精神和 種之更動與潤因此本發明之保護範 圍虽視後附之申知專利範圍所界定者為準。 μΪΪΓΛ·施例所使用之刪〇，如第1實施例所述， 可使用另外具有矽氧烷鍵的烷基化合物、或甲基矽烷
520550 五、發明說明（26) (SiHn(CH3)4_n :η = 〇，ι，2,3)。至 第1實施已指出’故在此不贅述。、土石夕烧變化’因在 η12 )代替乙炔（c2h2 )、曱美产ρ /子中，使用本（c6 錢H12 )中以一種曱基％己燒帅A )及環己 數個據本發明，不是形成層間絕緣膜爽於複 ^ 1就疋形成p早礙絕緣膜與主要銅膜線 路接觸，都疋運用電漿輔助CVD (pecvd) ，二:(JhV夕氧'鍵之上述院基化合物；甲基石夕烧物夕 (S:H^H3)㈣丄以）；及⑭、H2〇及 之任 :種含氧=匕;其中形成膜之起始階段是在低氣壓（低 ；〇ΓΓ下進仃，而形成膜之其餘部分是在高氣壓（箄 於或高於1 Tori' )下進行。 疋体门礼 :低氣：壓力’形成的絕緣膜對主要銅膜線路有較俨 #者性。且升而氣體壓力，形成低介電常數之絕緣膜。土 因此，層間絕緣膜的形成對主要銅膜線路有較佳 性，同樣地亦具有低介電常數之可行性。 < 此外，以低頻率電子功率形成障礙絕緣膜及實施 兩步驟調整，障礙絕緣膜的形成對主要銅膜 就變得更有可行性。 < 黏者性 進一步，僅就形成具有低介電常數之主要絕緣膜而 言，在膜形成期間不需改變氣體壓力。使用 、 含：具有石夕氧燒鍵之上述烧基化合物；乙炔（☆、體甲包
520550 五、發明說明（27) 基環己烷（CH3C6HU )及環己烷（C6H12 )中之任何一種；及 含氧氣體；或使用形成膜氣體含有：具有矽氧烷鍵之上述 烷基化合物；苯（C6 H6 )、含氧氣體；及鈍態氣體。在維 持相同氣體壓力的時候，形成所欲得主要絕緣膜。
2060-4382-PF;Ythsieh.ptd 第33頁

Claims (1)

  1. 號 90124493 修正太 六、申請專利範圍 1. 一種具有低介電 法，其中藉轉變一形成 述低介電常數絕緣膜在 形成一低壓絕緣膜 膜，其中上述低壓絕緣 轉變成電漿狀態下反應 形成一高壓絕緣膜 絕緣膜，其中上述高壓 上述第一氣壓之第二氣 2. 如申請專利範圍 法，其中上述第一氣壓 Torr，而第二氣壓的範 3. 如申請專利範圍 法， 常數絕緣膜之半導體裝置製造方 膜氣體於電漿狀態下，反應形成上 一基材上，上述方法步驟包括： 在上述基材上，以構成上述絕緣 膜是由上述形成膜氣體於第一氣壓 形成；以及 在上述低壓絕緣膜上，以構成上述 絕緣膜是由上述形成膜氣體在大於 壓轉變成電漿狀態下反應形成。 第1項所述之半導體裝置製造方 是等於或高於0. 1 Torr但小於1 圍為1〜10 Torr。 第1項所述之半導體裝置製造方 第二電 等於或 在形成 及 於或高 絕緣膜 如申請 中在形 施加於 其中平行板式電極用於形成上述電漿，而上述平行板 式電極由一支撐上述基材之第一電極及一相反於上述第一 電極之第二電極所組成； 施加於 極；以 等 述高壓 4. 法，其 子功率 高於10 0 KHz但小於1 MHz之低頻率電子功率 上述低壓絕緣膜之步驟中的上述第一電 於1 MHz之高頻率電子功率施加於在形成上 之步驟中的上述第二電極。 專利範圍第3項所述之半導體裝置製造方 成上述高壓絕緣膜之步驟中，上述低頻率電 上述第一電極，另外上述高頻率電子功率施
    2060-4382-PFl.ptc 第34頁 520550 _案號9Q124493__年月曰 修正_ 六、申請專利範圍 加於上述第二電極。 5 ·如申請專利範圍第3項所述之半導體裝置製造方 法，其中在形成上述低壓絕緣膜之步驟中，上述高頻率電 子功率施加於上述第二電極，同時，另外上述低頻率電子 功率施加於上述第一電極。 6 ·如申請專利範圍第5項所述之半導體裝置製造方 法’其中在形成上述高壓絕緣膜之步驟中，上述低頻率電 子功率施加於上述第一電極，另外高頻率電子功率施加於 上述第二電極。 7 ·如申請專利範圍第1項所述之半導體裝置製造方 法， 其中支撐上述基材之第一電極及相反於上述第一電極 之 率 中 第二電極所組成的平行板式電極用於形成上述電漿； 等於或咼於100 KHz但小於1 MHz頻率之低頻率電子功 施加於上述第一電極於形成上述低壓絕緣膜之上述驟 ；以及 在形成上述高壓絕緣膣夕 0冬聘之上述步驟中，上述低頻率電 子功率施加於上述第一電極。 上述低领手电 8 ·如申請專利範圍第1 法 以 ，其中形成膜氣體組成有員且所有：之气〜導體裝置製造方 及Μ、μ及eh中之任何二夕疋f之烧基化合物， 9^申請專利範圍第8項所述3 ' ，其中具有矽氧烷鍵之上 v體叙置製造方
    2060-4382-PFl.ptc 第35頁 烷（HMDSO : (CH3 ) 3Si、〇二=土化合物為六甲基二矽氧 氧化烷（OMCTS : ((CH3)、一1 CH3 ) 3 )、八曱基環四 520550 _案號90124493_年月日__ 六、申請專利範圍 【分子式3】 ch3 ch3 I I CH3 — Si — 0 — Si — CH3 I I 0 〇 1 I CH3 — Si — 〇一Si — CH3 I I ch3 ch3 、以及四甲基環四矽氧化烷（TMCTS : (CH3H)4Si4 04 ) 【分子式4】 Η Η I I CH3 — Si — Ο — Si — CH3 I I 0 0 I I CH3 一 Si — 0 一 Si — CH3 I I Η H 中之任何一種。 1 0 .如申請專利範圍第1項所述之半導體裝置製造方 法，其中形成膜氣體含有曱基矽烷（SiHn (CH3)4_n : n=0, 1， 2, 3 )。 1 1 .如申請專利範圍第1 0項所述之半導體裝置製造方 法，其中上述甲基矽烷（SiHn (CH3)4—n : n = 0, 1，2, 3 )為單 甲基矽烷（SiH3 (CH3))、雙甲基矽烷（SiH2 (CH3) 2 )、 三曱基矽烷（SiH (CH3)3 )及四甲基矽烷（Si (CH3)4 )中
    2060-4382-PFl.ptc 第36頁 520550 _案號90124493_年月曰 修正_ 六、申請專利範圍 之任何一種。 1 2 .如申請專利範圍第1項所述之半導體裝置製造方 法，其中上述形成膜氣體含有曱基環己烷（CH3C6 Hn )及 環己烷（C6 H12 )中之任何一種。 1 3 .如申請專利範圍第1項所述之半導體裝置製造方 法，其中上述形成膜氣體含有苯（C6H6 )。 1 4.如申請專利範圍第1項所述之半導體裝置製造方 法，其中上述形成膜氣體含有曱醇（CH30 Η )及乙醇 (C2 Η5 0 Η )中之任何一種。 1 5 .如申請專利範圍第1項所述之半導體裝置製造方 法，其中上述形成膜氣體含有氨（Ν Η3 )及氮（Ν2 )中之任 何一種 ° 1 6.如申請專利範圍第1項所述之半導體裝置製造方 法，其中上述形成膜氣體含有氦（He)、氬（Ar)及氮 (N2 )中之任何一種。 17. —種半導體裝置，包括： 一低介電常數之絕緣膜，上述絕緣膜是由一低壓絕 緣膜所形成在一主要的銅膜線路上，與在低壓絕緣膜上主 要的銅膜線路及高壓絕緣膜接觸。 其中上述低壓絕緣膜是以上述形成膜氣體於第一氣壓 轉變成電漿狀態而反應形成，及上述高壓絕緣膜是以上述 形成膜氣體在高於第一氣壓之第二氣壓轉變成電漿狀態而 反應形成。 1 8 .如申請專利範圍第1 7項所述之半導體裝置，其中 形成在主要的銅膜線路上之上述絕緣膜構成夾在多數個主
    2060-4382-PFl.ptc 第37頁 520550
    曰 要的銅膜線路中間之一層間絕緣膜。 19· 一種半導體裝置，包括： 修正 一障礙絕緣膜，上述障礙絕緣膜是以低壓絕緣膜形 成在一主要的銅膜線路上，與在低壓絕緣膜上之主要的銅 膜線路及高壓絕緣膜接觸；以及 一絕緣膜，形成在上述障礙絕緣膜上，其中使用支撐 上述基材之第一電極及相反於上述第一電極之第二電極 所組成的平行板式電極來形成電漿，以等於或高於100 Κ Η z但小於1 Μ Η z頻率之低頻率電子功率施加於第一電形成 上述低壓絕緣膜，及以上述低頻率電子功率施加於上述 第一電極來形成上述高壓絕緣膜。 2 0 ·如申請專利範圍第1 9項所述之半導體裝置，其中 在上述障礙膜上之上述障礙絕緣膜及上述絕緣膜共同構成 夾在多數個主要膜線路中間之一層間絕緣膜。 2 1 . —種半導體裝置製造方法，其中低介電常數之絕 緣膜是以形成膜氣體轉變成電漿狀態而反應形成在基材 上。其中形成膜氣體組成有：具有矽氧烷鍵、碳氫物 (CxHy )及含氧氣體之烷基化合物。 22 ·如申請專利範圍第2 1項所述之半導體裝置製造方 法’其中具有石夕氧院鍵之上述烧基化合物為六曱基二石夕氣 化烧（HMDSO : (CH3 ) 3Si —〇_ Si (CH3 ) 3 )、八曱基環四 矽氧化烷（OMCTS : ((Ch3)2 ) 4以4〇4 ) 【分子式5】
    2060-4382-PFl.ptc 第38頁 520550 修正 案號 90124493 六、申請專利範圍 3 1 13 CHl-si—ol-silCH 3 3 CHCH ο ο CH—siIο Isi ——.1——Η 3 6 3 3 c C 、以及四曱基環四矽氧化烷（TMCTS : (CH3H)4Si4 04 ) 【分子式6】 Η Η I I CH3 — Si-0-Si — CH3 I I 0 o 1 I CH3-Si-0-Si-CH3 I I Η H 中之任何一種。 2 3 .如申請專利範圍第2 1項所述之半導體裝置製造方 法，其中上述碳氫物（CxHy )為乙炔（C2H2 )、曱基環己 烷（CH3C6 )及環己烷（C6 H12 )中之任何一種。 24.如申請專利範圍第2 1項所述之半導體裝置製造方 法，其中上述形成膜氣體含有上述曱基矽烷（Si Hn (CH3) _n : n = 0, 1，2, 3 )代替具有矽氧烷鍵之上述烷基化合物。 2 5 .如申請專利範圍第2 4項所述之半導體裝置製造方 法，其中上述甲基矽烷（SiHn (CH3)4_n : n = 0, 1，2, 3 )為單 曱基矽烷（SiH3 (CH3))、雙曱基矽烷（SiH2 (CH3) 2 )、
    2060-4382-PFl.ptc 第39頁 ^0550 _ —1^90124493 一、申請專利範圍 1 _ 之任二二二:SiH (CH3)3 )及四甲基石夕院（Si (CH3)4 )中 法’=·中如申請專利範圍第21項所遂之半導體裝置製造方 心中之么形成f氣體含有氦（He)、氬（Ar)及氮 仕何一種。 · 一種半導體裝置，包括： 膜上1复介電數之絕緣膜’形成在—已佈好線路的銅 )及含氧氣體/Λ：緣膜是以具有矽氣烷鍵、碳氫物（c Η 電聚狀態而反應2^化&物所組成的形成膜氣體轉變成7 2 8 4t 上述絕緣°/^專/範圍第27項所述之半導體裝置，其中 要的銅膜線；銅膜線路上構成夾在多數個主 K峪中間之一層間絕緣膜。 •—種半導體裝置，包括： 一障礙絕绫瞪 L, 並接觸主要的鋼腺=述p早礙絕緣形成要的銅膜線路上， ]納Μ線路；以及 其中上述絕緣i ί，絕緣膜，形成在上述障礙絕緣膜上， 體之烧基化合物if有石夕氧烧鍵、碳氮物（CxHy)含氧氣 應形成。 斤組成之形成膜氣體轉變成電裝狀態而反 3 0 ·如申請直 上述障礙絕緣腺利範圍第2 9項所述之半導體裝置，其中 線路中間之一爲上述絕緣膜構成夾在多數個主要的銅膜 曰間絕緣。
    2060-4382-PFl.ptc 第40頁
TW090124493A 2000-12-19 2001-10-04 Semiconductor device and method of manufacturing the same TW520550B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000384825 2000-12-19
JP2001197279A JP3545364B2 (ja) 2000-12-19 2001-06-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW520550B true TW520550B (en) 2003-02-11

Family

ID=26606063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090124493A TW520550B (en) 2000-12-19 2001-10-04 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US6852651B2 (zh)
EP (1) EP1217648A3 (zh)
JP (1) JP3545364B2 (zh)
KR (1) KR100476128B1 (zh)
TW (1) TW520550B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347831C (zh) * 2004-03-31 2007-11-07 半导体工程研究所股份有限公司 沉积方法与半导体器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3926588B2 (ja) * 2001-07-19 2007-06-06 キヤノンマーケティングジャパン株式会社 半導体装置の製造方法
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
JP4338495B2 (ja) 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
JP4032044B2 (ja) 2003-06-17 2008-01-16 株式会社半導体プロセス研究所 成膜方法、半導体装置の製造方法及び半導体装置
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
JP4854938B2 (ja) * 2004-07-06 2012-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP1799877B2 (en) † 2004-08-18 2016-04-20 Dow Corning Corporation Sioc:h coated substrates
US7265437B2 (en) * 2005-03-08 2007-09-04 International Business Machines Corporation Low k dielectric CVD film formation process with in-situ imbedded nanolayers to improve mechanical properties
JP4894153B2 (ja) * 2005-03-23 2012-03-14 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2007042747A (ja) * 2005-08-01 2007-02-15 Taiyo Nippon Sanso Corp 絶縁膜の成膜方法及び絶縁膜
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
JP5030478B2 (ja) 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
EP2088123A1 (en) 2006-11-10 2009-08-12 Sumitomo Electric Industries, Ltd. Si-O CONTAINING HYDROGENATED CARBON FILM, OPTICAL DEVICE INCLUDING THE SAME, AND METHOD FOR MANUFACTURING THE Si-O CONTAINING HYDROGENATED FILM AND THE OPTICAL DEVICE
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102578078B1 (ko) * 2017-04-27 2023-09-12 어플라이드 머티어리얼스, 인코포레이티드 3d 낸드 적용을 위한 낮은 유전율의 산화물 및 낮은 저항의 op 스택
CN110158052B (zh) * 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
US20240332071A1 (en) * 2023-03-31 2024-10-03 Intel Corporation Plasma enhanced atomic layer deposition of dielectric material upon oxidizable material

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988573A (en) * 1988-07-14 1991-01-29 Tdk Corporation Medium related members
JPH08227888A (ja) * 1995-02-21 1996-09-03 Sony Corp 誘電体膜の形成方法
JPH10176273A (ja) * 1996-12-16 1998-06-30 Sony Corp Ｃｖｄ膜形成方法およびｃｖｄ膜形成装置
US6127285A (en) * 1997-02-28 2000-10-03 Dallas Instruments Incorporated Interlevel dielectrics with reduced dielectric constant
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JP3178375B2 (ja) 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
US5821168A (en) 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
JP3141827B2 (ja) * 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
EP1123991A3 (en) * 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
EP1128421A3 (en) 2000-02-28 2002-03-06 Canon Sales Co., Inc. Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347831C (zh) * 2004-03-31 2007-11-07 半导体工程研究所股份有限公司 沉积方法与半导体器件

Also Published As

Publication number Publication date
JP2002252228A (ja) 2002-09-06
KR100476128B1 (ko) 2005-03-15
EP1217648A3 (en) 2003-12-03
US20020113316A1 (en) 2002-08-22
US6852651B2 (en) 2005-02-08
KR20020050091A (ko) 2002-06-26
JP3545364B2 (ja) 2004-07-21
EP1217648A2 (en) 2002-06-26

Similar Documents

Publication Publication Date Title
TW520550B (en) Semiconductor device and method of manufacturing the same
TW544919B (en) Manufacturing method of semiconductor device
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
TWI281707B (en) Ultra low k (ULK) SiCOH film and method
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7226876B2 (en) Method of modifying interlayer adhesion
TW432476B (en) A silicon carbide deposition for use as a barrier layer and an etch stop
TW493244B (en) Semiconductor device and method of manufacturing the same
TW483027B (en) Semiconductor device and method of making same
TWI285927B (en) Adhesion improvement for low k dielectrics
KR100476129B1 (ko) 반도체 장치 및 그 제조 방법
TW200537644A (en) Deposition method and semiconductor device
KR100546958B1 (ko) 반도체 장치 및 그 제조 방법
KR20050010867A (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
JP2003059923A (ja) 半導体装置及びその製造方法
TW498504B (en) Semiconductor device and method of manufacturing the same
TW546739B (en) Semiconductor device and method of manufacturing the same
TW200411765A (en) Improved etch stop layer
TW531835B (en) Film forming method, semiconductor device and manufacturing method of the same
TWI234843B (en) Semiconductor manufacturing device and the manufacturing method for the same
TW200301004A (en) Manufacturing method of semiconductor device
Bae et al. Electrical, mechanical, and optical properties of the organic–inorganic hybrid-polymer thin films deposited by PECVD
TW200926297A (en) Interlayer insulating film and wiring structure, and methods of manufacturing the same
Reynes et al. High-density silicon nitride thin film in PECVD
JP2004200713A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees