JP2002252228A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002252228A
JP2002252228A JP2001197279A JP2001197279A JP2002252228A JP 2002252228 A JP2002252228 A JP 2002252228A JP 2001197279 A JP2001197279 A JP 2001197279A JP 2001197279 A JP2001197279 A JP 2001197279A JP 2002252228 A JP2002252228 A JP 2002252228A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
manufacturing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001197279A
Other languages
English (en)
Other versions
JP3545364B2 (ja
Inventor
Yoshimi Shiotani
喜美 塩谷
Yuichiro Kotake
勇一郎 小竹
Hiroshi Ikakura
博志 猪鹿倉
Tomomi Suzuki
智美 鈴木
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2001197279A priority Critical patent/JP3545364B2/ja
Priority to US09/967,991 priority patent/US6852651B2/en
Priority to TW090124493A priority patent/TW520550B/zh
Priority to EP01123338A priority patent/EP1217648A3/en
Priority to KR10-2001-0065994A priority patent/KR100476128B1/ko
Publication of JP2002252228A publication Critical patent/JP2002252228A/ja
Application granted granted Critical
Publication of JP3545364B2 publication Critical patent/JP3545364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】 銅配線との密着性がよい低誘電率を有する絶
縁膜を形成する半導体装置の製造方法を提供する。 【解決手段】 成膜ガスをプラズマ励起して反応させ、
被成膜基板２１上に低誘電率を有する絶縁膜３４を形成
する半導体装置の製造方法において、第１のガス圧力の
成膜ガスをプラズマ励起して反応させ、被成膜基板２１
上に絶縁膜３４を構成する低圧絶縁膜３４ａを形成する
工程と、第１のガス圧力よりも高い第２のガス圧力の成
膜ガスをプラズマ励起して反応させ、低圧絶縁膜３４ａ
上に絶縁膜３４を構成する高圧絶縁膜３４ｂを形成する
工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、銅膜を主とする配線
を被覆して低誘電率を有する層間絶縁膜を形成する半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積度
化、高密度化とともに、データ転送速度の高速化が要求
されている。このため、ＲＣディレイの小さい低誘電率
を有する絶縁膜（以下、低誘電率絶縁膜と称する。）が
用いられている。このような低誘電率絶縁膜を形成する
ため、一つは、トリメチルシラン（SiH(CH3) 3）とＮ2
Ｏを用いたプラズマＣＶＤ法が知られている。例えば、
M.J.Loboda, J.A.Seifferly, R.F.Schneider, and C.M.
Grove, Electrochem. Soc. Fall Meeting Abstracts,
p.344(1998)等に記載されている。また、テトラメチル
シラン（Si(CH3) 4）とＮ2Ｏを用いたプラズマＣＶＤ法
は、例えば、J.Shi, M.A-Plano, T.Mountsier, and S.N
ag, SEMICON Korea Technical Symposium 2000, p.279
(2000)等に記載されている。
【０００３】その他、フェニ−ルシラン等を用いたプラ
ズマＣＶＤ法も知られている。例えば、遠藤和彦，篠田
啓介，辰巳徹，第４６回春応用物理学会（1999），p.89
7、松下信雄，森貞佳紀，内藤雄一，松野下綾，第６０
回秋応用物理学会（1999），1p-ZN-9(1999)、内田恭
敬，松澤剛雄，菅野聡，松村正清，第４回春応用物理学
会，p.897(1999)等に記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら、これら
の低誘電率絶縁膜は、銅膜を主とする配線との密着強度
が比較的弱く、膜硬度が低いため改善が望まれている。
本発明は、上記の従来例の問題点に鑑みて創作されたも
のであり、銅膜を主とする配線との密着性がよく、かつ
適度な膜硬度の、低誘電率を有する絶縁膜を形成するこ
とができる半導体装置の製造方法及びその方法により作
成された半導体装置を提供するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体装置の製造方法に係
り、成膜ガスをプラズマ化して反応させ、基板上に低誘
電率を有する絶縁膜を形成する半導体装置の製造方法に
おいて、第１のガス圧力の前記成膜ガスをプラズマ化し
て反応させ、前記基板上に前記絶縁膜を構成する低圧絶
縁膜を形成する工程と、前記第１のガス圧力よりも高い
第２のガス圧力の前記成膜ガスをプラズマ化して反応さ
せ、前記低圧絶縁膜上に前記絶縁膜を構成する高圧絶縁
膜を形成する工程とを有することを特徴とし、請求項２
記載の発明は、請求項１記載の半導体装置の製造方法に
係り、前記第１のガス圧力は０．１Torr以上、１Torr未
満であり、前記第２のガス圧力は１Torr以上、１０Torr
以下であることを特徴とし、請求項３記載の発明は、請
求項１又は２記載の半導体装置の製造方法に係り、前記
プラズマ化する手段として前記基板を保持する第１の電
極と該第１の電極と対向する第２の電極とからなる平行
平板型の電極を用い、かつ前記低圧絶縁膜を形成する工
程において、前記第１の電極に周波数１００ｋＨｚ以
上、１ＭＨｚ未満の低周波電力を印加するか、又は前記
第１の電極に前記低周波電力を印加し、かつ前記第２の
電極に１ＭＨｚ以上の高周波電力を印加し、前記高圧絶
縁膜を形成する工程において、前記第２の電極に前記高
周波電力を印加することを特徴とし、請求項４記載の発
明は、請求項３記載の半導体装置の製造方法に係り、前
記高圧絶縁膜を形成する工程において、前記第２の電極
に前記高周波電力を印加することに加えて、前記第１の
電極に前記低周波電力を印加することを特徴とし、請求
項５記載の発明は、請求項１又は２記載の半導体装置の
製造方法に係り、前記プラズマ化する手段として前記基
板を保持する第１の電極と該第１の電極と対向する第２
の電極とからなる平行平板型の電極を用い、かつ前記低
圧絶縁膜を形成する工程において、前記第１の電極に周
波数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印
加し、前記高圧絶縁膜を形成する工程において、前記第
１の電極に前記低周波電力を印加することを特徴とし、
請求項６記載の発明は、請求項１乃至５の何れか一に記
載の半導体装置の製造方法に係り、前記成膜ガスは、シ
ロキサン結合を有するアルキル化合物と、Ｎ2Ｏ，Ｈ2Ｏ
又はＣＯ2のうち何れか一の酸素含有ガスとを含むもの
であることを特徴とし、請求項７記載の発明は、請求項
６記載の半導体装置の製造方法に係り、前記シロキサン
結合を有するアルキル化合物は、ヘキサメチルジシロキ
サン（ＨＭＤＳＯ：(CH3)3Si-O-Si(CH3)3）、オクタメ
チルシクロテトラシロキサン（ＯＭＣＴＳ：((CH3)2)4S
i4O4
【０００６】
【化５】
【０００７】）、又はテトラメチルシクロテトラシロキ
サン（ＴＭＣＴＳ：(CH3H)4Si4O4
【０００８】
【化６】
【０００９】）のうち何れか一であることを特徴とし、
請求項８記載の発明は、請求項１乃至５の何れか一に記
載の半導体装置の製造方法に係り、前記成膜ガスは、メ
チルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）を含
むものであることを特徴とし、請求項９記載の発明は、
請求項８記載の半導体装置の製造方法に係り、前記メチ
ルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）は、モ
ノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH
2(CH3)2）、トリメチルシラン（SiH(CH3)3）、又はテト
ラメチルシラン（Si(CH3)4）のうち何れか一であること
を特徴とし、請求項１０記載の発明は、請求項１乃至９
の何れか一に記載の半導体装置の製造方法に係り、前記
成膜ガスは、メチルシクロヘキサン(CH3C6H11)又はシク
ロヘキサン（C6H12）のうち何れか一を含むものである
ことを特徴とし、請求項１１記載の発明は、請求項１乃
至９の何れか一に記載の半導体装置の製造方法に係り、
前記成膜ガスは、ベンゼン（C6H6）を含むものであるこ
とを特徴とし、請求項１２記載の発明は、請求項１乃至
９の何れか一に記載の半導体装置の製造方法に係り、前
記成膜ガスは、メチルアルコール（CH3OH）又はエチル
アルコール（C2H5OH）を含むものであることを特徴と
し、請求項１３記載の発明は、請求項１乃至９の何れか
一に記載の半導体装置の製造方法に係り、前記成膜ガス
は、アンモニア（ＮＨ3）又は窒素（Ｎ2）のうち何れか
一を含むものであることを特徴とし、請求項１４記載の
発明は、請求項１乃至９の何れか一に半導体装置の製造
方法に係り、前記成膜ガスは、ヘリウム（Ｈｅ）、アル
ゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含むも
のであることを特徴としている。
【００１０】請求項１５記載の発明は、半導体装置に係
り、銅膜を主とする配線上に絶縁膜が形成された半導体
装置であって、前記絶縁膜は請求項１乃至４、６乃至１
２、又は１４の何れか一に記載の半導体装置の製造方法
により成膜した低誘電率を有する絶縁膜であることを特
徴とし、請求項１６記載の発明は、請求項１５記載の半
導体装置に係り、前記銅膜を主とする配線上に形成され
た絶縁膜は銅膜を主とする配線により挟まれた層間絶縁
膜を構成することを特徴とし、請求項１７記載の発明
は、半導体装置に係り、銅膜を主とする配線上に該銅膜
を主とする配線と接するバリア絶縁膜と、該バリア絶縁
膜上の絶縁膜とが少なくとも形成された半導体装置であ
って、前記バリア絶縁膜は請求項５、１３乃至１４の何
れか一に記載の半導体装置の製造方法により成膜した絶
縁膜であることを特徴とし、請求項１８記載の発明は、
前記銅膜を主とする配線上に形成された該銅膜を主とす
る配線と接するバリア絶縁膜と該バリア絶縁膜上の絶縁
膜とは銅膜を主とする配線により挟まれた層間絶縁膜を
構成することを特徴としている。
【００１１】請求項１９記載の発明は、半導体装置の製
造方法に係り、成膜ガスをプラズマ化して反応させ、基
板上に低誘電率を有する絶縁膜を形成する半導体装置の
製造方法において、前記成膜ガスは、シロキサン結合を
有するアルキル化合物と、ハイドロカーボン（ＣxＨy）
と、酸素含有ガスとを含むものであることを特徴とし、
請求項２０記載の発明は、請求項１９記載の半導体装置
の製造方法に係り、前記シロキサン結合を有するアルキ
ル化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：
(CH3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシ
ロキサン（ＯＭＣＴＳ：((CH3)2)4Si4O4
【００１２】
【化７】
【００１３】）、又はテトラメチルシクロテトラシロキ
サン（ＴＭＣＴＳ：(CH3H)4Si4O4
【００１４】
【化８】
【００１５】）のうち何れか一であることを特徴とし、
請求項２１記載の発明は、請求項１９又は２０記載の半
導体装置の製造方法に係り、前記ハイドロカーボン（Ｃ
xＨy）は、アセチレン(C2H2)、メチルシクロヘキサン(C
H3C6H11)、シクロヘキサン（C6H12）又はベンゼン（C6H
6）のうち何れか一であることを特徴とし、請求項２２
記載の発明は、請求項１９乃至２１の何れか一に記載の
半導体装置の製造方法に係り、前記成膜ガスは、前記シ
ロキサン結合を有するアルキル化合物の代わりに、メチ
ルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）を含む
ものであることを特徴とし、請求項２３記載の発明は、
請求項２２記載の半導体装置の製造方法に係り、前記メ
チルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）は、
モノメチルシラン（SiH3(CH3)）、ジメチルシラン（SiH
2(CH3)2）、トリメチルシラン（SiH(CH3)3）、又はテト
ラメチルシラン（Si(CH3)4）のうち何れか一であること
を特徴とし、請求項２４記載の発明は、請求項項１９乃
至２３の何れか一に記載の半導体装置の製造方法に係
り、前記成膜ガスは、ヘリウム（Ｈｅ）、アルゴン（Ａ
ｒ）又は窒素（Ｎ2）のうち何れか一を含むものである
ことを特徴とし、請求項２５記載の発明は、半導体装置
に係り、銅膜を主とする配線上に絶縁膜が形成された半
導体装置であって、前記絶縁膜は請求項１９乃至２４の
何れか一に記載の半導体装置の製造方法により成膜した
低誘電率を有する絶縁膜であることを特徴とし、請求項
２６記載の発明は、請求項２５記載の半導体装置に係
り、前記銅膜を主とする配線上に形成された絶縁膜は銅
膜を主とする配線により挟まれた層間絶縁膜を構成する
ことを特徴とし、請求項２７記載の発明は、半導体装置
に係り、銅膜を主とする配線上に該銅膜を主とする配線
と接するバリア絶縁膜と、該バリア絶縁膜上の絶縁膜と
が少なくとも形成された半導体装置であって、前記絶縁
膜は請求項１９乃至２４の何れか一に記載の半導体装置
の製造方法により成膜した低誘電率を有する絶縁膜であ
ることを特徴とし、請求項２８記載の発明は、請求項２
７記載の半導体装置に係り、前記銅膜を主とする配線上
に形成された該銅膜を主とする配線と接するバリア絶縁
膜と該バリア絶縁膜上の絶縁膜とは銅膜を主とする配線
により挟まれた層間絶縁膜を構成することを特徴として
いる。
【００１６】以下に、上記本発明の構成により奏される
作用を説明する。この発明では、成膜ガスのガス圧力を
調整して成膜している。即ち、成膜初期には低いガス圧
力で成膜し、残りの成膜を高いガス圧力で行なってい
る。例えば、ガス圧力１Torr未満の成膜ガスをプラズマ
化して反応させ、基板上に低圧絶縁膜を形成する工程
と、ガス圧力１Torr以上の成膜ガスをプラズマ化して反
応させ、低圧絶縁膜上に高圧絶縁膜を形成する工程とを
有している。
【００１７】本願発明者の実験によれば、図２に示すよ
うに、基板と絶縁膜との間の剥離強度は成膜ガスのガス
圧力に反比例し、特に、ガス圧力が１Torrよりも低くな
ると非常に高くなる。一方、成膜の誘電率は、図６に示
すように、低いガス圧の成膜では高く、高いガス圧の成
膜では低くなる。従って、成膜初期において、低いガス
圧の成膜ガスをプラズマ化し、反応させて成膜し、その
後高いガス圧の成膜ガスをプラズマ化し、反応させて成
膜することにより、密着性が高く、かつ全体として低い
誘電率の絶縁膜を形成することができる。実験ではＳｉ
基板に成膜しているが、この結果は銅基板に成膜した場
合にも同じである。
【００１８】特に、銅膜を主とする配線上にバリア絶縁
膜を含む絶縁膜を形成する際に、バリア絶縁膜をこの発
明の半導体装置の製造方法により成膜する。即ち、初期
成膜を低圧絶縁膜として形成し、残りを高圧絶縁膜とし
て形成する。プラズマ化のための電力の周波数は低圧絶
縁膜も高圧絶縁膜もともに低周波数とする。低周波数の
電力による成膜はもともと密着力は大きいが、成膜初期
に低いガス圧の成膜ガスを用いて成膜することで、密着
強度が増す。
【００１９】さらに、バリア絶縁膜の成膜ガスとして、
アンモニア（ＮＨ3）又は窒素（Ｎ2）等の窒素含有ガス
を用いることによりバリア性を向上させることができ
る。或いは、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）又は
窒素（Ｎ2）等の不活性ガスを用いることで、成膜の密
着力を低下させることなく成膜ガスを希釈することがで
きる。
【００２０】上記では、低誘電率を有する主絶縁膜の他
に、主絶縁膜の下地のバリア絶縁膜を形成する方法に適
用があるが、低誘電率を有する主絶縁膜を形成するだけ
の目的では、成膜中にガス圧力を変えなくてもよく、シ
ロキサン結合を有するアルキル化合物と、アセチレン(C
2H2)、メチルシクロヘキサン(CH3C6H11)又はシクロヘキ
サン（C6H12）のうち何れか一と、酸素含有ガスとを含
む成膜ガス、又はシロキサン結合を有するアルキル化合
物と、ベンゼン（C6H6）と、酸素含有ガスと、不活性ガ
スとを含む成膜ガスを用いて、同一のガス圧力を保持し
たまま、所望の主絶縁膜を成膜することができる。
【００２１】成膜ガスとして、シロキサン結合を有する
アルキル化合物の代わりに、メチルシラン（SiHn(CH3)
4-n：ｎ＝０，１，２，３）を含むものを用いてもよ
い。
【００２２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （第１の実施の形態）図１は、本発明の実施の形態に係
る半導体装置の製造方法に用いられる平行平板型のプラ
ズマ成膜装置１０１の構成を示す側面図である。
【００２３】このプラズマ成膜装置１０１は、プラズマ
ガスにより被成膜基板２１上に絶縁膜を形成する場所で
ある成膜部１０１Ａと、成膜ガスを構成する複数のガス
の供給源を有する成膜ガス供給部１０１Ｂとから構成さ
れている。成膜部１０１Ａは、図１に示すように、減圧
可能なチャンバ１を備え、チャンバ１は排気配管４を通
して排気装置６と接続されている。排気配管４の途中に
はチャンバ１と排気装置６の間の導通／非導通を制御す
る開閉バルブ５が設けられている。チャンバ１にはチャ
ンバ１内の圧力を監視する不図示の真空計などの圧力計
測手段が設けられている。
【００２４】チャンバ１内には対向する一対の上部電極
（第２の電極）２と下部電極（第１の電極）３とが備え
られ、上部電極２に周波数１３．５６ＭＨｚの高周波電
力を供給する高周波電力供給電源（ＲＦ電源）７が接続
され、下部電極３に周波数３８０ｋＨｚの低周波電力を
供給する低周波電力供給電源８が接続されている。これ
らの電源７、８から上部電極２及び下部電極３に電力を
供給して、成膜ガスをプラズマ化する。上部電極２、下
部電極３及び電源７、８が成膜ガスをプラズマ化するプ
ラズマ生成手段を構成する。
【００２５】上部電極２は成膜ガスの分散具を兼ねてい
る。上部電極２には複数の貫通孔が形成され、下部電極
３との対向面における貫通孔の開口部が成膜ガスの放出
口（導入口）となる。この成膜ガス等の放出口は成膜ガ
ス供給部１０１Ｂと配管９ａで接続されている。また、
場合により、上部電極２には図示しないヒータが備えら
れることもある。成膜中に上部電極２を温度凡そ１００
乃至２００℃程度に加熱することにより、成膜ガス等の
反応生成物からなるパーティクルが上部電極２に付着す
るのを防止するためである。
【００２６】下部電極３は被成膜基板２１の保持台を兼
ね、また、保持台上の被成膜基板２１を加熱するヒータ
１２を備えている。成膜ガス供給部１０１Ｂには、シロ
キサン結合を有するアルキル化合物の供給源と、メチル
シラン（SiHn(CH3)4-n :ｎ＝０，１，２，３）の供給源
と、アセチレン（Ｃ2Ｈ2)、シクロヘキサン（Ｃ
6Ｈ12）、メチルシクロヘキサン（CH3C6H11）のうち何
れか一の供給源と、ベンゼン（Ｃ6Ｈ6）の供給源と、メ
チルアルコール（CH3OH）又はエチルアルコール（C2H5O
H）のうち何れか一の供給源と、酸素含有ガスの供給源
と、アンモニア（ＮＨ3）の供給源と、希釈ガスの供給
源と、窒素（Ｎ2）の供給源とが設けられている。
【００２７】これらのガスは適宜分岐配管９ｂ乃至９ｊ
及びこれらすべての分岐配管９ｂ乃至９ｊが接続された
配管９ａを通して成膜部１０１Ａのチャンバ１内に供給
される。分岐配管９ｂ乃至９ｊの途中に流量調整手段１
１ａ乃至１１ｉや、分岐配管９ｂ乃至９ｊの導通／非導
通を制御する開閉手段１０ｂ乃至１０ｎ、１０ｐ乃至ｔ
が設置され、配管９ａの途中に配管９ａの閉鎖／導通を
行う開閉手段１０ａが設置されている。
【００２８】また、Ｎ2ガスを流通させて分岐配管９ｂ
乃至９ｅ、９ｇ、９ｈ内の残留ガスをパージするため、
Ｎ2ガスの供給源と接続された分岐配管９ｊとその他の
分岐配管９ｂ乃至９ｅ、９ｇ、９ｈの間の導通／非導通
を制御する開閉手段１０ｕ乃至１０ｚが設置されてい
る。なお、Ｎ2ガスは分岐配管９ｂ乃至９ｅ、９ｇ、９
ｈ内のほかに、配管９ａ内及びチャンバ１内の残留ガス
をパージする。他に、希釈ガスとして用いることもあ
る。
【００２９】以上のような成膜装置１０１によれば、シ
ロキサンの供給源と、酸素含有ガスの供給源と、不活性
ガスの供給源とを備え、さらに成膜ガスをプラズマ化す
るプラズマ生成手段２、３、７、８を備えている。これ
により、下記の実施の形態に示すように、プラズマＣＶ
Ｄ法により低い誘電率を有する絶縁膜であって、かつ銅
膜を主とする配線と密着強度の高い絶縁膜を形成するこ
とができる。
【００３０】そして、プラズマ生成手段として、例えば
平行平板型の上部電極２及び下部電極３によりプラズマ
を生成する手段があり、上部電極２及び下部電極３にそ
れぞれ高低２つの周波数の電力を供給する電源７、８が
接続されている。従って、これら高低２つの周波数の電
力をそれぞれ各電極２、３に印加してプラズマを生成す
ることができる。特に、このようにして生成した絶縁膜
は緻密であり、かつＣＨ3を含むため、低誘電率を有す
る。
【００３１】上部電極２及び下部電極３への電力印加の
好ましい組み合わせは、以下の通りである。第１に、低
圧絶縁膜を形成する工程において、下部電極３に周波数
１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加す
るか、又は下部電極３に低周波電力を印加し、かつ上部
電極２に１ＭＨｚ以上の高周波電力を印加し、高圧絶縁
膜を形成する工程において、上部電極２に高周波電力を
印加する。
【００３２】第２に、第１の高圧絶縁膜を形成する工程
において、上部電極２に高周波電力を印加することに加
えて、下部電極３に低周波電力を印加する。第３に、特
に、バリア絶縁膜を含む絶縁膜におけるバリア絶縁膜を
成膜するためにこの発明の製造方法を用い、低圧絶縁膜
を形成する工程において、下部電極３に周波数１００ｋ
Ｈｚ以上、１ＭＨｚ未満の低周波電力を印加し、高圧絶
縁膜を形成する工程において、下部電極３に低周波電力
を印加する。このとき、上部電極２に高周波電力を加え
てもよい。
【００３３】次に、本発明が適用される成膜ガスである
シロキサン結合を有するアルキル化合物、メチルシラ
ン、ハイドロカーボン、酸素含有ガス、及び希釈ガスに
ついては、代表例として以下に示すものを用いることが
できる。 （ｉ）シロキサン結合を有するアルキル化合物 ヘキサメチルジシロキサン（ＨＭＤＳＯ：(CH3)3Si-O-S
i(CH3)3） オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ：
((CH3)2)4Si4O4
【００３４】
【化９】
【００３５】）、テトラメチルシクロテトラシロキサン
（ＴＭＣＴＳ：(CH3H)4Si4O4
【００３６】
【化１０】
【００３７】） （ii）メチルシラン（SiHn(CH3)4-n：ｎ＝０，１，２，
３） モノメチルシラン（SiH3(CH3)） ジメチルシラン（SiH2(CH3)2） トリメチルシラン（SiH(CH3)3） テトラメチルシラン（Si(CH3)4） （iii）ハイドロカーボン（ＣxＨy） アセチレン(C2H2) メチルシクロヘキサン(CH3C6H11) シクロヘキサン（C6H12） ベンゼン（C6H6） （iv）酸素含有ガス 一酸化窒素（Ｎ2Ｏ） 水（Ｈ2Ｏ） 炭酸ガス（ＣＯ2） （ｖ）希釈ガス ヘリウム（Ｈｅ） アルゴン（Ａｒ） 窒素（Ｎ2） 次に、本願発明者の行なった実験について説明する。
【００３８】以下の成膜条件により、プラズマ励起ＣＶ
Ｄ法（ＰＥＣＶＤ法）によりＳｉ基板上にシリコン酸化
膜を図７の成膜手順により成膜した。シロキサン結合を
有するアルキル化合物としてＨＭＤＳＯを用い、酸素含
有ガスとしてＮ2Ｏを用い、希釈ガスとしてＨｅを用い
た。なお、成膜においては、図７に示すように、ガス導
入から成膜開始(プラズマ励起)までのチャンバ内のガス
の置換に必要な時間（安定化期間）を１分３０秒間と
り、上部電極２への反応生成物の付着を防止するため上
部電極２を１００℃で加熱している。
【００３９】成膜条件 成膜ガス ＨＭＤＳＯ流量：５０ SCCM Ｎ2Ｏ流量 ：２００ SCCM Ｈｅ流量 ：４００ SCCM ガス圧力（パラメータ）：０．７５乃至１．７５ Torr プラズマ励起条件 下部電極（第１の電極） 低周波電力（周波数３８０ｋＨｚ）（パラメータ）：０
乃至１００Ｗ 上部電極（第２の電極） 高周波電力（周波数１３．５６ＭＨｚ）：２５０Ｗ 基板加熱条件：３７５℃ （ａ）成膜ガスのガス圧力と剥離強度の関係 図２は、成膜ガスのガス圧力とＳｉ基板上に形成した成
膜の剥離強度の関係を示す図である。縦軸は線形目盛り
で表した成膜の剥離強度（ｇ重）を示し、横軸は線形目
盛りで表した成膜ガスのガス圧力（Torr）を示す。
【００４０】調査用絶縁膜は、上記成膜条件のパラメー
タのうち、下部電極３への低周波電力の印加を行なわ
ず、成膜ガスのガス圧力０．９、１．５Torrの２条件で
Ｓｉ基板上に成膜した。また、剥離強度は島津製作所製
の測定器（シマズ走査型スクラッチテスタ ＳＳＴ１０
１）を用いて測定した。図２によれば、ガス圧力１．５
Torrのとき、５乃至６程度であった剥離強度がガス圧力
０．９Torrのとき、１５乃至１６と３倍程度に大幅に改
善された。
【００４１】なお、上記調査では、被成膜基板としてＳ
ｉ基板を用い、Ｓｉ基板に対する剥離強度を調査してい
るが、銅基板に対する剥離強度も同じ傾向があると考え
られる。 （ｂ）被成膜基板バイアスの低周波電力と剥離強度の関
係 図３は、プラズマ励起条件の下部電極３に印加した低周
波電力とＳｉ基板上に形成した成膜の剥離強度の関係を
示す図である。縦軸は線形目盛りで表した成膜の剥離強
度（ｇ重）を示し、横軸は線形目盛りで表した低周波電
力（Ｗ）を示す。
【００４２】調査用絶縁膜は、上記成膜条件のパラメー
タのうち、成膜ガスのガス圧力１．５Torrとし、低周波
電力０，１０，３０，５０，７５，１００Ｗの６条件で
成膜した。測定装置は（ａ）と同じものを用いた。図３
によれば、低周波電力が３０Ｗ以下で、０Ｗのときの凡
そ６から、３０Ｗのときの凡そ３．３のように、電力の
増加とともに剥離強度が低下した。低周波電力が３０Ｗ
よりも大きくなると、剥離強度はあまり低下せず、３前
後に落ち着いた。
【００４３】（ｃ）成膜ガスのガス圧力と膜硬度の関係 図４は、成膜ガスのガス圧力とＳｉ基板上に形成した成
膜の膜硬度及びヤング率（Young's Modulus）の関係を
示す図である。縦軸の左側は線形目盛りで表した成膜の
膜硬度を示し、同じく右側は線形目盛りで表した成膜の
ヤング率（ＧＰ）を示し、横軸は線形目盛りで表した成
膜ガスのガス圧力（Torr）を示す。
【００４４】調査用絶縁膜は、上記成膜条件のパラメー
タのうち、下部電極３への低周波電力の印加を行なわ
ず、成膜ガスのガス圧力０．７，０．９，１．１，１．
３，１．５，１．７Torrの６条件で作成した。膜硬度、
ヤング率（Young's Modulus）は、島津製作所製の測定
器（シマズダイナミック超微小硬度計 ＤＵＨ−Ｗ２０
１Ｓ）を用いて測定した。
【００４５】図４によれば、ガス圧力０．７Torrから
１．３Torrまで、ガス圧力の増加とともに、膜硬度は低
下する。ガス圧力０．７Torrのとき２３０程度で、ガス
圧力１．３Torrのとき７０乃至８０程度であった。ガス
圧力がこれより大きくなると膜硬度は５０前後に落ち着
き、あまり変化しなくなった。ヤング率（Young's Modu
lus）も膜硬度とほぼ同じ傾向を示した。ガス圧力０．
７Torrのとき４０ＧＰ程度で、ガス圧力１．３Torrのと
き１０程度であった。ガス圧力がこれより大きくなると
ヤング率は１０ＧＰ前後に落ち着いた。
【００４６】（ｄ）被成膜基板バイアスの低周波電力と
膜硬度の関係 図５は、被成膜基板への直流バイアス電圧を形成する下
部電極３に印加した低周波電力とＳｉ基板上に形成した
成膜の膜硬度及びヤング率の関係を示す図である。縦軸
の左側は線形目盛りで表した膜硬度を示し、同じく右側
は線形目盛りで表した成膜のヤング率（ＧＰ）を示し、
横軸は線形目盛りで表した低周波電力（Ｗ）を示す。
【００４７】調査用絶縁膜は、上記成膜条件のパラメー
タのうち、成膜ガスのガス圧力１．５Torrとし、低周波
電力０，１０，３０，５０，７５，１００Ｗの６条件で
成膜した。測定装置は（ｃ）と同じものを用いた。図５
によれば、低周波電力０から７５Ｗまでは、低周波電力
の増加とともに、膜硬度も高くなっていく。低周波電力
がそれ以上増加すると、膜硬度は漸増する。膜硬度は、
低周波電力を印加しないとき約５０、７５Ｗのとき約２
９０、１００Ｗのとき約３００であった。
【００４８】ヤング率も膜硬度と同様な傾向を示し、低
周波電力を印加しないとき約８、７５Ｗのとき約４７、
１００Ｗのとき約５０であった。 （ｅ）被成膜基板バイアスの低周波電力と成膜の比誘電
率の関係 図６は、被成膜基板への直流バイアス電圧を形成する下
部電極３に印加した低周波電力とＳｉ基板上に形成した
成膜の比誘電率の関係を示す図である。縦軸は線形目盛
りで表した成膜の比誘電率を示し、横軸は線形目盛りで
表した低周波電力（Ｗ）を示す。
【００４９】調査用絶縁膜は、上記成膜条件のパラメー
タのうち、成膜ガスのガス圧力０．９，１．２，１．５
Torrの３条件で、かつ低周波電力０，１０，２０，５
０，７５，１００Ｗの６条件で成膜した。比誘電率は直
流バイアスに周波数１ＭＨｚの信号を重畳したＣ−Ｖ測
定法により測定した。なお、図中、ガス圧１．５Torrの
場合、調査点付近の数字は膜硬度を示す。
【００５０】図６によれば、ガス圧力０．９Torrの場
合、低周波電力０から２０Ｗまでは比誘電率は２．９か
ら４．３くらいまで急激に増加し、それ以上の低周波電
力では漸減している。ガス圧力１．２Torrの場合、低周
波電力０から２０Ｗまでは比誘電率は２．７から３．９
くらいまで急激に増加し、それ以上は漸増し、１００Ｗ
で４．８程度になっている。ガス圧力１．５Torrの場合
も、ガス圧力１．２Torrの場合と同じように、低周波電
力０から２０Ｗまでは比誘電率は２．７から３．６くら
いまで急激に増加し、それ以上の低周波電力では漸増
し、１００Ｗで４．１程度になっている。
【００５１】以上のように、第１の実施の形態によれ
ば、成膜ガス圧力に関しては、低い方が、剥離強度が大
きいが、比誘電率は高くなることが分かった。特に、１
Torr以下で剥離強度が大きく、１Torr以上で比誘電率が
小さい。また、低周波電力に関しては、小さい方が、剥
離強度が大きく、かつ比誘電率が低くなることが分かっ
た。
【００５２】従って、低誘電率を有する絶縁膜を銅膜を
主とする配線の間の層間絶縁膜として形成する場合、成
膜初期は、比誘電率を多少犠牲にして、ガス圧を、例え
ば１Torr未満と低くし、かつ低周波電力を小さくして剥
離強度を大きくし、残りの成膜をガス圧を、例えば１To
rr以上と高くして行い、膜全体の比誘電率を低くするこ
とが望ましい。
【００５３】また、銅膜を主とする配線と接するバリア
絶縁膜として形成する場合は、ガス圧力の調整は低圧絶
縁膜と高圧絶縁膜とで層間絶縁膜と同様に行なうが、プ
ラズマ励起のための電力の周波数の調整は行なわず、低
圧絶縁膜も高圧絶縁膜もともに低周波数とする。即ち、
成膜初期は、比誘電率を多少犠牲にして、ガス圧を、例
えば１Torr未満と低くし、かつ低周波電力を小さくして
剥離強度を大きくし、残りの成膜をガス圧を、例えば１
Torr以上と高くして行い、膜全体の比誘電率を低くする
ことが望ましい。
【００５４】なお、成膜初期においてガス圧を１Torr未
満が好ましいが、ガス圧が０．１Torrより小さいと、成
膜レートが遅く実用的でない。また、残りの成膜におい
てガス圧を１Torr以上が好ましいが、放電の関係で最大
１０Torrとすることが実用的である。 （第２の実施の形態）次に、図８（ａ）、（ｂ）を参照
して、本発明の第２の実施の形態に係る半導体装置及び
その製造方法を説明する。
【００５５】図８（ａ）は、本発明の第２の実施の形態
に係る半導体装置の製造方法により作成された半導体装
置を示す断面図である。同図（ｂ）は同図（ａ）のＩ−
Ｉ線断面図である。下部配線３３が埋め込まれた下部配
線埋込絶縁膜３２と上部配線３７が埋め込まれた上部配
線埋込絶縁膜３５との間に挟まれた配線層間絶縁膜３４
の成膜ガスとしてＨＭＤＳＯ＋Ｎ2Ｏ＋Ｈｅを用いてい
る。
【００５６】まず、図８（ａ）に示すように、基板（被
成膜基板）３１上に、膜厚約１μｍのＳｉＯ2膜又はＳ
ｉＯＣＨ膜からなる配線埋込絶縁膜３２を形成する。な
お、ＳｉＯＣＨ膜は膜中にＳｉ，Ｏ，Ｃ，Ｈを含む絶縁
膜である。続いて、配線埋込絶縁膜３２をエッチングし
て配線溝を形成した後、配線溝の内面に銅拡散防止膜と
してＴａＮ膜３３ａを形成する。次いで、ＴａＮ膜３３
ａ表面に図示しない銅シード層をスパッタ法により形成
した後、メッキ法により銅膜を埋め込む。ＣＭＰ法（Ch
emical Mechanical Polishing 法）により、配線溝から
突出した銅膜及びＴａＮ膜３３ａを研磨して表面を平坦
化する。これにより、銅膜を主とする配線３３ｂ及びＴ
ａＮ膜３３ａからなる下部配線が形成される。
【００５７】次に、ＨＭＤＳＯ＋Ｎ2Ｏ＋Ｈｅを用いた
プラズマＣＶＤ法により膜厚数１０ｎｍのPE-CVD Ｓｉ
ＯＣＨ膜からなる配線層間絶縁膜３４を形成する。以下
にその詳細を説明する。即ち、配線層間絶縁膜３４を形
成するには、まず、被成膜基板２１を成膜装置１０１の
チャンバ１内に導入し、基板保持具３に保持する。続い
て、被成膜基板２１を加熱し、温度３７５℃に保持す
る。ＨＭＤＳＯを流量５０sccmで、Ｎ2Ｏガスを流量２
００sccmで、Ｈｅガスを流量４００sccmで、図１に示す
プラズマ成膜装置１０１のチャンバ１内に導入し、圧力
を０．７Torrに保持する。次いで、下部電極３に周波数
３８０ｋＨｚの低周波電力１００乃至１５０Ｗを印加
し、上部電極２に周波数1３．５６ＭＨｚの高周波電力
２５０Ｗ（０．３Ｗ／ｃｍ2に相当）を印加する。
【００５８】これにより、ＨＭＤＳＯとＮ2ＯとＨｅが
プラズマ化する。この状態を４０秒間保持して、膜厚凡
そ１００ｎｍのPE-CVD ＳｉＯＣ膜からなる低圧絶縁膜
３４ａを形成する。なお、ＳｉＯＣ膜は膜中にＳｉ，
Ｏ，Ｃを含む絶縁膜である。引き続き、同じ反応ガスの
組み合わせを用い、かつ同じ流量を保持し、ガス圧力を
１．５Torrに調整し、同じプラズマ励起条件で成膜す
る。膜厚約５００ｎｍのPE-CVD ＳｉＯＣＨ膜からなる
高圧絶縁膜３４ｂが形成される。
【００５９】以上により、低圧絶縁膜３４ａと高圧絶縁
膜３４ｂからなる配線層間絶縁膜３４が形成される。次
いで、配線層間絶縁膜３４上にＳｉＯ2膜又はＳｉＯＣ
Ｈ膜３２を形成したときと同じ方法により膜厚約１μｍ
のＳｉＯ2膜又はＳｉＯＣＨ膜からなる配線埋込絶縁膜
３５を形成する。
【００６０】次に、よく知られたデュアルダマシン法に
より銅膜を主とする接続導体３６と上部配線３７を形成
する。なお、図中、符号３６ａ、３７ａはＴａＮ膜であ
り、符号３６ｂ、３７ｂは銅膜である。次に、全面にバ
リア絶縁膜３８を形成する。これにより、半導体装置が
完成する。
【００６１】以上のように、この第２の実施の形態によ
れば、下部配線３３が埋め込まれた下部配線埋込絶縁膜
３２と上部配線３７が埋め込まれた上部配線埋込絶縁膜
３５の間に配線層間絶縁膜３４を挟んでなる半導体装置
の製造方法において、成膜ガスのガス圧力を１Torr未満
で初期成膜し、同じく１Torr以上で残りをプラズマ励起
ＣＶＤ法により配線層間絶縁膜３４を形成している。
【００６２】これにより、銅膜３３ｂに対して密着性が
高く、かつ全体として３以下の低比誘電率を有する層間
絶縁膜３４を形成することができる。以上、第２の実施
の形態によりこの発明を詳細に説明したが、この発明の
範囲は上記実施の形態に具体的に示した例に限られるも
のではなく、この発明の要旨を逸脱しない範囲の上記実
施の形態の変更はこの発明の範囲に含まれる。
【００６３】第２の実施の形態で用いたＨＭＤＳＯの代
わりに、第１の実施の形態で記載した他のシロキサン結
合を有するアルキル化合物の代わりに、メチルシラン
（SiHn(CH3)4-n：ｎ＝０，１，２，３）を用いることが
できる。メチルシランの種類は第１の実施の形態に示し
たので、ここでは省略する。また、成膜ガスは、アセチ
レン（C2H2）、メチルシクロヘキサン(CH3C6H11)又はシ
クロヘキサン（C6H12）のうち何れか一を含むものでも
よい。膜の多孔性が増加し、誘電率を更に低下させるこ
とができる。
【００６４】また、成膜ガスは、ベンゼン（C6H6）を含
むものでもよい。また、成膜ガスは、メチルアルコール
（CH3OH）又はエチルアルコール（C2H5OH）を含むもの
でもよい。また、成膜ガスは、ヘリウム（Ｈｅ）の代わ
りに、アルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか
一を含む不活性ガスを加えてもよい。
【００６５】また、バリア絶縁膜３８を下記第３の実施
の形態のバリア絶縁膜３９ａと同じ成膜方法により成膜
してもよい。 （第３の実施の形態）図９（ａ）は、第３の実施の形態
である半導体装置の製造方法について示す断面図であ
る。図９（ｂ）は、図９（ａ）のII-II線に沿う断面図
である。
【００６６】図８（ａ）、（ｂ）と異なるところは、バ
リア絶縁膜３９ａ、３９ｃを含む層間絶縁膜３９のう
ち、銅膜を主とする配線と接するバリア絶縁膜３９ａに
この発明の製造方法を適用している点である。以下に、
第３の実施の形態である半導体装置の製造方法について
説明する。なお、図９（ａ）、（ｂ）中、図８（ａ）、
（ｂ）中の符号と同じ符号で示すものは図８（ａ）、
（ｂ）中のものと同じものを示すので、説明を省略す
る。
【００６７】まず、第２の実施の形態と同様な方法で、
基板（被成膜基板）３１上に、膜厚約１μｍのＳｉＯ2
膜又はＳｉＯＣＨ膜からなる配線埋込絶縁膜３２と、配
線埋込絶縁膜３２の配線溝に銅膜を主とする配線３３ｂ
及びＴａＮ膜３３ａからなる下部配線とを形成する。次
いで、配線層間絶縁膜３９のうち銅膜と接するバリア絶
縁膜３９ａをＨＭＤＳＯ＋Ｎ2Ｏ＋ＮＨ3の成膜ガスを用
いたプラズマＣＶＤ法により形成する。以下にその詳細
を説明する。
【００６８】即ち、バリア絶縁膜３９ａを形成するに
は、まず、被成膜基板２１を成膜装置１０１のチャンバ
１内に導入し、基板保持具３に保持する。続いて、被成
膜基板２１を加熱し、温度３７５℃に保持する。ＨＭＤ
ＳＯを流量凡そ５０sccmで、Ｎ 2Ｏを流量凡そ２００scc
mで、ＮＨ3ガスを流量凡そ５０sccmで、図１に示すプラ
ズマ成膜装置１０１のチャンバ１内に導入し、圧力を
０．７Torrに保持する。なお、上記成膜ガスにＨｅガス
を加えてもよく、この場合、流量約４００sccmとすると
よい。
【００６９】次いで、下部電極３に周波数３８０ｋＨｚ
の低周波電力約１５０Ｗを印加する。上部電極２には高
周波電力を印加しない。これにより、ＨＭＤＳＯとＮ2
ＯとＮＨ3とがプラズマ化する。この状態を５秒間保持
して、膜厚１０ｎｍのPE-CVD SiO2膜からなる低圧絶縁
膜39aaを形成する。
【００７０】引き続き、同じ反応ガスの組み合わせを用
い、かつ同じ流量を保持し、ガス圧力を１．５Torrに調
整し、同じプラズマ励起条件で成膜する。膜厚約９０ｎ
ｍのPE-CVDＳｉＯＣＮ膜からなる高圧絶縁膜39abが形成
される。以上により、低圧絶縁膜39aaと高圧絶縁膜39ab
からなるバリア絶縁膜３９ａが形成される。
【００７１】次いで、通常の良く知られた低誘電率を有
する絶縁膜の形成方法により、バリア絶縁膜３９ａ上に
低誘電率を有する主絶縁膜３９ｂ及びバリア絶縁膜３９
ｃを順次形成し、配線層間絶縁膜３９を形成する。次
に、第２の実施の形態と同様にして、配線層間絶縁膜３
９上に配線埋込絶縁膜３５と、接続導体３６と、上部配
線３７と、バリア絶縁膜３８とを順次形成する。
【００７２】以上のように、この実施の形態によれば、
銅膜を主とする配線上にバリア絶縁膜３９ａ、３９ｃを
含む層間絶縁膜３９を形成する際に、バリア絶縁膜３９
ａを形成するため、初期成膜を低圧絶縁膜39aaとして形
成し、残りを高圧絶縁膜39abとして形成し、低圧絶縁膜
39aaも高圧絶縁膜39abもともに、低周波電力を用いて成
膜ガスをプラズマ化している。
【００７３】低周波数の電力による成膜はもともと密着
力は大きいが、成膜初期に低いガス圧の成膜ガスを用い
て成膜することで、密着強度をさらに向上させることが
できる。以上、第３の実施の形態によりこの発明を詳細
に説明したが、この発明の範囲は上記実施の形態に具体
的に示した例に限られるものではなく、この発明の要旨
を逸脱しない範囲の上記実施の形態の変更はこの発明の
範囲に含まれる。
【００７４】第３の実施の形態で用いたＨＭＤＳＯの代
わりに、第１の実施の形態で記載した他のシロキサン結
合を有するアルキル化合物でもよいし、メチルシラン
（SiHn(CH3)4-n：ｎ＝０，１，２，３）を用いることが
できる。メチルシランの種類は第１の実施の形態に示し
たので、ここでは省略する。また、成膜ガスは、アンモ
ニア（ＮＨ3）又は窒素（Ｎ2）のうち何れか一を含む窒
素含有ガスでもよい。
【００７５】また、成膜ガスは、ヘリウム（Ｈｅ）、ア
ルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含む
不活性ガスでもよい。これにより、成膜の所謂白濁を防
止することができる。また、層間絶縁膜３９のうち、絶
縁膜３９ｂは第２の実施の形態の絶縁膜３４ｂの成膜方
法により形成してもよい。また、層間絶縁膜３９のう
ち、バリア絶縁膜３９ｃをバリア絶縁膜３９ａと同じ成
膜方法により形成してもよい。但し、上部配線３７と接
する側を低圧絶縁膜とする。またバリア絶縁膜３８をバ
リア絶縁膜３９ａと同じ成膜方法により形成してもよ
い。
【００７６】（第４の実施の形態）上記実施の形態で
は、低誘電率を有する主絶縁膜の他に、主絶縁膜の下地
のバリア絶縁膜を形成する方法に適用があるが、低誘電
率を有する主絶縁膜を形成するだけの目的では、成膜中
にガス圧力を変えなくてもよく、シロキサン結合を有す
るアルキル化合物と、アセチレン(C2H2)、メチルシクロ
ヘキサン(CH3C6H11)又はシクロヘキサン（C6H12）のう
ち何れか一と、酸素含有ガスとを含む成膜ガス、又はシ
ロキサン結合を有するアルキル化合物と、ベンゼン（C6
H6）と、酸素含有ガスと、不活性ガスとを含む成膜ガス
を用いて、同一のガス圧力を保持したまま、所望の主絶
縁膜を成膜することができる。
【００７７】図９（ａ）、（ｂ）を参照して、第４の実
施の形態である半導体装置の製造方法について説明す
る。第３の実施の形態と異なるところは、上下のバリア
絶縁膜３９ａ、３９ｃと低誘電率を有する主絶縁膜３９
ｂを含む層間絶縁膜３９のうち、バリア絶縁膜３９ａ、
３９ｃにはさまれた、低誘電率を有する主絶縁膜３９ｂ
にこの発明の製造方法を適用している点である。
【００７８】以下に、第４の実施の形態である半導体装
置の製造方法について説明する。主絶縁膜３９ｂの成膜
条件は以下の通りである。 成膜ガス ＨＭＤＳＯ流量：５０ sccm Ｎ2Ｏ流量 ：２００ sccm ＣＨ3Ｃ6Ｈ11流量：５０ sccm ガス圧力（パラメータ）：０．９ Torr プラズマ励起条件 下部電極（第１の電極） 低周波電力（周波数３８０ｋＨｚ）（パラメータ）：０
Ｗ 上部電極（第２の電極） 高周波電力（周波数１３．５６ＭＨｚ）：２５０Ｗ 基板加熱条件：３７５℃ まず、第２の実施の形態と同様な方法で、基板（被成膜
基板）３１上に、膜厚約１μｍのPE-CVD SiO2膜からな
る配線埋込絶縁膜３２と、配線埋込絶縁膜３２の配線溝
に銅膜を主とする配線３３ｂ及びＴａＮ膜３３ａからな
る下部配線とを形成する。
【００７９】次いで、第３の実施の形態と同様に、ＨＭ
ＤＳＯ＋Ｎ2Ｏ＋ＮＨ3の成膜ガスを用いたプラズマＣＶ
Ｄ法により、配線層間絶縁膜３９のうち銅膜と接するバ
リア絶縁膜３９ａを形成する。バリア絶縁膜３９ａは低
圧絶縁膜39aaと高圧絶縁膜39abからなる。次いで、上記
成膜ガスを用いたプラズマＣＶＤ法により、バリア絶縁
膜３９ａ上に低誘電率を有する主絶縁膜３９ｂ及びバリ
ア絶縁膜３９ｃを順次形成し、配線層間絶縁膜３９を形
成する。
【００８０】低誘電率を有する主絶縁膜３９ｂを形成す
るため、まず、被成膜基板２１を成膜装置１０１のチャ
ンバ１内に導入し、基板保持具３に保持する。続いて、
被成膜基板２１を加熱し、温度３７５℃に保持する。Ｈ
ＭＤＳＯを流量５０sccmで、Ｎ2Ｏガスを流量２００scc
mで、ＣＨ3Ｃ6Ｈ11を流量５０sccmで、図１に示すプラ
ズマ成膜装置１０１のチャンバ１内に導入し、圧力を
０．９Torrに保持する。次いで、上部電極２に周波数1
３．５６ＭＨｚの高周波電力２５０Ｗ（０．３Ｗ／ｃｍ
2に相当）を印加する。このとき、下部電極３には低周
波電力を印加しない。
【００８１】これにより、ＨＭＤＳＯとＮ2ＯとＣＨ3Ｃ
6Ｈ11がプラズマ化する。この状態を４０秒間保持し
て、膜厚凡そ５００ｎｍのPE-CVD SiO2膜からなる主絶
縁膜３９ｂが形成される。次に、第２の実施の形態と同
様にして、配線層間絶縁膜３９上に配線埋込絶縁膜３５
と、接続導体３６と、上部配線３７と、バリア絶縁膜３
８とを順次形成する。
【００８２】以上、第４の実施の形態によりこの発明を
詳細に説明したが、この発明の範囲は上記実施の形態に
具体的に示した例に限られるものではなく、この発明の
要旨を逸脱しない範囲の上記実施の形態の変更はこの発
明の範囲に含まれる。第４の実施の形態で用いたＨＭＤ
ＳＯの代わりに、第１の実施の形態で記載した他のシロ
キサン結合を有するアルキル化合物でもよいし、メチル
シラン（SiHn(CH3)4-n：ｎ＝０，１，２，３）を用いる
ことができる。メチルシランの種類は第１の実施の形態
に示したので、ここでは省略する。
【００８３】また、成膜ガスは、ヘリウム（Ｈｅ）、ア
ルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含む
不活性ガスでもよい。この場合、アセチレン(C2H2)、メ
チルシクロヘキサン(CH3C6H11)又はシクロヘキサン（C6
H12）のうち何れか一の代わりに、ベンゼン（C6H6）を
用いてもよい。
【００８４】
【発明の効果】以上のように、本発明によれば、シロキ
サン結合を有するアルキル化合物或いはメチルシラン
（SiHn(CH3)4-n :ｎ＝０，１，２，３）と、Ｎ2Ｏ，Ｈ2
Ｏ又はＣＯ2のうち何れか一の酸素含有ガスとを少なく
とも用いたプラズマＣＶＤ法により、ガス圧力を成膜初
期に低く（１Torr未満に）して成膜し、残りの成膜を行
なうときにそれより高く（１Torr以上に）して銅膜を主
とする配線の間に挟まれる層間絶縁膜或いは銅膜を主と
する配線と接するバリア絶縁膜を成膜している。
【００８５】ガス圧力を低くすることにより、銅膜を主
とする配線との密着性が良い絶縁膜を形成することがで
きる。また、ガス圧を高くすることにより、誘電率の低
い絶縁膜を形成することができる。従って、銅膜を主と
する配線との密着性が良く、かつ低誘電率を有する層間
絶縁膜を形成することが可能となる。
【００８６】また、バリア絶縁膜も低周波電力を印加す
るとともに上記２段階で調整して成膜することにより、
銅膜を主とする配線との密着性がさらに良いバリア絶縁
膜を形成することが可能となる。また、低誘電率を有す
る主絶縁膜を形成するだけの目的では、成膜中にガス圧
力を変えなくてもよく、シロキサン結合を有するアルキ
ル化合物と、アセチレン（C2H2）、メチルシクロヘキサ
ン(CH3C6H11)又はシクロヘキサン（C6H12）のうち何れ
か一と、酸素含有ガスとを含む成膜ガス、又はシロキサ
ン結合を有するアルキル化合物と、ベンゼン（C6H6）
と、酸素含有ガスと、不活性ガスとを含む成膜ガスを用
いて、同一のガス圧力を保持したまま、所望の主絶縁膜
を成膜することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態である半導体装置の製造方
法に用いられるプラズマ成膜装置の構成を示す側面図で
ある。
【図２】本発明の第１の実施の形態である低誘電率絶縁
膜の成膜ガスのガス圧力に対する剥離強度の関係を示す
グラフである。
【図３】本発明の第１の実施の形態である低誘電率絶縁
膜の成膜ガスをプラズマ化する際の基板バイアスための
低周波電力に対する剥離強度の関係を示すグラフであ
る。
【図４】本発明の第１の実施の形態である低誘電率絶縁
膜の成膜ガスのガス圧力に対する膜硬度及びヤング率の
関係を示すグラフである。
【図５】本発明の第１の実施の形態である低誘電率絶縁
膜の成膜ガスをプラズマ化する際の基板バイアスための
低周波電力に対する膜硬度及びヤング率の関係を示すグ
ラフである。
【図６】本発明の第１の実施の形態である低誘電率絶縁
膜の成膜ガスをプラズマ化する際の基板バイアスための
低周波電力に対する比誘電率の関係を示すグラフであ
る。
【図７】本発明の第１の実施の形態である成膜手順につ
いて示す図である。
【図８】（ａ）、（ｂ）は、本発明の第２の実施の形態
である半導体装置及びその製造方法について示す断面図
である。
【図９】（ａ）、（ｂ）は、本発明の第３及び第４の実
施の形態である半導体装置及びその製造方法について示
す断面図である。
【符号の説明】
１ チャンバ ２ 上部電極 ３ 下部電極 ４ 排気配管 ５ バルブ ６ 排気装置 ７ 高周波電力供給電源（ＲＦ電源） ８ 低周波電力供給電源 ９ａ 配管 ９ｂ〜９ｊ 分岐配管 １０ａ〜１０ｎ，１０ｐ〜１０ｚ 開閉手段 １１ａ〜１１ｉ 流量調整手段 １２ ヒータ ２１ 被成膜基板 ３１ 基板 ３２ 下部配線埋込絶縁膜（ＳｉＯ2膜又はＳｉＯＣＨ
膜） ３３ 下部配線 ３３ａ、３６ａ、３７ａ ＴａＮ膜 ３３ｂ、３６ｂ、３７ｂ 銅膜 ３４、３９ 配線層間絶縁膜 ３４ａ、39aa 低圧絶縁膜 ３４ｂ、39ab 高圧絶縁膜 ３５ 上部配線埋込絶縁膜（ＳｉＯ2膜又はＳｉＯＣＨ
膜） ３６ 接続導体 ３７ 上部配線 ３８、３９ａ、３９ｃ バリア絶縁膜 ３９ｂ 主絶縁膜 １０１Ａ 成膜部 １０１Ｂ 成膜ガス供給部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小竹 勇一郎 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 猪鹿倉 博志 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 鈴木 智美 東京都港区三田３−11−28 キヤノン販売 株式会社内 (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半導 体プロセス研究所内 Ｆターム(参考） 4K030 AA01 AA06 AA09 AA13 AA16 AA18 CA04 CA12 FA03 JA09 JA18 LA02 5F033 HH11 HH32 JJ11 JJ32 KK11 KK32 MM02 MM12 MM13 NN06 NN07 PP15 PP27 QQ48 RR01 RR08 SS01 SS03 SS15 TT01 WW00 WW05 WW10 XX14 XX24 5F058 BA10 BD01 BD04 BD06 BF07 BF26 BF27 BF29 BF30 BF31 BF37 BF39 BJ02

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 成膜ガスをプラズマ化して反応させ、基
    板上に低誘電率を有する絶縁膜を形成する半導体装置の
    製造方法において、 第１のガス圧力の前記成膜ガスをプラズマ化して反応さ
    せ、前記基板上に前記絶縁膜を構成する低圧絶縁膜を形
    成する工程と、 前記第１のガス圧力よりも高い第２のガス圧力の前記成
    膜ガスをプラズマ化して反応させ、前記低圧絶縁膜上に
    前記絶縁膜を構成する高圧絶縁膜を形成する工程とを有
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第１のガス圧力は０．１Torr以上、
    １Torr未満であり、前記第２のガス圧力は１Torr以上、
    １０Torr以下であることを特徴とする請求項１記載の半
    導体装置の製造方法。
  3. 【請求項３】 前記プラズマ化する手段として前記基板
    を保持する第１の電極と該第１の電極と対向する第２の
    電極とからなる平行平板型の電極を用い、かつ前記低圧
    絶縁膜を形成する工程において、前記第１の電極に周波
    数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加
    するか、又は前記第１の電極に前記低周波電力を印加
    し、かつ前記第２の電極に１ＭＨｚ以上の高周波電力を
    印加し、前記高圧絶縁膜を形成する工程において、前記
    第２の電極に前記高周波電力を印加することを特徴とす
    る請求項１又は２記載の半導体装置の製造方法。
  4. 【請求項４】 前記高圧絶縁膜を形成する工程におい
    て、前記第２の電極に前記高周波電力を印加することに
    加えて、前記第１の電極に前記低周波電力を印加するこ
    とを特徴とする請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記プラズマ化する手段として前記基板
    を保持する第１の電極と該第１の電極と対向する第２の
    電極とからなる平行平板型の電極を用い、かつ前記低圧
    絶縁膜を形成する工程において、前記第１の電極に周波
    数１００ｋＨｚ以上、１ＭＨｚ未満の低周波電力を印加
    し、 前記高圧絶縁膜を形成する工程において、前記第１の電
    極に前記低周波電力を印加することを特徴とする請求項
    １又は２記載の半導体装置の製造方法。
  6. 【請求項６】 前記成膜ガスは、シロキサン結合を有す
    るアルキル化合物と、Ｎ2Ｏ，Ｈ2Ｏ又はＣＯ2のうち何
    れか一の酸素含有ガスとを含むものであることを特徴と
    する請求項１乃至５の何れか一に記載の半導体装置の製
    造方法。
  7. 【請求項７】 前記シロキサン結合を有するアルキル化
    合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(C
    H3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロ
    キサン（ＯＭＣＴＳ：((CH3)2)4Si4O4 【化１】 ）、又はテトラメチルシクロテトラシロキサン（ＴＭＣ
    ＴＳ：(CH3H)4Si4O4 【化２】 ）のうち何れか一であることを特徴とする請求項６記載
    の半導体装置の製造方法。
  8. 【請求項８】 前記成膜ガスは、メチルシラン（SiHn(C
    H3)4-n：ｎ＝０，１，２，３）を含むものであることを
    特徴とする請求項１乃至５の何れか一に記載の半導体装
    置の製造方法。
  9. 【請求項９】 前記メチルシラン（SiHn(CH3)4-n：ｎ＝
    ０，１，２，３）は、モノメチルシラン（SiH3(C
    H3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシ
    ラン（SiH(CH3)3）、又はテトラメチルシラン（Si(CH3)
    4）のうち何れか一であることを特徴とする請求項８記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記成膜ガスは、メチルシクロヘキサ
    ン(CH3C6H11)又はシクロヘキサン（C6H12）のうち何れ
    か一を含むものであることを特徴とする請求項１乃至９
    の何れか一に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記成膜ガスは、ベンゼン（C6H6）を
    含むものであることを特徴とする請求項１乃至９の何れ
    か一に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記成膜ガスは、メチルアルコール
    （CH3OH）又はエチルアルコール（C2H5OH）を含むもの
    であることを特徴とする請求項１乃至９の何れか一に記
    載の半導体装置の製造方法。
  13. 【請求項１３】 前記成膜ガスは、アンモニア（Ｎ
    Ｈ3）又は窒素（Ｎ2）のうち何れか一を含むものである
    ことを特徴とする請求項１乃至９の何れか一に記載の半
    導体装置の製造方法。
  14. 【請求項１４】 前記成膜ガスは、ヘリウム（Ｈｅ）、
    アルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含
    むものであることを特徴とする請求項１乃至９の何れか
    一に半導体装置の製造方法。
  15. 【請求項１５】 銅膜を主とする配線上に絶縁膜が形成
    された半導体装置であって、前記絶縁膜は請求項１乃至
    ４、６乃至１２、又は１４の何れか一に記載の半導体装
    置の製造方法により成膜した低誘電率を有する絶縁膜で
    あることを特徴とする半導体装置。
  16. 【請求項１６】 前記銅膜を主とする配線上に形成され
    た絶縁膜は銅膜を主とする配線により挟まれた層間絶縁
    膜を構成することを特徴とする請求項１５記載の半導体
    装置。
  17. 【請求項１７】 銅膜を主とする配線上に該銅膜を主と
    する配線と接するバリア絶縁膜と、該バリア絶縁膜上の
    絶縁膜とが少なくとも形成された半導体装置であって、
    前記バリア絶縁膜は請求項５、１３乃至１４の何れか一
    に記載の半導体装置の製造方法により成膜した絶縁膜で
    あることを特徴とする半導体装置。
  18. 【請求項１８】 前記銅膜を主とする配線上に形成され
    た該銅膜を主とする配線と接するバリア絶縁膜と該バリ
    ア絶縁膜上の絶縁膜とは銅膜を主とする配線により挟ま
    れた層間絶縁膜を構成することを特徴とする請求項１７
    記載の半導体装置。
  19. 【請求項１９】 成膜ガスをプラズマ化して反応させ、
    基板上に低誘電率を有する絶縁膜を形成する半導体装置
    の製造方法において、前記成膜ガスは、シロキサン結合
    を有するアルキル化合物と、ハイドロカーボン（Ｃ
    xＨy）と、酸素含有ガスとを含むものであることを特徴
    とする半導体装置の製造方法。
  20. 【請求項２０】 前記シロキサン結合を有するアルキル
    化合物は、ヘキサメチルジシロキサン（ＨＭＤＳＯ：(C
    H3)3Si-O-Si(CH3)3）、オクタメチルシクロテトラシロ
    キサン（ＯＭＣＴＳ：((CH3)2)4Si4O4 【化３】 ）、又はテトラメチルシクロテトラシロキサン（ＴＭＣ
    ＴＳ：(CH3H)4Si4O4 【化４】 ）のうち何れか一であることを特徴とする請求項１９記
    載の半導体装置の製造方法。
  21. 【請求項２１】 前記ハイドロカーボン（ＣxＨy）は、
    アセチレン(C2H2)、メチルシクロヘキサン(CH3C6H11)、
    シクロヘキサン（C6H12）又はベンゼン（C 6H6）のうち
    何れか一であることを特徴とする請求項１９又は２０記
    載の半導体装置の製造方法。
  22. 【請求項２２】 前記成膜ガスは、前記シロキサン結合
    を有するアルキル化合物の代わりに、メチルシラン（Si
    Hn(CH3)4-n：ｎ＝０，１，２，３）を含むものであるこ
    とを特徴とする請求項１９又は２１記載の半導体装置の
    製造方法。
  23. 【請求項２３】 前記メチルシラン（SiHn(CH3)4-n：ｎ
    ＝０，１，２，３）は、モノメチルシラン（SiH3(C
    H3)）、ジメチルシラン（SiH2(CH3)2）、トリメチルシ
    ラン（SiH(CH3)3）、又はテトラメチルシラン（Si(CH3)
    4）のうち何れか一であることを特徴とする請求項２２
    記載の半導体装置の製造方法。
  24. 【請求項２４】 前記成膜ガスは、ヘリウム（Ｈｅ）、
    アルゴン（Ａｒ）又は窒素（Ｎ2）のうち何れか一を含
    むものであることを特徴とする請求項１９乃至２２の何
    れか一に半導体装置の製造方法。
  25. 【請求項２５】 銅膜を主とする配線上に絶縁膜が形成
    された半導体装置であって、前記絶縁膜は請求項１９乃
    至２４の何れか一に記載の半導体装置の製造方法により
    成膜した低誘電率を有する絶縁膜であることを特徴とす
    る半導体装置。
  26. 【請求項２６】 前記銅膜を主とする配線上に形成され
    た絶縁膜は銅膜を主とする配線により挟まれた層間絶縁
    膜を構成することを特徴とする請求項２５記載の半導体
    装置。
  27. 【請求項２７】 銅膜を主とする配線上に該銅膜を主と
    する配線と接するバリア絶縁膜と、該バリア絶縁膜上の
    絶縁膜とが少なくとも形成された半導体装置であって、
    前記絶縁膜は請求項１９乃至２４の何れか一に記載の半
    導体装置の製造方法により成膜した低誘電率を有する絶
    縁膜であることを特徴とする半導体装置。
  28. 【請求項２８】 前記銅膜を主とする配線上に形成され
    た該銅膜を主とする配線と接するバリア絶縁膜と該バリ
    ア絶縁膜上の絶縁膜とは銅膜を主とする配線により挟ま
    れた層間絶縁膜を構成することを特徴とする請求項２７
    記載の半導体装置。
JP2001197279A 2000-12-19 2001-06-28 半導体装置及びその製造方法 Expired - Fee Related JP3545364B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001197279A JP3545364B2 (ja) 2000-12-19 2001-06-28 半導体装置及びその製造方法
US09/967,991 US6852651B2 (en) 2000-12-19 2001-10-02 Semiconductor device and method of manufacturing the same
TW090124493A TW520550B (en) 2000-12-19 2001-10-04 Semiconductor device and method of manufacturing the same
EP01123338A EP1217648A3 (en) 2000-12-19 2001-10-09 Method of manufacturing an interlayer dielectric layer with low dielectric constant
KR10-2001-0065994A KR100476128B1 (ko) 2000-12-19 2001-10-25 반도체 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-384825 2000-12-19
JP2000384825 2000-12-19
JP2001197279A JP3545364B2 (ja) 2000-12-19 2001-06-28 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004047027A Division JP2004200713A (ja) 2000-12-19 2004-02-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002252228A true JP2002252228A (ja) 2002-09-06
JP3545364B2 JP3545364B2 (ja) 2004-07-21

Family

ID=26606063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197279A Expired - Fee Related JP3545364B2 (ja) 2000-12-19 2001-06-28 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6852651B2 (ja)
EP (1) EP1217648A3 (ja)
JP (1) JP3545364B2 (ja)
KR (1) KR100476128B1 (ja)
TW (1) TW520550B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP2006024641A (ja) * 2004-07-06 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
US7102236B2 (en) 2003-01-29 2006-09-05 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
JP2006265350A (ja) * 2005-03-23 2006-10-05 Ulvac Japan Ltd 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
WO2007015433A1 (ja) * 2005-08-01 2007-02-08 Taiyo Nippon Sanso Corporation 絶縁膜の成膜方法及び絶縁膜
US7238629B2 (en) 2003-06-17 2007-07-03 Semiconductor Process Laboratory Co., Ltd. Deposition method, method of manufacturing semiconductor device, and semiconductor device
WO2008056577A1 (fr) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Film de carbone hydrogéné contenant si-o, dispositif optique incluant celui-ci, et procédé de fabrication du film hydrogéné contenant si-o et du dispositif optique
JP2008537639A (ja) * 2005-03-08 2008-09-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 機械的特性を改善するためのその場に埋め込まれたナノ層を有する低ｋ誘電体ＣＶＤ膜の形成方法（誘電体スタック及び該形成方法、並びに該誘電体スタックを含む相互接続構造体）
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
US8349722B2 (en) 2002-10-30 2013-01-08 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US8394457B2 (en) 2006-06-02 2013-03-12 Ulvac, Inc. Precursor composition for porous thin film, method for preparation of the precursor composition, porous thin film, method for preparation of the porous thin film, and semiconductor device
JP2022532755A (ja) * 2019-05-17 2022-07-19 チャンスー フェイヴァード ナノテクノロジー カンパニー リミテッド 低誘電率膜及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3926588B2 (ja) * 2001-07-19 2007-06-06 キヤノンマーケティングジャパン株式会社 半導体装置の製造方法
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
ATE539180T1 (de) † 2004-08-18 2012-01-15 Dow Corning Sioc:h-beschichtete substrate und herstellungsverfahren dafür
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US10553427B2 (en) * 2017-04-27 2020-02-04 Applied Materials, Inc. Low dielectric constant oxide and low resistance OP stack for 3D NAND application

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988573A (en) * 1988-07-14 1991-01-29 Tdk Corporation Medium related members
JPH08227888A (ja) * 1995-02-21 1996-09-03 Sony Corp 誘電体膜の形成方法
JPH10176273A (ja) * 1996-12-16 1998-06-30 Sony Corp Ｃｖｄ膜形成方法およびｃｖｄ膜形成装置
US6127285A (en) * 1997-02-28 2000-10-03 Dallas Instruments Incorporated Interlevel dielectrics with reduced dielectric constant
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
JPH113888A (ja) 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
JP3178375B2 (ja) 1997-06-03 2001-06-18 日本電気株式会社 絶縁膜の形成方法
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
JP3141827B2 (ja) * 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
EP1123991A3 (en) * 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
EP1128421A3 (en) 2000-02-28 2002-03-06 Canon Sales Co., Inc. Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778814B2 (en) 2002-10-30 2014-07-15 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US8349722B2 (en) 2002-10-30 2013-01-08 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7582970B2 (en) 2003-01-29 2009-09-01 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
US7102236B2 (en) 2003-01-29 2006-09-05 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
US7420279B2 (en) 2003-01-29 2008-09-02 Nec Electronics Corporation Carbon containing silicon oxide film having high ashing tolerance and adhesion
US7238629B2 (en) 2003-06-17 2007-07-03 Semiconductor Process Laboratory Co., Ltd. Deposition method, method of manufacturing semiconductor device, and semiconductor device
JP2005294333A (ja) * 2004-03-31 2005-10-20 Semiconductor Process Laboratory Co Ltd 成膜方法及び半導体装置
JP2006024641A (ja) * 2004-07-06 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
JP2008537639A (ja) * 2005-03-08 2008-09-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 機械的特性を改善するためのその場に埋め込まれたナノ層を有する低ｋ誘電体ＣＶＤ膜の形成方法（誘電体スタック及び該形成方法、並びに該誘電体スタックを含む相互接続構造体）
JP2006265350A (ja) * 2005-03-23 2006-10-05 Ulvac Japan Ltd 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2007042747A (ja) * 2005-08-01 2007-02-15 Taiyo Nippon Sanso Corp 絶縁膜の成膜方法及び絶縁膜
WO2007015433A1 (ja) * 2005-08-01 2007-02-08 Taiyo Nippon Sanso Corporation 絶縁膜の成膜方法及び絶縁膜
US8394457B2 (en) 2006-06-02 2013-03-12 Ulvac, Inc. Precursor composition for porous thin film, method for preparation of the precursor composition, porous thin film, method for preparation of the porous thin film, and semiconductor device
US8047653B2 (en) 2006-11-10 2011-11-01 Sumitomo Electric Industries, Ltd. Si-O containing hydrogenated carbon film, optical device including the same, and method for manufacturing the Si-O containing hydrogenated carbon film and the optical device
WO2008056577A1 (fr) * 2006-11-10 2008-05-15 Sumitomo Electric Industries, Ltd. Film de carbone hydrogéné contenant si-o, dispositif optique incluant celui-ci, et procédé de fabrication du film hydrogéné contenant si-o et du dispositif optique
JP5293186B2 (ja) * 2006-11-10 2013-09-18 住友電気工業株式会社 Ｓｉ−Ｏ含有水素化炭素膜とそれを含む光学デバイスおよびそれらの製造方法
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
JP2022532755A (ja) * 2019-05-17 2022-07-19 チャンスー フェイヴァード ナノテクノロジー カンパニー リミテッド 低誘電率膜及びその製造方法
US11904352B2 (en) 2019-05-17 2024-02-20 Jiangsu Favored Nanotechnology Co., Ltd. Low dielectric constant film and preparation method thereof
JP7475371B2 (ja) 2019-05-17 2024-04-26 チャンスー フェイヴァード ナノテクノロジー カンパニー リミテッド 低誘電率膜及びその製造方法

Also Published As

Publication number Publication date
US20020113316A1 (en) 2002-08-22
JP3545364B2 (ja) 2004-07-21
KR20020050091A (ko) 2002-06-26
EP1217648A3 (en) 2003-12-03
US6852651B2 (en) 2005-02-08
EP1217648A2 (en) 2002-06-26
KR100476128B1 (ko) 2005-03-15
TW520550B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
JP3545364B2 (ja) 半導体装置及びその製造方法
KR100494480B1 (ko) 반도체 장치의 제조 방법
JP3745257B2 (ja) 半導体装置及びその製造方法
JP3701626B2 (ja) 半導体装置の製造方法
KR20010075563A (ko) 실리콘 카바이드 증착 방법 및 배리어 층과 패시베이션층으로써의 용도
KR20010106215A (ko) 반도체 장치 및 그 제조 방법
KR20060044992A (ko) 성막 방법 및 반도체 장치의 제조 방법
JP3532830B2 (ja) 半導体装置及びその製造方法
JP3934343B2 (ja) 半導体装置及びその製造方法
JP4032044B2 (ja) 成膜方法、半導体装置の製造方法及び半導体装置
JP2002009069A (ja) 成膜方法
JP3749162B2 (ja) 半導体装置の製造方法
WO2004038782A1 (ja) 半導体装置及びその製造方法
JP2004200713A (ja) 半導体装置及びその製造方法
JP2002305242A (ja) 半導体装置の製造方法
JP2004015034A (ja) 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2001196365A (ja) 成膜方法、成膜装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees