JP2022532755A - 低誘電率膜及びその製造方法 - Google Patents

低誘電率膜及びその製造方法 Download PDF

Info

Publication number
JP2022532755A
JP2022532755A JP2021568365A JP2021568365A JP2022532755A JP 2022532755 A JP2022532755 A JP 2022532755A JP 2021568365 A JP2021568365 A JP 2021568365A JP 2021568365 A JP2021568365 A JP 2021568365A JP 2022532755 A JP2022532755 A JP 2022532755A
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
constant film
compound
film according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021568365A
Other languages
English (en)
Other versions
JPWO2020233480A5 (ja
JP7475371B2 (ja
Inventor
ジアン ゾン
Original Assignee
チャンスー フェイヴァード ナノテクノロジー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by チャンスー フェイヴァード ナノテクノロジー カンパニー リミテッド filed Critical チャンスー フェイヴァード ナノテクノロジー カンパニー リミテッド
Publication of JP2022532755A publication Critical patent/JP2022532755A/ja
Publication of JPWO2020233480A5 publication Critical patent/JPWO2020233480A5/ja
Application granted granted Critical
Publication of JP7475371B2 publication Critical patent/JP7475371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2504/00—Epoxy polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2506/00—Halogenated polymers
    • B05D2506/10—Fluorinated polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2518/00—Other type of polymers
    • B05D2518/10—Silicon-containing polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Abstract

本発明は、低誘電率膜及びその製造方法を提供する。上記低誘電率膜は、エポキシアルカン、シリコーン化合物及びフッ素含有シロキサン化合物を原材料として、プラズマ強化化学成長法により基体の表面に形成されることにより、基体の表面に低い誘電率を有し、且つ良好な疎水性を有するナノ薄膜を形成する。

Description

本発明は、超大規模集積回路の製造分野に関し、詳しくは、低誘電率膜及びその製造方法に関する。
全世界の統一した５Ｇ標準の登場につれて、無線又はマイクロエレクトロニクスの分野の発展はますます速くなり、電子チップの性能要求は急速に高まり、集積回路のサイズが縮小し続け、つまり、チップに集積されるデバイスの数が多くなり、集積度に対する要求が高くなる。
大規模集積回路の集積度がますます高くなり、デバイスフィーチャサイズが徐々に減少されているため、ワイヤ抵抗、及びワイヤ間や層間容量が増加し、抵抗－容量（ＲＣ）遅延の上昇を引き起こすので、信号伝送の遅延、ノイズ干渉の増強及び電力損失の増大などの一連の問題が発生してしまい、これは、デバイスの高速性能を大幅に制限している。これらの問題を軽減する重要な方法の一つは、誘電体材料の誘電率（ｋ）を低減することである。
無線通信技術の分野では、特にＧＨｚ範囲の通信技術において、低誘電率を有する低損失材料が注目されている。
一般的には、材料のｋ値を低減するための方法は、二つがある。一方は、分子の分極率を低減すること、即ち、低分極能力の材料を選択するか、又は研究開発することであり、例えば、材料に低分極率の結合（例えば、Ｓｉ－Ｃ、Ｓｉ－Ｆ、Ｃ－Ｈなど）を形成することである；他方は、単位体積あたりの分極分子数Ｎを減少することであり、これは材料にナノサイズを有する細孔を材料に導入することにより達成することができ、細孔率の増加に伴い、誘電率が迅速に低減してしまう。現在、先行技術では、上記二つの方面にともに幾つかの研究がある。
従来の幾つかの研究では、プラズマ強化化学気相成長（ＰＥＣＶＤ）の技術を採用して低誘電率のナノ薄膜を製造している。例えば、１種又は複数種のシリコーン化合物をプラズマ強化化学気相成長用チャンバーに導入しながら、細孔形成剤を導入し、一定の高周波電力の条件で上記１種又は複数種のシリコーン化合物を該細孔形成剤と反応させ、低誘電率膜をこのチャンバーでの基板上に成長させ、さらに、該低誘電率膜に後処理を施し、該低誘電率膜での細孔形成剤を基本的に除去していることになる。
幾つかの低誘電率を有するシリコーン膜は、研究開発されているるが、これらの低誘電率膜には満足されていないところがある。発明者は、先行の手段において幾つかの改善すべく点があることを発見した。
一方、これらの材料には細孔形成剤を添加して細孔を形成する必要があり、細孔を形成する後に、さらに上記細孔形成剤を除去するが、一般的に細孔形成剤が完全に除去されることができず、多く残った場合がある。
他方、これらの材料は基板に細孔付き薄膜層を直接に形成するが、細孔の形成により薄膜層と基板との結合強度を低減させるか、又は基板への薄膜層の付着力が低いと言われ、しかも高い細孔率により誘電率をより低くするが、結合強度も低くしてしまい、即ち、これらの二つの側面で矛盾がある。
他方、これらの材料は、機械的強度が劣り、耐食性が劣り、後の半導体処理でナノ薄膜層が損傷されやすくなる。
他方、薄膜層は、ＰＥＣＶＤの技術によりチャンバーで細孔形成剤と反応して基板に付着されるが、形成される際に、基板の異なる領域での薄膜層の均一性にいずれの制御もな く、チャンバー中の異なる領域での濃度が異なるため、基板への薄膜層の不均一な分布を引き起こしやすくなる。
他方、従来の低誘電率ナノ薄膜は、疎水性が劣り、基体の表面に成長される際に、塩水噴霧試験で、基体の表面が腐食されやすくなるため、製品の長期間使用に不利であり、使用環境に対する要求も高い。
ここでの説明は、本発明に関連する背景情報のみを提供し、必ずしも先行技術を構成するものではない。
本発明は、少なくとも二層構造を含み、多層構造の配合により上記低誘電率膜のｋ値を調整し、かつ、上記低誘電率膜の結合力及び／又は機械的な性質を改善する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、プラズマ強化化学気相成長（ＰＥＣＶＤ）法により防食層と多孔質層を形成し、上記防食層が基体に付着され、基体と強い結合力を有する低誘電率（ｋ）膜が形成され、かつ良好な耐食性を有する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、不活性ガス雰囲気下で、ビニルシリコーン単量体とビニルエポキシ単量体とをＰＥＣＶＤにより成長させることにより防食層を形成する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、上記防食層が不飽和炭素－炭素二重結合を含むエポキシアルカンと、不飽和二重結合を含むシロキサン又はシランとの反応により得られる複合体である低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、上記多孔質層の隙間率が上記低誘電率膜と基体との結合力に影響を与えないかあるいは小さく与え、かつ細孔率の向上によりｋ値をより小さくすることができるように、防食層を多孔質層と基体との間に介在させる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、動的蒸着方法を用いて、上記低誘電率膜を基体により均一に付着させ、基体の異なる位置での蒸着膜の違いが減少され、基体の異なる領域での被蒸着物の濃度の違いによる厚さの不均一である問題が解決される低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、酸素ガス、窒素ガス／水素ガスの単一雰囲気又は混合雰囲気下で、オルガノシラン、オルガノシロキサンの単一雰囲気又は混合雰囲気をＰＥＣＶＤ法で施すことにより多孔質層を得る低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、表層にフルオロシリコーンポリマーが形成され、上記低誘電率膜のｋ値がさらに低減される低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、表層に芳香族基を含むオルガノフルオロシリコーンを形成し、芳香族基の剛直な構造により、上記低誘電率膜の機械的な性質を高める低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、表面に表面エネルギーの低いフルオロシリコーンポリマーを有し、超疎水特性を有し、水がその表面にある場合の静的接触角が大くなる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、上記低誘電率膜を形成する際に、シリコーンナノ薄膜と上記シリコーン／酸素ガスの成長を交互に行い、シリコーン層を形成する後に酸素ガスを導入し、シリコーン層の炭化水素部分が酸素ガスと反応し不規則な粗面を形成し、そして表面にＳｉＯＣＮＨを成長させ、高い比表面積を有する大きな細孔の形成に寄与し、交互構造が上記低誘電率膜と基体との付着力の増強に寄与する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、フッ素含有芳香族基の含有量を調整することにより上記低誘電率膜の誘電特性と機械的な性質を調整することができる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、ＰＥＣＶＤ法により多孔質層とフッ素含有層からなる二層構造を形成し、ｋ値を低減させるとともに、上記低誘電率膜の疎水性能を高め、成長された基体の耐食性を改善する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、ＰＥＣＶＤ法により防食層と多孔質層からなる二層構造を形成し、ｋ値を低減するとともに、上記低誘電率膜と基体との間の結合力及び粘着性を増強させる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、ＰＥＣＶＤ法で防食層と多孔質層とフッ素含有層からなる三層構造を形成し，異なる層の交互配置により、上記低誘電率膜の誘電特性、機械的な性質及び疎水性を全体的に改善し、しかも交互配置といった形態が細孔容積の大きな多孔質層の形成に有利である低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、細孔形成剤で細孔構造を形成する必要がないため、細孔形成剤を除去するように高温焼鈍処理を必要としない低誘電率膜及びその製造方法を提供することを優位点とする。
本発明の目的の少なくとも一つを達成するために、本発明の一側面は、エポキシアルカン、シリコーン化合物及びフッ素含有シロキサン化合物を原材料として、プラズマ強化化学気相成長法により基体の表面に形成された低誘電率膜を提供する。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、不飽和二重結合を含むエポキシアルカン化合物Ａと不飽和二重結合を含むシロキサン又はシラン化合物Ｂとを基体の表面にプラズマ強化化学気相成長させて形成された防食層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、シリコーン化合物を含む化合物Ｃとアルカン化合物を含む化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、シリコーン化合物を含む化合物Ｃとベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、アリールフルオロシランＤのプラズマ強化化学気相成長法により形成されたフッ素含有層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、下地層が基体の表面にビニルエポキシ化合物とビニルシリコーン化合物とをプラズマ強化化学気相成長法により形成される低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様において、上記化合物Ｃがオルガノシロキサンである。
本発明の少なくとも一つの実施態様において、上記化合物Ｃがオルガノシランである。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｅが、シクロブタン、シクロペンタン、シクロヘキサン、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、気相成長過程でＨｅ、Ａｒから選ばれる１種又は複数種の混合物である補助ガスを導入して反応させる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、気相成長過程で窒素ガスと、水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物から選ばれる１種又は複数種との混合物である補助ガスを導入して反応させる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７から選ばれる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａである低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜の厚さの範囲が１０～２０００ｎｍである低誘電率膜。
本発明は、他の側面で、
オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層と、
アリールフルオロシランＤのプラズマ強化化学気相成長により形成されたフッ素含有層と、を含む低誘電率膜を提供する。
本発明の少なくとも一実施態様に記載の低誘電率膜において、上記多孔質層が基体の表面に直接成長され、上記フッ素含有層が多孔質層の表面に成長される低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、不飽和二重結合を含むエポキシアルカン化合物Ａと不飽和二重結合を含むシロキサン又はシラン化合物Ｂとを基体の表面にプラズマ強化化学気相成長することにより形成された防食層を含み、上記多孔質層が上記防食層に成長される低誘電率膜。
本発明は、他の側面で、
（Ａ）基体の表面に防食層を気相成長させるステップと、
（Ｂ）多孔質層を気相成長させるステップと、を含む低誘電率膜の製造方法を提供する。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ａ）は
（Ａ１）ビニルエポキシアルカン化合物Ａとビニルシリコーン化合物Ｂとを反応装置のチャンバーに導入することと、
（Ａ２）不活性ガスを反応装置のチャンバーに導入することと、
（Ａ３）所定の電力で、上記化合物Ａと化合物Ｂを反応させて上記基体の表面に成長させることにより上記防食層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ｂ）は
（Ｂ１）シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとを導入することと、
（Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
（Ｂ３）酸素ガスを導入することと、
（Ｂ４）所定の電力で、上記化合物Ｃと上記化合物Ｅとの気相成長反応により上記多孔質層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ｂ）は
（Ｂ１）シリコーン化合物を含む化合物Ｃとアルカン化合物を含む化合物Ｅとを供給することと、
（Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
（Ｂ３）酸素ガスを導入すること、
（Ｂ４）所定の電力で、上記化合物Ｃと上記化合物Ｅとの気相成長反応により上記多孔質層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ｂ）は
（Ｂ１）シリコーン化合物を含む化合物Ｃとベンゼン化合物を含む化合物Ｅとを導入することと、
（Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
（Ｂ３）酸素ガスを導入することと、
（Ｂ４）所定の電力で、上記化合物Ｃと上記化合物Ｅとの気相成長反応により上記多孔質層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜製造方法において、酸素ガスを導入する手段がパッチ式導入である低誘電率膜製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜製造方法において、フッ素含有層を上記多孔質層に気相成長させるステップ（Ｃ）をさらに含む低誘電率膜製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜製造方法において、上記ステップ（Ｃ）は
（Ｃ１）不活性ガスを導入することと、
（Ｃ２）アリールフルオロシランＤを導入することと、
（Ｃ３）所定の電力で、アリールフルオロシランＤを気相成長反応させて上記フッ素含有層を形成することと、を含む低誘電率膜製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記基体の表面を洗浄処理するステップをさらに含む低誘電率膜の製造方法。
本発明の少なくとも一実施態様に記載の低誘電率膜の製造方法において、上記基体をチャンバーにて動かすように回転させるステップをさらに含む低誘電率膜の製造方法。
図１は本発明のある実施態様による低誘電率膜の製造手順を示すフローチャートである。 図２は本発明のある実施態様による低誘電率膜の防食層の形成過程を示すフローチャートである。 図３は本発明のある実施態様による低誘電率膜の多孔質層の形成過程を示すフローチャートである。 図４は本発明のある実施態様による低誘電率膜のフッ素含有層の形成過程を示すフローチャートである。
以下の説明は、本発明を当業者が達成できるように開示するためのものである。以下の説明での好ましい実施例は例示のみであり、当業者によって他の明らかな変更が容易に想到できるものである。以下の説明で定義された本発明の基本的な原理は、他の実施形態、変更形態、改良形態、同等形態、並びに、本発明の精神及び範囲を逸脱しない他の技術形態に適用できる。
当業者は、本発明の記載において、「縦」、「横」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」という用語など指示される方位又は位置関係が図面に示される方位又は位置関係に基づいて、本発明を簡便に説明しやすくなるためのみであり、指示される装置又は部品が必ず特定の方位を有し、かつ特定の方位で構成したり操作しなければならないことを指示するか、又は示唆することではなく、そのため、上記用語が本発明への制限として理解できないことを理解すべきである。
「一つ」が「少なくとも一つ」又は「一つ又は複数」という用語とは、ある実施例において一つの部品の数が一つであってもよいが、他の実施例でこの部品の数は複数であってもよいことを理解すべきであり、「一つ」という用語は、数への制限として理解できない。
本発明は低誘電率膜及びその製造方法を提供する。上記低誘電率膜は、ケイ素、酸素及び炭素を含む。好ましくは、上記低誘電率膜は、ケイ素、酸素、炭素及びフッ素を含む。上記低誘電率膜は、ナノサイズの細孔を有する。
上記低誘電率は、良好な誘電特性を有する。上記低誘電率膜のｋ値は、２．８未満であり、例えば、好ましくは、上記低誘電率膜のｋ値の範囲は、１．９～２．７であり、例えば、上記低誘電率膜のｋ値の範囲は、２．０～２．７である。例えば、上記低誘電率膜のｋ値の範囲は、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７である。
上記低誘電率膜は、良好な機械的な性質を有し、上記低誘電率膜のヤング率は１０ＧＰａを超え、好ましくは、上記低誘電率膜のヤング率の範囲は１０～４１ＧＰａであり、例えば、ヤング率の範囲は、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａである。上記低誘電率膜の硬さは１．５ＧＰａを超え、好ましくは、上記低誘電率膜の硬さ範囲は１．６～２．９ＧＰａであり、例えば、硬さの範囲は１．６２～２．７９ＧＰａである。
上記低誘電率膜は、良好な疎水性能を有し、水が上記低誘電率膜に付着された静的接触角は、１１０°を超え、例えば、静的接触角は１２０°を超え、例えば、静的接触角は１４０°を超え、例えば、静的接触角の範囲は、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°又は１５５°～１６０°であることにより、上記低誘電率膜は良好な耐食性を有する。例えば、上記低誘電率膜が金属鉄の表面に成長され９０時間の塩水噴霧試験を経た後に、鉄片が腐食されていないか、又は少量の腐食点しかがない。好ましくは、幾つかの実施例において、上記低誘電率膜が金属鉄の表面に成長され９６時間の塩水噴霧試験を経た後に、鉄片が腐食されていない。
上記低誘電率膜は、ナノ薄膜であり、その厚さの範囲としては、例えば、１０～２０００ｎｍが挙げられるが、これらに限定されない。
本発明の一実施態様において、上記低誘電率膜は、プラズマ強化化学気相成長（ＰＥＣＶＤ）法によって基体の表面に形成される。つまり、上記低誘電率膜を構成する原料は、ＰＥＣＶＤプロセスにより基体の表面に成長し、基体の表面に上記低誘電率膜を形成される。例えば、上記低誘電率膜を大規模集積回路の回路基板表面に成長させることにより、上記大規模集積回路のＲＣ遅延現象が改善されるが、これに限定されない。
上記プラズマ強化化学気相成長（ＰＥＣＶＤ）法は、グロー放電によりプラズマを生成し、放電方法には、マイクロ放電、高周波放電、紫外線、電気火花放電を含む。
例えば、上記低誘電率膜は、エポキシアルカン、シリコーン化合物及びフッ素含有シロキサン化合物を原材料として、プラズマ強化化学気相成長法により基体の表面に形成される。
上記低誘電率膜は多層構造を有し、例えば、上記低誘電率膜は防食層、多孔質層及びフッ素含有層を含む。上記防食層、多孔質層及びフッ素含有層は、ＰＥＣＶＤ法により基体の表面に形成される。
本発明の一実施態様において、上記防食層は、シリコーンポリマーからなり、さらに、上記防食層は、ナノレベルのシリコーンポリマーからなる。例えば、シリコーンポリマー又はシリコーンポリマーを形成する原材料はＰＥＣＶＤ法により基体の表面に成長されることにより、上記低誘電率膜の防食層である上記低誘電率膜の第１の層が形成される。
例えば、上記防食層は、不飽和炭素－炭素二重結合を含むエポキシアルカン化合物Ａと不飽和二重結合を含むシロキサン又はシラン化合物Ｂとの反応により得られた複合体である。
例えば、上記防食層は、ビニルエポキシアルカンとビニルシリコーンシラン又はビニルオルガノシロキサンとを、反応装置の所定電力及び所定温度の条件で、ＰＥＣＶＤ法により、基体の表面に成長反応させて得られたものである。ビニルエポキシアルカンは、エポキシ基と炭素－炭素二重結合を含む有機化合物であり、常圧で沸点が４００℃以下である。ビニルシラン又はビニルシロキサンは、炭素－炭素不飽和二重結合を含む直鎖、環状シラン、シロキサンを含み、かつ常圧で沸点が３００℃以下である。
例えば、上記化合物Ａは、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種の混合物。
例えば，上記化合物Ｂは、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種の混合物。
例えば、上記防食層の製造中に、補助ガスを導入して気相成長する必要があり、上記補助ガスは、例えば、不活性ガスＨｅ、Ａｒ、又はＨｅとＡｒとの混合ガスが挙げられるが、これらに限定されない。
一実施態様においては、上記防食層は、エポキシ樹脂とシリコーンとの複合体から形成され、例えば、エポキシ樹脂材料とシリコーン材料とがＰＥＣＶＤ法により基体の表面に成長されて耐食性能を有するポリマー層が形成される。例えば、ビニルアルキレンオキサイド、ビニルシロキサン、ビニルシランの単一雰囲気又は混合雰囲気を反応源として、低温低圧プラズマ環境中で気相成長させてシリコーンポリマー複合化ナノ薄膜層が得られ、即ち、上記防食層が得られる。
一実施態様において、上記多孔質層は、複数の細孔を有するシリコーンであり、しかも上記多孔質層の細孔率により上記低誘電率膜のｋ値を調整する。例えば、シリコーン材料はＰＥＣＶＤ法により基体の表面に成長されて多孔質構造を有するシリコーンナノ層が形成されることにより、上記低誘電率ナノ薄膜の多孔質層である上記低誘電率膜の第２の層が形成される。例えば、上記多孔質層の製造中に、補助ガスを導入して上記多孔質層を形成する必要があり、例えば、窒素ガス／水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物の単一雰囲気又は混合雰囲気下で、シリコーン、オルガノシロキサンの単一又は混合雰囲気を気相成長させて多孔質のＳｉＯＣＮＨナノ薄膜層が得られ、つまり、上記低誘電率膜の多孔質層が得られる。より具体的には、上記補助ガス中の炭化水素有機化合物は、主に炭素数が１２以下である分岐鎖アルカン、シクロアルカン、芳香族炭化水素である。
一実施態様においては、上記多孔質層は、化合物Ｃと化合物Ｅとを反応させて生成したものであってもよく、上記化合物Ｃは、シリコーン化合物であり、例えば、オルガノシロキサンでもオルガノシランであってもよい。上記化合物Ｅは、アルカン化合物でもベンゼン化合物であってもよい。
一実施態様においては、上記多孔質層は、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとを反応装置の所定電力及び所定温度の条件でＰＥＣＶＤ法により、防食層表面に成長反応させて得られることができる。シリコーン化合物Ｃは、分岐鎖、環状シラン又はシロキサンを含み、常圧で沸点が３５０℃未満である液体又はガスである。
例えば、化合物Ｃは、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニル ジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる。
例えば、化合物Ｅは、シクロブタン、シクロペンタン、シクロヘキサン、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種の混合物である。
一実施態様においては、上記低誘電率膜を製造する際に、基体にＰＥＣＶＤ法で上記防食層を成長させた後、次いで、同一の反応チャンバーでＰＥＣＶＤ法により上記多孔質層を成長させる。
一実施態様においては、上記低誘電率膜を製造する際に、上記防食層を形成した後、窒素ガス／水素ガス及び／又はアンモニアガス雰囲気下で、酸素ガスを所定の頻度でパッチ式導入し、化合物Ｃと化合物Ｅの成長反応により上記多孔質層を得る。
特に、本発明の一実施態様において、上記多孔質層の隙間率が上記低誘電率膜と基体との結合力に影響を与えないか又は僅かに与え、しかも細孔率の向上によりｋ値をより小さくすることができるように、防食層を多孔質層と基体との間に介在させる。
一実施態様においては、上記フッ素含有層はフルオロシリコーンポリマーであり、さらに、上記フッ素含有層は低誘電率の芳香族基を含むオルガノフルオロシリコーンであり、芳香族基の剛直な構造により、上記フッ素含有層の機械的な性質を高める。例えば、一実施態様においては、上記フッ素含有層は、フェニル基を含むオルガノフルオロシリコーンである。ベンゼン環の空間立体障害が大きく、上記低誘電率膜の粗さを調整できる。
上記低誘電率膜の製造中に、フッ素含有芳香族基オルガノシランとシクロシロキサンとのモル量の割合を変えることにより、上記低誘電率膜におけるフッ素含有フェニル基の含有量を変えることができ、フッ素含有芳香族基の含有量を調整することにより、上記低誘電率膜の電気的な性質及び機械的な性質を調整し、さらに上記低誘電率膜のｋ値を低減させることができる。
一実施態様においては、不活性ガス雰囲気下で、上記多孔質層の表面に芳香環構造を含むフルオロシリコーン層である上記低誘電率膜の第３の層を成長させる。
実施態様においては、上記フッ素含有層は、アリールフルオロシランＤをＰＥＣＶＤ法により多孔質層の表面に成長反応させることにより得られる。上記フッ素含有層は、表面エネルギーが低く、良好な疎水性能を有し、水のその表面での静的接触角が大きくなる。上記低誘電率膜は、表層に芳香族基を含むオルガノフルオロシリコーンが形成され、芳香族基の剛直な構造により、上記低誘電率膜の機械的な性質を高める。
例えば、化合物Ｄは、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種の混合物である。
上記低誘電率膜を製造する際に、上記多孔質層を形成した後、所定の電力で、同一の反応チャンバーに気体状の化合物Ｄを導入し続け、所定の時間成長させ、上記低誘電率膜の表層を得る。
一実施態様においては、上記低誘電率膜の表面にプラズマ強化化学気相成長法により、フッ素含有芳香族基置換シランを多孔質三次元シリコーンコート層のホール及び表面に成長させる。フッ素含有芳香族基置換シランは、低誘電率を有し、ベンゼン環の空間立体障害が大きく、ナノコート層の粗さを調整できるため、低誘電率材料薄膜の製造中に、フッ素含有芳香族基置換シリコーン単量体とシクロシロキサンのモル量の割合を変えることにより化合物中のフッ素含有フェニル基の含有量を変えることができ、化合物中のフッ素含有芳香族基の含有量を調整することにより低誘電率材料薄膜の電気的及び他の側面の性能を調整することができる。
特に、本発明に係る低誘電率膜は、多層構造で構成されており、例えば、二層、三層又は多層であり、本発明の実施態様では、上記低誘電率膜は二層構造で構成されている。例えば、一実施態様においては、上記低誘電率膜は、上記防食層と上記多孔質層で構成され、二層構造が形成され、製造する際に、まず、基体の表面に化合物Ａと化合物Ｂとを化学気相成長させて上記防食層を形成して、次いで、化合物Ｃ及び化合物Ｅを化学気相成長し続けて、上記多孔質層を形成することができ、上記防食層は、下地層であり、上記多孔質層は、表層である。上記防食層と上記多孔質層で構成される二層構造である上記低誘電率膜は、ｋ値を低減させるとともに、上記低誘電率膜と基体との間の結合力及び粘着性を増加させる。
例えば、一実施態様においては、上記低誘電率膜は、上記多孔質層と上記フッ素含有層で構成され、二層構造が形成され、製造する際に、まず、基体の表面に化合物Ｃと化合物Ｅとを化学気相成長させて上記多孔質層を形成し、次いで、化合物Ｄを化学気相成長し続けて、上記フッ素含有層を形成することができ、上記多孔質層は、下地層であり、上記フッ素含有層は、表層である。上記多孔質層と上記フッ素含有層で構成される二層構造である上記低誘電率膜は、ｋ値を低減させるとともに、上記低誘電率膜の疎水性能を高め、成長された基体の耐食性を改善する。
例えば、一実施態様においては、上記低誘電率膜は、上記防食層、上記多孔質層及び上記フッ素含有層で構成され、三層構造が形成されており、製造する際に、まず、基体の表面に化合物Ａと化合物Ｂとを化学気相成長させて上記防食層を形成し、次いで、化合物Ｃと化合物Ｅとを化学気相成長し続け、上記多孔質層を形成し、上記多孔質層に化合物Ｄを化学気相成長し続け、上記フッ素含有層を形成することができ、上記防食層は、下地層であり、上記多孔質層は、中間層であり、上記フッ素含有層は、表層である。上記防食層、上記多孔質層及び上記フッ素含有層で構成される三層構造である上記低誘電率膜は、異なる層の交互配置により、上記低誘電率膜の誘電特性、機械的な性質及び疎水性を全体的に改善し、しかも、交互配置の形態は、細孔容積の大きな多孔質層の形成に有利である。
特に、低誘電率ナノ薄膜での細孔構造は、誘電率の低減に影響を大きく与えるとともに、機械的な性質及び疎水性にも影響を与え、例えば、細孔率が増加すると、ｋ値は顕著に減少されることができるが、細孔率の増加では、機械的な性質の低減、及び基体の表面との結合力の低減にも影響を与えてしまい、しかも、表面の細孔が多くなる場合には、疎水性も低下してしまう。ナノ薄膜の誘電率の減少は、多孔質材料が組み込まれた後の空気全体の体積に依存しており、ここで、該空気全体の体積には、（１）多孔質ＳｉＯＣＮＨの細孔通路の不十分な充填による空体積、（２）フルオロシリコーン鎖のランダムな配列による隙間、（３）多孔質ＳｉＯＣＮＨの添加による自由体積、といった三つの側面を含む。本発明に係る実施態様によれば、上記低誘電率膜は、上記防食層、上記多孔質層及び／又は上記フッ素含有層で構成される二層又は三層構造により、誘電率の低減と機械的な性質と疎水性とのバランスをとる。
本発明の少なくとも一つ実施態様において、上記低誘電率膜を形成する際に、シリコーンナノ薄膜と上記シリコーン／酸素ガスの成長を交互に行い、シリコーン層を形成した後に酸素ガスを導入し、シリコーン層の炭化水素部分が酸素ガスと反応して不規則粗面を形成し、次いで表面にＳｉＯＣＮＨを成長させ、高い比表面積を有する大細孔の形成に寄与し、しかも、交互構造は、上記低誘電率膜と基体との付着力の増強に寄与する。
複数回のプラズマ強化化学気相成長により得られた上記低誘電率膜は、三次元網状構造が形成され、細孔形成剤を介して細孔を形成する必要がなく、高温焼鈍処理する必要がない。本発明の一実施態様では、環状シリコーン単量体と大体積の大きい空間立体障害を有する単量体との共重合を採用しているが、このような共重合は、酸素プラズマ雰囲気で行い、酸素量の制御によりＳｉ－Ｏ結合と炭化水素化合物との結合を確保するため、三次元構造を有する低誘電率シリコーンナノコート層を制御可能に作製することができる。
図１～４を参照して、図１は本発明の一実施態様による低誘電率膜の製造手順を示すフローチャートである。図２は本発明の一実施態様による低誘電率膜の防食層の形成過程を示すフローチャートである。図３は本発明の一実施態様による低誘電率膜の多孔質層の形成過程を示すフローチャートである。図４は本発明の一実施態様による低誘電率膜のフッ素含有層の形成過程を示すフローチャートである。上記低誘電率は、プラズマ強化化学気相成長反応装置にてＰＥＣＶＤ反応を複数回行うことにより得られる。
本発明の一実施態様において、低誘電率膜の製造方法であって、
１０１：基体の表面に防食層を気相成長させるステップと、
１０２：多孔質層を気相成長させるステップと、
１０３：フッ素含有層を気相成長させるステップと、を含む方法であり、
ここで、上記ステップ１０１で、ビニルエポキシ化合物Ａとビニルシリコーン化合物Ｂとを供給して気相成長させることにより上記防食層を形成することを必要として、具体的に、上記防食層の形成過程は、
１０１１：エポキシアルカン化合物Ａとシロキサン又はシラン化合物Ｂとを反応装置のチャンバー内に供給するステップと、
１０１２：不活性ガスを反応装置のチャンバーに導入するステップと、
１０１３：上記基体を回転させるステップと、
１０１４：所定の電力で、上記化合物Ａと化合物Ｂとを反応させて上記基体の表面に成長させることにより上記防食層を形成するステップを、含む製造方法。
上記ステップ１０１の前に、さらに上記基体に前処理を行ってもよく、例えば、基体の表面を洗浄し、具体的に、上記基体への前処理は、
（１００１）基体への超音波洗浄：基体を脱イオン水が入れた容器に投入し、超音洗浄し、洗浄時間は１０～３０分間であり、その後、取り出してオーブンに入れて乾燥するステップと、
（１００２）アセトンによる基材表面への洗浄：きれいなガーゼでアセトンを含浸させて部品の表面に３回拭いて、オーブンに入れて乾燥するステップと、を含む。
洗浄過程では、上記手段のうちの１種又は複数種を選択して前処理することができ、本発明はこの点に限定されない。
例えば、上記ステップ１０１の過程は、表面がきれいな基体をプラズマ強化化学気相成長反応装置の反応チャンバーに置いて、反応チャンバー内の真空度が１０～２００ｔｏｒｒになるように反応チャンバーを連続的に排気し、不活性ガスＨｅ、Ａｒ、又はＨｅとＡｒとの混合ガスを導入し、運動機構を運転し、基材を反応チャンバーで運動させ、圧力、温度が設定値に達した後にビニルエポキシ化合物Ａとビニルシリコーン化合物Ｂとを供給し、プラズマの電力を３０～５００Ｗに調整し、チャンバー温度を１０～１００℃に調整し、プラズマ強化化学気相成長を行い、反応終了後、反応物の供給を停止し、チャンバー圧力を常圧に上昇させることができる。上記ステップ１０１は、防腐処理ステップと称されてもよく、この過程では、上記低誘電率膜を上記基体により緻密に結合させるため、上記基体が腐食されることを防止する。
特に、本発明の実施態様によれば、上記低誘電率膜の形成過程では、動的蒸着方法を採用して、上記低誘電率膜を基体により均一に付着させ、基体の異なる位置での蒸着膜の違いが減少され、基体の異なる領域での被蒸着物の濃度の違いによる厚さの不均一である問題が解決される。例えば、ステップ１０１３では、上記基体の異なる位置のいずれもに上記防食層が均一に付着されることができるように、上記基体を反応チャンバー内で運動させる防食層。上記基体の回転形態は、複数の形態を含んでもよく、例えば、上記基体は、反応チャンバーの中心点を基準点又は所定の軸のまわりを公転し、上記基体の中心軸又は所定の軸のまわりを自転するか、或いは、上記基体はそれぞれ横縦の両方の軸のまわりを各々に回転する。
上記ステップ１０２では、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとの気相成長により上記多孔質層を形成する必要がある。
特に、一実施態様においては、ステップ１０１の後に上記ステップ１０２を行い、つまり、上記防食層を形成した後に、上記防食層に上記多孔質層を形成しているが、他の実施態様では、ステップ１０２を直接進行してもよく、つまり、上記防食層を形成せず、まず上記基体の表面に上記多孔質層を直接に形成する。具体的に、上記多孔質層の形成過程は、
１０２１：オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとを供給するステップと、
１０２２：窒素ガス／水素ガス及び／又はアンモニアガスを導入するステップと、
１０２３：酸素ガスを間欠的に導入するステップと、
１０２４：所定の電力で、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとの気相成長反応により上記多孔質層を形成するステップと、を含む。
例えば、上記ステップ１０２で上記多孔質層の形成過程は、防腐処理した後、化合物Ｃと化合物Ｅとを供給し続けながら、窒素ガス／水素ガス及び／又はアンモニアガスを導入しながら、酸素ガスを導入し、酸素ガスは、頻度１０～６００ｓで間欠的に導入され、つまり、１０～６００ｓおきに酸素ガスを一回導入し、酸素ガスの反応時間は１０～６００ｓであり、反応終了後、化合物Ｃと化合物Ｅとの供給を停止し、上記多孔質層を形成することができる。
特に、上記ステップ１０２では、ステップ１０１３である上記基体を上記反応チャンバー内で運動し続けることを含んでもよい。つまり、動的条件下で上記多孔質層を形成する。
特に、反応性ガスである窒素ガス／水素ガス及び／又はアンモニアガスは、窒素含有ナノコート層を成長させるために添加されるものであり、ナノコート層の窒素含有量は、混合単量体の窒素含有量と混合ガスの窒素ガス／水素ガス及び／又はアンモニアガスの窒素含有量とにより確認される。Ｏ2の流量はナノコート層の酸素含有量に影響する要因の一つである。
上記低誘電率膜を形成する際に、シリコーンナノ薄膜と上記シリコーン／酸素ガスの成長を交互に行い、シリコーン層を形成した後に、酸素ガスを間欠的に導入し、シリコーン層の炭化水素部分が酸素ガスと反応して不規則粗面を形成し、次いで表面にＳｉＯＣＮＨを成長し、高い比表面積を有する大細孔の形成に寄与し、しかも、交互構造は、上記低誘電率膜と基体との付着力の増強を寄与する。
上記ステップ１０３では、アリールフルオロシランＤの気相成長により上記フッ素含有層が形成される。基本的に、上記ステップ１０３の上記フッ素含有層の形成過程は、
１０３１：不活性ガスを導入するステップと、
１０３２：アリールフルオロシランＤを供給するステップと
１０３３：所定の電力で、アリールフルオロシランＤの気相成長反応により上記フッ素含有層を形成するステップと、を含む。
例えば、上記ステップ１０３での上記フッ素含有層の形成過程は、上記多孔質層を形成した後に、不活性ガスを導入し、窒素ガス／水素ガス及び／又はアンモニアガスの導入を停止し、同時に化合物Ｄを供給し、プラズマの電力を３０～１５０Ｗに調整し、プラズマ重合反応を続け、１０～６０ｍｉｎ気相成長した後にサンプルを取り出し、目的の多機能ナノコート層である上記低誘電率膜が得られることができる。
特に、上記ステップ１０３では、上記ステップ１０２の後に、つまり、上記多孔質層を形成した後に、上記フッ素含有層が形成され、言いかえれば、上記フッ素含有層を上記多孔質層の表面に付着させることにより、上記低誘電率膜の疎水性が大幅に増強される。
特に、上記ステップ１０３では、ステップ１０１３である上記基体を上記反応チャンバー内で運動し続けることを含んでもよい。つまり、動的条件下で上記フッ素含有層を形成する。
上記ステップ１０３の後に、高温焼鈍ステップを含んでもよい。特に、本発明のある実施態様では、細孔構造を形成する際に、ノルボルナジエン又はα－テルピネンなどの細孔形成剤を使用するので後に細孔形成剤を除去する操作が必要ではないため、必ずしも高温焼鈍処理をする必要があるのではない。
さらに、本発明の幾つかの実施態様では、上記反応チャンバーである蒸着チャンバーの体積は、１０Ｌ～２０００Ｌであり、蒸着膜への要求、蒸着チャンバーの体積の大きさ、プロセスパラメーターにより調整できる。プラズマによる蒸着の電力の範囲は０．０１Ｗ～５００Ｗであり、蒸着時間は３０ｓ～７２００ｓであり、気化温度は３０℃～１００℃であり、チャンバー温度は２０℃～１００℃であり、流量は、ぞれぞれ、０～１０００ｓｃｃｍを選択できる。酸素ガス及び／又はＮ2／Ｈ2、ＮＨ3、炭化水素有機化合物の流量は１～２００ｓｃｃｍに設定し、供給する頻度の選択可能な範囲は、１０秒１回～５００秒１回である。
以下、具体的な実施例を例示して説明する。
実施例１
きれいなＰＣＢ基板１枚を採用し、プラズマ強化化学気相成長反応装置であるプラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、気化温度９５℃、チャンバー温度は室温であり、Ｈｅ雰囲気下、Ｈｅ流量は１０ｓｃｃｍであり、反応ガスＡ及びＢを導入し、反応ガスＡ及びＢは、それぞれビニルオキシラン及びトリメチルビニルシランであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。下地層の成長が完了した後、単量体であるビニルオキシラン及びトリメチルビニルシランの供給を停止し、Ｈｅを導入し続けながら、Ｎ2を流量５ｓｃｃｍで導入し、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれヘキサメチルジシロキサン及び単量体であるシクロヘキサンであり、流量がぞれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。Ｏ2を導入頻度３００秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、Ｏ2の流量は１０ｓｃｃｍであり、蒸着終了後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロオクチルジクロロフェニルシランを供給し、他のパラメーターは改変されなく、蒸着完了後、気体の圧力を常圧に上昇させ、サンプルを取り出して、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られ、つまり、基体に上記低誘電率膜を形成すした。
実施例２
きれいなＰＣＢ基板１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、気化温度９５℃、チャンバー温度は室温であり、Ｈｅ雰囲気下、Ｈｅ流量は１０ｓｃｃｍであり、反応物Ａ及びＢを導入し、反応物Ａ及びＢは、それぞれビニルオキシラン及びトリメトキシビニルシランであり、流量がぞれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。下地層の成長が完了した後、反応物であるビニルオキシラン及びトリメトキシビニルシランの供給を停止し、Ｈｅを導入し続けながら、Ｎ2を導入し、Ｎ2の流量は５ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥはそれぞれトリス－（トリメトキシシリル）フェニルシラン及びシクロブタンであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。Ｏ2を導入頻度３００秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、Ｏ2の流量は１０ｓｃｃｍであり、蒸着終了後、Ｏ2、Ｎ2の導入を停止し、反応物Ｄであるパーフルオロオクチルジエトキシフェニルシランを供給し、他のパラメーターは改変されなく、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例３
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、気化温度９５℃、チャンバー温度は室温であり、Ｈｅ雰囲気下、Ｈｅ流量１０ｓｃｃｍ、反応物Ａ及びＢを供給し、反応物Ａ及びＢは、それぞれアリルグリシジルエーテル及びトリメチルビニルシランであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。下地層の成長が完了した後、反応物アリルグリシジルエーテル及びトリメチルビニルシランの供給を停止し、Ｈｅを導入し続けながら、ＮＨ3を導入し、ＮＨ3の流量は１００ｓｃｃｍであり、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれトリス－（トリエトキシシリル）フェニルシラン及びトルエンであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、蒸着終了後、Ｏ2及びＮＨ3の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジクロロシランを供給し、電力は５０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、Ｏ2の流量は５０ｓｃｃｍであり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例４
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃で、チャンバー温度は室温であり、Ａｒ雰囲気下、Ｈｅ流量１０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢは、それぞれ２，３－エポキシプロピルジメチルビニルシラン及びジメチルメトキシビニルシランであり、流量がそれぞれ８０ｓｃｃｍ及び１２０ｓｃｃｍである。下地層の成長が完了した後に、反応物２，３－エポキシプロピルジメチルビニルシランおよびジメチルメトキシビニルシランの導入を停止し、Ａｒを導入し続けながら、反応物ＣおよびＥを導入し、反応物ＣおよびＥは、それぞれトリス－（トリエチルシリル）フェニルシラン及びシクロヘキサンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、Ｏ2の流量は３０ｓｃｃｍであり、蒸着終了後、Ｏ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は５０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が終了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例５
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃で、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒの流量２０ｓｃｃｍで、反応物Ａ及びＢを導入し、反応物Ａ及びＢは、それぞれ２，３－エポキシプロピルジメチルビニルシラン及びトリメチルビニルシランであり、流量がそれぞれ８０ｓｃｃｍ及び１２０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジメチルビニルシラン及びトリメチルビニルシランの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれトリス－（トリエチルシリル）フェニルシラン及びパラキシレンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１２０秒１回で間欠的に導入、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は８０ｓｃｃｍであり、蒸着終了後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例６
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢはそれぞれ２，３－エポキシプロピルジメチルビニルシラン及び４－スチリル（トリメトキシシロキシ）シランであり、流量がそれぞれ８０ｓｃｃｍ及び１２０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジメチルビニルシラン及び４－スチリル（トリメトキシシロキシ）シランの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥはそれぞれトリス－（トリエチルシリル）フェニルシラン及びシクロペンタンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１００秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は２０ｓｃｃｍであり、蒸着時間が完了した後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロブチルエチルペンタフルオロフェニルジクロロシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例７
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢはそれぞれ２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンであり、流量がそれぞれ１５０ｓｃｃｍ及び５０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシランの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥはそれぞれトリフルオロプロピルメチルシクロトリシロキサン及びベンゼンであり、流量がそれぞれ５０ｓｃｃｍ及び１５０ｓｃｃｍである。Ｏ2を導入頻度６００秒１回で間欠的に導入し、電力は９０Ｗに改変され、Ｏ2の流量は５０ｓｃｃｍであり、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は６０ｓｃｃｍであり、蒸着時間が完了した後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロブチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は３６００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例８
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢはそれぞれ２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンであり、流量がそれぞれ１５０ｓｃｃｍ及び５０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジクロロビニルシランとテトラメチルテトラビニルシクロテトラシロキサンの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥは、それぞれトリス－（トリエチルシリル）フェニルシラン及びシクロヘキサンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１８０秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は３０ｓｃｃｍであり、蒸着時間が完了した後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、最後に、４５０℃で９０ｍｉｎ焼鈍処理し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例９
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢは、それぞれ２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンであり、流量がそれぞれ１５０ｓｃｃｍ及び５０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンの供給を停止し、Ａｒを導入し続けながら、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれヘキサメチルジシラザン及びとシクロペンタンであり、流量がそれぞれ５０ｓｃｃｍ及び１５０ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、Ｏ2の流量は２０ｓｃｃｍであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、蒸着終了後、Ｏ2の導入を停止し、反応物Ｅであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例１０
実施例９と比較しては、上記防食層を作製していない。きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、Ａｒを導入し、反応物Ｃ及びＥを直接供給し、反応物Ｃ及びＥは、それぞれヘキサメチルジシラザン及びシクロペンタンであり、流量がそれぞれ１００ｓｃｃｍ及び１５０ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、Ｏ2の流量は２０ｓｃｃｍであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、蒸着終了後、Ｏ2の導入を停止し、反応物Ｅであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
さらに、上記実施例でのパラメーターを検出した。
ナノコート層の厚さは、米国Ｆｉｌｍｅｔｒｉｃｓ Ｆ２０－ＵＶ－膜厚計を使用して検出した。ナノコート層の水接触角は、ＧＢ／Ｔ ３０４４７－２０１３規格に従って測定された。
誘電率は、ＧＢ／Ｔ １４０９－２００６で電気絶縁材料が電力周波数、可聴周波数、高周波数（ミリ波長を含む。）で誘電率及び誘電損失係数を測定するための推奨方法に従って検出された。
耐塩水噴霧性は、ＧＢ／Ｔ ２４２３．１８－２０００に記載の電気電子製品環境試験方法に従って測定された。
ナノコート層のヤング率は、ＪＢ／Ｔ １２７２１－２０１６に記載の固体材料のｉｎ ｓｉｔｕナノデンテーション／スクラッチテスターの技術仕様にしたがって測定された。
図面：実施例１～１０の各性能パラメーター
表一
Figure 2022532755000002

実施例１０、腐食点が出た
当業者は、上記説明及び図面に示される本発明の実施例は単なる例であり、本発明を限定するものではないことを理解すべきである。本発明の目的は、既に完全かつ効果的に達成された。本発明の機能及び構造原理も実施例に示され、説明されており、上記原理から逸脱することなく、本発明の実施形態には任意の変更又は修正があることができる。
本発明は、超大規模集積回路の製造分野に関し、詳しくは、低誘電率膜及びその製造方法に関する。
全世界の統一した５Ｇ標準の登場につれて、無線又はマイクロエレクトロニクスの分野の発展はますます速くなり、電子チップの性能要求は急速に高まり、集積回路のサイズが縮小し続け、つまり、チップに集積されるデバイスの数が多くなり、集積度に対する要求が高くなる。
大規模集積回路の集積度がますます高くなり、デバイスフィーチャサイズが徐々に減少されているため、ワイヤ抵抗、及びワイヤ間や層間容量が増加し、抵抗－容量（ＲＣ）遅延の上昇を引き起こすので、信号伝送の遅延、ノイズ干渉の増強及び電力損失の増大などの一連の問題が発生してしまい、これは、デバイスの高速性能を大幅に制限している。これらの問題を軽減する重要な方法の一つは、誘電体材料の誘電率（ｋ）を低減することである。
無線通信技術の分野では、特にＧＨｚ範囲の通信技術において、低誘電率を有する低損失材料が注目されている。
一般的には、材料のｋ値を低減するための方法は、二つがある。一方は、分子の分極率を低減すること、即ち、低分極能力の材料を選択するか、又は研究開発することであり、例えば、材料に低分極率の結合（例えば、Ｓｉ－Ｃ、Ｓｉ－Ｆ、Ｃ－Ｈなど）を形成することである；他方は、単位体積あたりの分極分子数Ｎを減少することであり、これは材料にナノサイズを有する細孔を材料に導入することにより達成することができ、細孔率の増加に伴い、誘電率が迅速に低減してしまう。現在、先行技術では、上記二つの方面にともに幾つかの研究がある。
従来の幾つかの研究では、プラズマ強化化学気相成長（ＰＥＣＶＤ）の技術を採用して低誘電率のナノ薄膜を製造している。例えば、１種又は複数種のシリコーン化合物をプラズマ強化化学気相成長用チャンバーに導入しながら、細孔形成剤を導入し、一定の高周波電力の条件で上記１種又は複数種のシリコーン化合物を該細孔形成剤と反応させ、低誘電率膜をこのチャンバーでの基板上に成長させ、さらに、該低誘電率膜に後処理を施し、該低誘電率膜での細孔形成剤を基本的に除去していることになる。
幾つかの低誘電率を有するシリコーン膜は、研究開発されているるが、これらの低誘電率膜には満足されていないところがある。発明者は、先行の手段において幾つかの改善すべく点があることを発見した。
一方、これらの材料には細孔形成剤を添加して細孔を形成する必要があり、細孔を形成する後に、さらに上記細孔形成剤を除去するが、一般的に細孔形成剤が完全に除去されることができず、多く残った場合がある。
他方、これらの材料は基板に細孔付き薄膜層を直接に形成するが、細孔の形成により薄膜層と基板との結合強度を低減させるか、又は基板への薄膜層の付着力が低いと言われ、しかも高い細孔率により誘電率をより低くするが、結合強度も低くしてしまい、即ち、これらの二つの側面で矛盾がある。
他方、これらの材料は、機械的強度が劣り、耐食性が劣り、後の半導体処理でナノ薄膜層が損傷されやすくなる。
他方、薄膜層は、ＰＥＣＶＤの技術によりチャンバーで細孔形成剤と反応して基板に付着されるが、形成される際に、基板の異なる領域での薄膜層の均一性にいずれの制御もな く、チャンバー中の異なる領域での濃度が異なるため、基板への薄膜層の不均一な分布を引き起こしやすくなる。
他方、従来の低誘電率ナノ薄膜は、疎水性が劣り、基体の表面に成長される際に、塩水噴霧試験で、基体の表面が腐食されやすくなるため、製品の長期間使用に不利であり、使用環境に対する要求も高い。
ここでの説明は、本発明に関連する背景情報のみを提供し、必ずしも先行技術を構成するものではない。
本発明は、少なくとも二層構造を含み、多層構造の配合により上記低誘電率膜のｋ値を調整し、かつ、上記低誘電率膜の結合力及び／又は機械的な性質を改善する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、プラズマ強化化学気相成長（ＰＥＣＶＤ）法により防食層と多孔質層を形成し、上記防食層が基体に付着され、基体と強い結合力を有する低誘電率（ｋ）膜が形成され、かつ良好な耐食性を有する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、不活性ガス雰囲気下で、ビニルシリコーン単量体とビニルエポキシ単量体とをＰＥＣＶＤにより成長させることにより防食層を形成する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、上記防食層が不飽和炭素－炭素二重結合を含むエポキシアルカンと、不飽和二重結合を含むシロキサン又はシランとの反応により得られる複合体である低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、上記多孔質層の隙間率が上記低誘電率膜と基体との結合力に影響を与えないかあるいは小さく与え、かつ細孔率の向上によりｋ値をより小さくすることができるように、防食層を多孔質層と基体との間に介在させる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、動的蒸着方法を用いて、上記低誘電率膜を基体により均一に付着させ、基体の異なる位置での蒸着膜の違いが減少され、基体の異なる領域での被蒸着物の濃度の違いによる厚さの不均一である問題が解決される低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、酸素ガス、窒素ガス／水素ガスの単一雰囲気又は混合雰囲気下で、オルガノシラン、オルガノシロキサンの単一雰囲気又は混合雰囲気をＰＥＣＶＤ法で施すことにより多孔質層を得る低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、表層にフルオロシリコーンポリマーが形成され、上記低誘電率膜のｋ値がさらに低減される低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、表層に芳香族基を含むオルガノフルオロシリコーンを形成し、芳香族基の剛直な構造により、上記低誘電率膜の機械的な性質を高める低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、表面に表面エネルギーの低いフルオロシリコーンポリマーを有し、超疎水特性を有し、水がその表面にある場合の静的接触角が大くなる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、上記低誘電率膜を形成する際に、シリコーンナノ薄膜と上記シリコーン／酸素ガスの成長を交互に行い、シリコーン層を形成する後に酸素ガスを導入し、シリコーン層の炭化水素部分が酸素ガスと反応し不規則な粗面を形成し、そして表面にＳｉＯＣＮＨを成長させ、高い比表面積を有する大きな細孔の形成に寄与し、交互構造が上記低誘電率膜と基体との付着力の増強に寄与する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、フッ素含有芳香族基の含有量を調整することにより上記低誘電率膜の誘電特性と機械的な性質を調整することができる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、ＰＥＣＶＤ法により多孔質層とフッ素含有層からなる二層構造を形成し、ｋ値を低減させるとともに、上記低誘電率膜の疎水性能を高め、成長された基体の耐食性を改善する低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、ＰＥＣＶＤ法により防食層と多孔質層からなる二層構造を形成し、ｋ値を低減するとともに、上記低誘電率膜と基体との間の結合力及び粘着性を増強させる低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、一実施態様において、ＰＥＣＶＤ法で防食層と多孔質層とフッ素含有層からなる三層構造を形成し，異なる層の交互配置により、上記低誘電率膜の誘電特性、機械的な性質及び疎水性を全体的に改善し、しかも交互配置といった形態が細孔容積の大きな多孔質層の形成に有利である低誘電率膜及びその製造方法を提供することを優位点とする。
本発明は、細孔形成剤で細孔構造を形成する必要がないため、細孔形成剤を除去するように高温焼鈍処理を必要としない低誘電率膜及びその製造方法を提供することを優位点とする。
本発明の目的の少なくとも一つを達成するために、本発明の一側面は、エポキシアルカン、シリコーン化合物及びフッ素含有シロキサン化合物を原材料として、プラズマ強化化学気相成長法により基体の表面に形成された低誘電率膜を提供する。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、不飽和二重結合を含むエポキシアルカン化合物Ａと不飽和二重結合を含むシロキサン又はシラン化合物Ｂとを基体の表面にプラズマ強化化学気相成長させて形成された防食層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、シリコーン化合物を含む化合物Ｃとアルカン化合物を含む化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、シリコーン化合物を含む化合物Ｃとベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長法により形成された多孔質層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、アリールフルオロシランＤのプラズマ強化化学気相成長法により形成されたフッ素含有層を含む低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、下地層が基体の表面にビニルエポキシ化合物とビニルシリコーン化合物とをプラズマ強化化学気相成長法により形成される低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様において、上記化合物Ｃがオルガノシロキサンである。
本発明の少なくとも一つの実施態様において、上記化合物Ｃがオルガノシランである。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｅが、シクロブタン、シクロペンタン、シクロヘキサン、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種の混合物である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、気相成長過程でＨｅ、Ａｒから選ばれる１種又は複数種の混合物である補助ガスを導入して反応させる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、気相成長過程で窒素ガスと、水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物から選ばれる１種又は複数種との混合物である補助ガスを導入して反応させる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７から選ばれる低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａである低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°である低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、上記低誘電率膜の厚さの範囲が１０～２０００ｎｍである低誘電率膜。
本発明は、他の側面で、
オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層と、
アリールフルオロシランＤのプラズマ強化化学気相成長により形成されたフッ素含有層と、を含む低誘電率膜を提供する。
本発明の少なくとも一実施態様に記載の低誘電率膜において、上記多孔質層が基体の表面に直接成長され、上記フッ素含有層が多孔質層の表面に成長される低誘電率膜。
本発明の少なくとも一つの実施態様に記載の低誘電率膜において、不飽和二重結合を含むエポキシアルカン化合物Ａと不飽和二重結合を含むシロキサン又はシラン化合物Ｂとを基体の表面にプラズマ強化化学気相成長することにより形成された防食層を含み、上記多孔質層が上記防食層に成長される低誘電率膜。
本発明は、他の側面で、
（Ａ）基体の表面に防食層を気相成長させるステップと、
（Ｂ）多孔質層を気相成長させるステップと、を含む低誘電率膜の製造方法を提供する。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ａ）は
（Ａ１）ビニルエポキシアルカン化合物Ａとビニルシリコーン化合物Ｂとを反応装置のチャンバーに導入することと、
（Ａ２）不活性ガスを反応装置のチャンバーに導入することと、
（Ａ３）所定の電力で、上記化合物Ａと化合物Ｂを反応させて上記基体の表面に成長させることにより上記防食層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ｂ）は
（Ｂ１）シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとを導入することと、
（Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
（Ｂ３）酸素ガスを導入することと、
（Ｂ４）所定の電力で、上記化合物Ｃと上記化合物Ｅとの気相成長反応により上記多孔質層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ｂ）は
（Ｂ１）シリコーン化合物を含む化合物Ｃとアルカン化合物を含む化合物Ｅとを供給することと、
（Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
（Ｂ３）酸素ガスを導入すること、
（Ｂ４）所定の電力で、上記化合物Ｃと上記化合物Ｅとの気相成長反応により上記多孔質層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記ステップ（Ｂ）は
（Ｂ１）シリコーン化合物を含む化合物Ｃとベンゼン化合物を含む化合物Ｅとを導入することと、
（Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
（Ｂ３）酸素ガスを導入することと、
（Ｂ４）所定の電力で、上記化合物Ｃと上記化合物Ｅとの気相成長反応により上記多孔質層を形成することと、を含む低誘電率膜の製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜製造方法において、酸素ガスを導入する手段がパッチ式導入である低誘電率膜製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜製造方法において、フッ素含有層を上記多孔質層に気相成長させるステップ（Ｃ）をさらに含む低誘電率膜製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜製造方法において、上記ステップ（Ｃ）は
（Ｃ１）不活性ガスを導入することと、
（Ｃ２）アリールフルオロシランＤを導入することと、
（Ｃ３）所定の電力で、アリールフルオロシランＤを気相成長反応させて上記フッ素含有層を形成することと、を含む低誘電率膜製造方法。
本発明の少なくとも一つの実施態様に記載の低誘電率膜の製造方法において、上記基体の表面を洗浄処理するステップをさらに含む低誘電率膜の製造方法。
本発明の少なくとも一実施態様に記載の低誘電率膜の製造方法において、上記基体をチャンバーにて動かすように回転させるステップをさらに含む低誘電率膜の製造方法。
図１は本発明のある実施態様による低誘電率膜の製造手順を示すフローチャートである。 図２は本発明のある実施態様による低誘電率膜の防食層の形成過程を示すフローチャートである。 図３は本発明のある実施態様による低誘電率膜の多孔質層の形成過程を示すフローチャートである。 図４は本発明のある実施態様による低誘電率膜のフッ素含有層の形成過程を示すフローチャートである。
以下の説明は、本発明を当業者が達成できるように開示するためのものである。以下の説明での好ましい実施例は例示のみであり、当業者によって他の明らかな変更が容易に想到できるものである。以下の説明で定義された本発明の基本的な原理は、他の実施形態、変更形態、改良形態、同等形態、並びに、本発明の精神及び範囲を逸脱しない他の技術形態に適用できる。
当業者は、本発明の記載において、「縦」、「横」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」という用語など指示される方位又は位置関係が図面に示される方位又は位置関係に基づいて、本発明を簡便に説明しやすくなるためのみであり、指示される装置又は部品が必ず特定の方位を有し、かつ特定の方位で構成したり操作しなければならないことを指示するか、又は示唆することではなく、そのため、上記用語が本発明への制限として理解できないことを理解すべきである。
「一つ」が「少なくとも一つ」又は「一つ又は複数」という用語とは、ある実施例において一つの部品の数が一つであってもよいが、他の実施例でこの部品の数は複数であってもよいことを理解すべきであり、「一つ」という用語は、数への制限として理解できない。
本発明は低誘電率膜及びその製造方法を提供する。上記低誘電率膜は、ケイ素、酸素及び炭素を含む。好ましくは、上記低誘電率膜は、ケイ素、酸素、炭素及びフッ素を含む。上記低誘電率膜は、ナノサイズの細孔を有する。
上記低誘電率は、良好な誘電特性を有する。上記低誘電率膜のｋ値は、２．８未満であり、例えば、好ましくは、上記低誘電率膜のｋ値の範囲は、１．９～２．７であり、例えば、上記低誘電率膜のｋ値の範囲は、２．０～２．７である。例えば、上記低誘電率膜のｋ値の範囲は、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７である。
上記低誘電率膜は、良好な機械的な性質を有し、上記低誘電率膜のヤング率は１０ＧＰａを超え、好ましくは、上記低誘電率膜のヤング率の範囲は１０～４１ＧＰａであり、例えば、ヤング率の範囲は、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａである。上記低誘電率膜の硬さは１．５ＧＰａを超え、好ましくは、上記低誘電率膜の硬さ範囲は１．６～２．９ＧＰａであり、例えば、硬さの範囲は１．６２～２．７９ＧＰａである。
上記低誘電率膜は、良好な疎水性能を有し、水が上記低誘電率膜に付着された静的接触角は、１１０°を超え、例えば、静的接触角は１２０°を超え、例えば、静的接触角は１４０°を超え、例えば、静的接触角の範囲は、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°又は１５５°～１６０°であることにより、上記低誘電率膜は良好な耐食性を有する。例えば、上記低誘電率膜が金属鉄の表面に成長され９０時間の塩水噴霧試験を経た後に、鉄片が腐食されていないか、又は少量の腐食点しかがない。好ましくは、幾つかの実施例において、上記低誘電率膜が金属鉄の表面に成長され９６時間の塩水噴霧試験を経た後に、鉄片が腐食されていない。
上記低誘電率膜は、ナノ薄膜であり、その厚さの範囲としては、例えば、１０～２０００ｎｍが挙げられるが、これらに限定されない。
本発明の一実施態様において、上記低誘電率膜は、プラズマ強化化学気相成長（ＰＥＣＶＤ）法によって基体の表面に形成される。つまり、上記低誘電率膜を構成する原料は、ＰＥＣＶＤプロセスにより基体の表面に成長し、基体の表面に上記低誘電率膜を形成される。例えば、上記低誘電率膜を大規模集積回路の回路基板表面に成長させることにより、上記大規模集積回路のＲＣ遅延現象が改善されるが、これに限定されない。
上記プラズマ強化化学気相成長（ＰＥＣＶＤ）法は、グロー放電によりプラズマを生成し、放電方法には、マイクロ放電、高周波放電、紫外線、電気火花放電を含む。
例えば、上記低誘電率膜は、エポキシアルカン、シリコーン化合物及びフッ素含有シロキサン化合物を原材料として、プラズマ強化化学気相成長法により基体の表面に形成される。
上記低誘電率膜は多層構造を有し、例えば、上記低誘電率膜は防食層、多孔質層及びフッ素含有層を含む。上記防食層、多孔質層及びフッ素含有層は、ＰＥＣＶＤ法により基体の表面に形成される。
本発明の一実施態様において、上記防食層は、シリコーンポリマーからなり、さらに、上記防食層は、ナノレベルのシリコーンポリマーからなる。例えば、シリコーンポリマー又はシリコーンポリマーを形成する原材料はＰＥＣＶＤ法により基体の表面に成長されることにより、上記低誘電率膜の防食層である上記低誘電率膜の第１の層が形成される。
例えば、上記防食層は、不飽和炭素－炭素二重結合を含むエポキシアルカン化合物Ａと不飽和二重結合を含むシロキサン又はシラン化合物Ｂとの反応により得られた複合体である。
例えば、上記防食層は、ビニルエポキシアルカンとビニルシリコーンシラン又はビニルオルガノシロキサンとを、反応装置の所定電力及び所定温度の条件で、ＰＥＣＶＤ法により、基体の表面に成長反応させて得られたものである。ビニルエポキシアルカンは、エポキシ基と炭素－炭素二重結合を含む有機化合物であり、常圧で沸点が４００℃以下である。ビニルシラン又はビニルシロキサンは、炭素－炭素不飽和二重結合を含む直鎖、環状シラン、シロキサンを含み、かつ常圧で沸点が３００℃以下である。
例えば、上記化合物Ａは、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種の混合物。
例えば，上記化合物Ｂは、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種の混合物。
例えば、上記防食層の製造中に、補助ガスを導入して気相成長する必要があり、上記補助ガスは、例えば、不活性ガスＨｅ、Ａｒ、又はＨｅとＡｒとの混合ガスが挙げられるが、これらに限定されない。
一実施態様においては、上記防食層は、エポキシ樹脂とシリコーンとの複合体から形成され、例えば、エポキシ樹脂材料とシリコーン材料とがＰＥＣＶＤ法により基体の表面に成長されて耐食性能を有するポリマー層が形成される。例えば、ビニルアルキレンオキサイド、ビニルシロキサン、ビニルシランの単一雰囲気又は混合雰囲気を反応源として、低温低圧プラズマ環境中で気相成長させてシリコーンポリマー複合化ナノ薄膜層が得られ、即ち、上記防食層が得られる。
一実施態様において、上記多孔質層は、複数の細孔を有するシリコーンであり、しかも上記多孔質層の細孔率により上記低誘電率膜のｋ値を調整する。例えば、シリコーン材料はＰＥＣＶＤ法により基体の表面に成長されて多孔質構造を有するシリコーンナノ層が形成されることにより、上記低誘電率ナノ薄膜の多孔質層である上記低誘電率膜の第２の層が形成される。例えば、上記多孔質層の製造中に、補助ガスを導入して上記多孔質層を形成する必要があり、例えば、窒素ガス／水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物の単一雰囲気又は混合雰囲気下で、シリコーン、オルガノシロキサンの単一又は混合雰囲気を気相成長させて多孔質のＳｉＯＣＮＨナノ薄膜層が得られ、つまり、上記低誘電率膜の多孔質層が得られる。より具体的には、上記補助ガス中の炭化水素有機化合物は、主に炭素数が１２以下である分岐鎖アルカン、シクロアルカン、芳香族炭化水素である。
一実施態様においては、上記多孔質層は、化合物Ｃと化合物Ｅとを反応させて生成したものであってもよく、上記化合物Ｃは、シリコーン化合物であり、例えば、オルガノシロキサンでもオルガノシランであってもよい。上記化合物Ｅは、アルカン化合物でもベンゼン化合物であってもよい。
一実施態様においては、上記多孔質層は、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとを反応装置の所定電力及び所定温度の条件でＰＥＣＶＤ法により、防食層表面に成長反応させて得られることができる。シリコーン化合物Ｃは、分岐鎖、環状シラン又はシロキサンを含み、常圧で沸点が３５０℃未満である液体又はガスである。
例えば、化合物Ｃは、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニル ジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる。
例えば、化合物Ｅは、シクロブタン、シクロペンタン、シクロヘキサン、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種の混合物である。
一実施態様においては、上記低誘電率膜を製造する際に、基体にＰＥＣＶＤ法で上記防食層を成長させた後、次いで、同一の反応チャンバーでＰＥＣＶＤ法により上記多孔質層を成長させる。
一実施態様においては、上記低誘電率膜を製造する際に、上記防食層を形成した後、窒素ガス／水素ガス及び／又はアンモニアガス雰囲気下で、酸素ガスを所定の頻度でパッチ式導入し、化合物Ｃと化合物Ｅの成長反応により上記多孔質層を得る。
特に、本発明の一実施態様において、上記多孔質層の隙間率が上記低誘電率膜と基体との結合力に影響を与えないか又は僅かに与え、しかも細孔率の向上によりｋ値をより小さくすることができるように、防食層を多孔質層と基体との間に介在させる。
一実施態様においては、上記フッ素含有層はフルオロシリコーンポリマーであり、さらに、上記フッ素含有層は低誘電率の芳香族基を含むオルガノフルオロシリコーンであり、芳香族基の剛直な構造により、上記フッ素含有層の機械的な性質を高める。例えば、一実施態様においては、上記フッ素含有層は、フェニル基を含むオルガノフルオロシリコーンである。ベンゼン環の空間立体障害が大きく、上記低誘電率膜の粗さを調整できる。
上記低誘電率膜の製造中に、フッ素含有芳香族基オルガノシランとシクロシロキサンとのモル量の割合を変えることにより、上記低誘電率膜におけるフッ素含有フェニル基の含有量を変えることができ、フッ素含有芳香族基の含有量を調整することにより、上記低誘電率膜の電気的な性質及び機械的な性質を調整し、さらに上記低誘電率膜のｋ値を低減させることができる。
一実施態様においては、不活性ガス雰囲気下で、上記多孔質層の表面に芳香環構造を含むフルオロシリコーン層である上記低誘電率膜の第３の層を成長させる。
実施態様においては、上記フッ素含有層は、アリールフルオロシランＤをＰＥＣＶＤ法により多孔質層の表面に成長反応させることにより得られる。上記フッ素含有層は、表面エネルギーが低く、良好な疎水性能を有し、水のその表面での静的接触角が大きくなる。上記低誘電率膜は、表層に芳香族基を含むオルガノフルオロシリコーンが形成され、芳香族基の剛直な構造により、上記低誘電率膜の機械的な性質を高める。
例えば、化合物Ｄは、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種の混合物である。
上記低誘電率膜を製造する際に、上記多孔質層を形成した後、所定の電力で、同一の反応チャンバーに気体状の化合物Ｄを導入し続け、所定の時間成長させ、上記低誘電率膜の表層を得る。
一実施態様においては、上記低誘電率膜の表面にプラズマ強化化学気相成長法により、フッ素含有芳香族基置換シランを多孔質三次元シリコーンコート層のホール及び表面に成長させる。フッ素含有芳香族基置換シランは、低誘電率を有し、ベンゼン環の空間立体障害が大きく、ナノコート層の粗さを調整できるため、低誘電率材料薄膜の製造中に、フッ素含有芳香族基置換シリコーン単量体とシクロシロキサンのモル量の割合を変えることにより化合物中のフッ素含有フェニル基の含有量を変えることができ、化合物中のフッ素含有芳香族基の含有量を調整することにより低誘電率材料薄膜の電気的及び他の側面の性能を調整することができる。
特に、本発明に係る低誘電率膜は、多層構造で構成されており、例えば、二層、三層又は多層であり、本発明の実施態様では、上記低誘電率膜は二層構造で構成されている。例えば、一実施態様においては、上記低誘電率膜は、上記防食層と上記多孔質層で構成され、二層構造が形成され、製造する際に、まず、基体の表面に化合物Ａと化合物Ｂとを化学気相成長させて上記防食層を形成して、次いで、化合物Ｃ及び化合物Ｅを化学気相成長し続けて、上記多孔質層を形成することができ、上記防食層は、下地層であり、上記多孔質層は、表層である。上記防食層と上記多孔質層で構成される二層構造である上記低誘電率膜は、ｋ値を低減させるとともに、上記低誘電率膜と基体との間の結合力及び粘着性を増加させる。
例えば、一実施態様においては、上記低誘電率膜は、上記多孔質層と上記フッ素含有層で構成され、二層構造が形成され、製造する際に、まず、基体の表面に化合物Ｃと化合物Ｅとを化学気相成長させて上記多孔質層を形成し、次いで、化合物Ｄを化学気相成長し続けて、上記フッ素含有層を形成することができ、上記多孔質層は、下地層であり、上記フッ素含有層は、表層である。上記多孔質層と上記フッ素含有層で構成される二層構造である上記低誘電率膜は、ｋ値を低減させるとともに、上記低誘電率膜の疎水性能を高め、成長された基体の耐食性を改善する。
例えば、一実施態様においては、上記低誘電率膜は、上記防食層、上記多孔質層及び上記フッ素含有層で構成され、三層構造が形成されており、製造する際に、まず、基体の表面に化合物Ａと化合物Ｂとを化学気相成長させて上記防食層を形成し、次いで、化合物Ｃと化合物Ｅとを化学気相成長し続け、上記多孔質層を形成し、上記多孔質層に化合物Ｄを化学気相成長し続け、上記フッ素含有層を形成することができ、上記防食層は、下地層であり、上記多孔質層は、中間層であり、上記フッ素含有層は、表層である。上記防食層、上記多孔質層及び上記フッ素含有層で構成される三層構造である上記低誘電率膜は、異なる層の交互配置により、上記低誘電率膜の誘電特性、機械的な性質及び疎水性を全体的に改善し、しかも、交互配置の形態は、細孔容積の大きな多孔質層の形成に有利である。
特に、低誘電率ナノ薄膜での細孔構造は、誘電率の低減に影響を大きく与えるとともに、機械的な性質及び疎水性にも影響を与え、例えば、細孔率が増加すると、ｋ値は顕著に減少されることができるが、細孔率の増加では、機械的な性質の低減、及び基体の表面との結合力の低減にも影響を与えてしまい、しかも、表面の細孔が多くなる場合には、疎水性も低下してしまう。ナノ薄膜の誘電率の減少は、多孔質材料が組み込まれた後の空気全体の体積に依存しており、ここで、該空気全体の体積には、（１）多孔質ＳｉＯＣＮＨの細孔通路の不十分な充填による空体積、（２）フルオロシリコーン鎖のランダムな配列による隙間、（３）多孔質ＳｉＯＣＮＨの添加による自由体積、といった三つの側面を含む。本発明に係る実施態様によれば、上記低誘電率膜は、上記防食層、上記多孔質層及び／又は上記フッ素含有層で構成される二層又は三層構造により、誘電率の低減と機械的な性質と疎水性とのバランスをとる。
本発明の少なくとも一つ実施態様において、上記低誘電率膜を形成する際に、シリコーンナノ薄膜と上記シリコーン／酸素ガスの成長を交互に行い、シリコーン層を形成した後に酸素ガスを導入し、シリコーン層の炭化水素部分が酸素ガスと反応して不規則粗面を形成し、次いで表面にＳｉＯＣＮＨを成長させ、高い比表面積を有する大細孔の形成に寄与し、しかも、交互構造は、上記低誘電率膜と基体との付着力の増強に寄与する。
複数回のプラズマ強化化学気相成長により得られた上記低誘電率膜は、三次元網状構造が形成され、細孔形成剤を介して細孔を形成する必要がなく、高温焼鈍処理する必要がない。本発明の一実施態様では、環状シリコーン単量体と大体積の大きい空間立体障害を有する単量体との共重合を採用しているが、このような共重合は、酸素プラズマ雰囲気で行い、酸素量の制御によりＳｉ－Ｏ結合と炭化水素化合物との結合を確保するため、三次元構造を有する低誘電率シリコーンナノコート層を制御可能に作製することができる。
図１～４を参照して、図１は本発明の一実施態様による低誘電率膜の製造手順を示すフローチャートである。図２は本発明の一実施態様による低誘電率膜の防食層の形成過程を示すフローチャートである。図３は本発明の一実施態様による低誘電率膜の多孔質層の形成過程を示すフローチャートである。図４は本発明の一実施態様による低誘電率膜のフッ素含有層の形成過程を示すフローチャートである。上記低誘電率は、プラズマ強化化学気相成長反応装置にてＰＥＣＶＤ反応を複数回行うことにより得られる。
本発明の一実施態様において、低誘電率膜の製造方法であって、
１０１：基体の表面に防食層を気相成長させるステップと、
１０２：多孔質層を気相成長させるステップと、
１０３：フッ素含有層を気相成長させるステップと、を含む方法であり、
ここで、上記ステップ１０１で、ビニルエポキシ化合物Ａとビニルシリコーン化合物Ｂとを供給して気相成長させることにより上記防食層を形成することを必要として、具体的に、上記防食層の形成過程は、
１０１１：エポキシアルカン化合物Ａとシロキサン又はシラン化合物Ｂとを反応装置のチャンバー内に供給するステップと、
１０１２：不活性ガスを反応装置のチャンバーに導入するステップと、
１０１３：上記基体を回転させるステップと、
１０１４：所定の電力で、上記化合物Ａと化合物Ｂとを反応させて上記基体の表面に成長させることにより上記防食層を形成するステップを、含む製造方法。
上記ステップ１０１の前に、さらに上記基体に前処理を行ってもよく、例えば、基体の表面を洗浄し、具体的に、上記基体への前処理は、
（１００１）基体への超音波洗浄：基体を脱イオン水が入れた容器に投入し、超音洗浄し、洗浄時間は１０～３０分間であり、その後、取り出してオーブンに入れて乾燥するステップと、
（１００２）アセトンによる基材表面への洗浄：きれいなガーゼでアセトンを含浸させて部品の表面に３回拭いて、オーブンに入れて乾燥するステップと、を含む。
洗浄過程では、上記手段のうちの１種又は複数種を選択して前処理することができ、本発明はこの点に限定されない。
例えば、上記ステップ１０１の過程は、表面がきれいな基体をプラズマ強化化学気相成長反応装置の反応チャンバーに置いて、反応チャンバー内の真空度が１０～２００ｔｏｒｒになるように反応チャンバーを連続的に排気し、不活性ガスＨｅ、Ａｒ、又はＨｅとＡｒとの混合ガスを導入し、運動機構を運転し、基材を反応チャンバーで運動させ、圧力、温度が設定値に達した後にビニルエポキシ化合物Ａとビニルシリコーン化合物Ｂとを供給し、プラズマの電力を３０～５００Ｗに調整し、チャンバー温度を１０～１００℃に調整し、プラズマ強化化学気相成長を行い、反応終了後、反応物の供給を停止し、チャンバー圧力を常圧に上昇させることができる。上記ステップ１０１は、防腐処理ステップと称されてもよく、この過程では、上記低誘電率膜を上記基体により緻密に結合させるため、上記基体が腐食されることを防止する。
特に、本発明の実施態様によれば、上記低誘電率膜の形成過程では、動的蒸着方法を採用して、上記低誘電率膜を基体により均一に付着させ、基体の異なる位置での蒸着膜の違いが減少され、基体の異なる領域での被蒸着物の濃度の違いによる厚さの不均一である問題が解決される。例えば、ステップ１０１３では、上記基体の異なる位置のいずれもに上記防食層が均一に付着されることができるように、上記基体を反応チャンバー内で運動させる防食層。上記基体の回転形態は、複数の形態を含んでもよく、例えば、上記基体は、反応チャンバーの中心点を基準点又は所定の軸のまわりを公転し、上記基体の中心軸又は所定の軸のまわりを自転するか、或いは、上記基体はそれぞれ横縦の両方の軸のまわりを各々に回転する。
上記ステップ１０２では、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとの気相成長により上記多孔質層を形成する必要がある。
特に、一実施態様においては、ステップ１０１の後に上記ステップ１０２を行い、つまり、上記防食層を形成した後に、上記防食層に上記多孔質層を形成しているが、他の実施態様では、ステップ１０２を直接進行してもよく、つまり、上記防食層を形成せず、まず上記基体の表面に上記多孔質層を直接に形成する。具体的に、上記多孔質層の形成過程は、
１０２１：オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとを供給するステップと、
１０２２：窒素ガス／水素ガス及び／又はアンモニアガスを導入するステップと、
１０２３：酸素ガスを間欠的に導入するステップと、
１０２４：所定の電力で、オルガノシラン及び／又はオルガノシロキサン化合物Ｃとアルカン化合物及び／又はベンゼン化合物Ｅとの気相成長反応により上記多孔質層を形成するステップと、を含む。
例えば、上記ステップ１０２で上記多孔質層の形成過程は、防腐処理した後、化合物Ｃと化合物Ｅとを供給し続けながら、窒素ガス／水素ガス及び／又はアンモニアガスを導入しながら、酸素ガスを導入し、酸素ガスは、頻度１０～６００ｓで間欠的に導入され、つまり、１０～６００ｓおきに酸素ガスを一回導入し、酸素ガスの反応時間は１０～６００ｓであり、反応終了後、化合物Ｃと化合物Ｅとの供給を停止し、上記多孔質層を形成することができる。
特に、上記ステップ１０２では、ステップ１０１３である上記基体を上記反応チャンバー内で運動し続けることを含んでもよい。つまり、動的条件下で上記多孔質層を形成する。
特に、反応性ガスである窒素ガス／水素ガス及び／又はアンモニアガスは、窒素含有ナノコート層を成長させるために添加されるものであり、ナノコート層の窒素含有量は、混合単量体の窒素含有量と混合ガスの窒素ガス／水素ガス及び／又はアンモニアガスの窒素含有量とにより確認される。Ｏ2の流量はナノコート層の酸素含有量に影響する要因の一つである。
上記低誘電率膜を形成する際に、シリコーンナノ薄膜と上記シリコーン／酸素ガスの成長を交互に行い、シリコーン層を形成した後に、酸素ガスを間欠的に導入し、シリコーン層の炭化水素部分が酸素ガスと反応して不規則粗面を形成し、次いで表面にＳｉＯＣＮＨを成長し、高い比表面積を有する大細孔の形成に寄与し、しかも、交互構造は、上記低誘電率膜と基体との付着力の増強を寄与する。
上記ステップ１０３では、アリールフルオロシランＤの気相成長により上記フッ素含有層が形成される。基本的に、上記ステップ１０３の上記フッ素含有層の形成過程は、
１０３１：不活性ガスを導入するステップと、
１０３２：アリールフルオロシランＤを供給するステップと
１０３３：所定の電力で、アリールフルオロシランＤの気相成長反応により上記フッ素含有層を形成するステップと、を含む。
例えば、上記ステップ１０３での上記フッ素含有層の形成過程は、上記多孔質層を形成した後に、不活性ガスを導入し、窒素ガス／水素ガス及び／又はアンモニアガスの導入を停止し、同時に化合物Ｄを供給し、プラズマの電力を３０～１５０Ｗに調整し、プラズマ重合反応を続け、１０～６０ｍｉｎ気相成長した後にサンプルを取り出し、目的の多機能ナノコート層である上記低誘電率膜が得られることができる。
特に、上記ステップ１０３では、上記ステップ１０２の後に、つまり、上記多孔質層を形成した後に、上記フッ素含有層が形成され、言いかえれば、上記フッ素含有層を上記多孔質層の表面に付着させることにより、上記低誘電率膜の疎水性が大幅に増強される。
特に、上記ステップ１０３では、ステップ１０１３である上記基体を上記反応チャンバー内で運動し続けることを含んでもよい。つまり、動的条件下で上記フッ素含有層を形成する。
上記ステップ１０３の後に、高温焼鈍ステップを含んでもよい。特に、本発明のある実施態様では、細孔構造を形成する際に、ノルボルナジエン又はα－テルピネンなどの細孔形成剤を使用するので後に細孔形成剤を除去する操作が必要ではないため、必ずしも高温焼鈍処理をする必要があるのではない。
さらに、本発明の幾つかの実施態様では、上記反応チャンバーである蒸着チャンバーの体積は、１０Ｌ～２０００Ｌであり、蒸着膜への要求、蒸着チャンバーの体積の大きさ、プロセスパラメーターにより調整できる。プラズマによる蒸着の電力の範囲は０．０１Ｗ～５００Ｗであり、蒸着時間は３０ｓ～７２００ｓであり、気化温度は３０℃～１００℃であり、チャンバー温度は２０℃～１００℃であり、各単量体の流量は、ぞれぞれ、０～１０００ｓｃｃｍを選択できる。酸素ガス及び／又はＮ2／Ｈ2、ＮＨ3、炭化水素有機化合物の流量は１～２００ｓｃｃｍに設定し、供給する頻度の選択可能な範囲は、１０秒１回～５００秒１回である。
以下、具体的な実施例を例示して説明する。
実施例１
きれいなＰＣＢ基板１枚を採用し、プラズマ強化化学気相成長反応装置であるプラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、気化温度９５℃、チャンバー温度は室温であり、Ｈｅ雰囲気下、Ｈｅ流量は１０ｓｃｃｍであり、反応ガスＡ及びＢを導入し、反応ガスＡ及びＢは、それぞれビニルオキシラン及びトリメチルビニルシランであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。下地層の成長が完了した後、単量体であるビニルオキシラン及びトリメチルビニルシランの供給を停止し、Ｈｅを導入し続けながら、Ｎ2を流量５ｓｃｃｍで導入し、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれヘキサメチルジシロキサン及び単量体であるシクロヘキサンであり、流量がぞれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。Ｏ2を導入頻度３００秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、Ｏ2の流量は１０ｓｃｃｍであり、蒸着終了後、Ｏ2、Ｎ2 の導入を停止し、反応物Ｄであるパーフルオロオクチルジクロロフェニルシランを供給し、他のパラメーターは改変されなく、蒸着完了後、気体の圧力を常圧に上昇させ、サンプルを取り出して、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られ、つまり、基体に上記低誘電率膜を形成すした。
実施例２
きれいなＰＣＢ基板１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、気化温度９５℃、チャンバー温度は室温であり、Ｈｅ雰囲気下、Ｈｅ流量は１０ｓｃｃｍであり、反応物Ａ及びＢを導入し、反応物Ａ及びＢは、それぞれビニルオキシラン及びトリメトキシビニルシランであり、流量がぞれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。下地層の成長が完了した後、反応物であるビニルオキシラン及びトリメトキシビニルシランの供給を停止し、Ｈｅを導入し続けながら、Ｎ2を導入し、Ｎ2の流量は５ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥはそれぞれトリス－（トリメトキシシリル）フェニルシラン及びシクロブタンであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。Ｏ2を導入頻度３００秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、Ｏ2の流量は１０ｓｃｃｍであり、蒸着終了後、Ｏ2、Ｎ2の導入を停止し、反応物Ｄであるパーフルオロオクチルジエトキシフェニルシランを供給し、他のパラメーターは改変されなく、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例３
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、気化温度９５℃、チャンバー温度は室温であり、Ｈｅ雰囲気下、Ｈｅ流量１０ｓｃｃｍ、反応物Ａ及びＢを供給し、反応物Ａ及びＢは、それぞれアリルグリシジルエーテル及びトリメチルビニルシランであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。下地層の成長が完了した後、反応物アリルグリシジルエーテル及びトリメチルビニルシランの供給を停止し、Ｈｅを導入し続けながら、ＮＨ3を導入し、ＮＨ3の流量は１００ｓｃｃｍであり、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれトリス－（トリエトキシシリル）フェニルシラン及びトルエンであり、流量がそれぞれ１００ｓｃｃｍ及び１００ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、蒸着終了後、Ｏ2及びＮＨ3の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジクロロシランを供給し、電力は５０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、Ｏ2の流量は５０ｓｃｃｍであり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例４
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力１００Ｗ、蒸着時間１８００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃で、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量１０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢは、それぞれ２，３－エポキシプロピルジメチルビニルシラン及びジメチルメトキシビニルシランであり、流量がそれぞれ８０ｓｃｃｍ及び１２０ｓｃｃｍである。下地層の成長が完了した後に、反応物２，３－エポキシプロピルジメチルビニルシランおよびジメチルメトキシビニルシランの導入を停止し、Ａｒを導入し続けながら、反応物ＣおよびＥを導入し、反応物ＣおよびＥは、それぞれトリス－（トリエチルシリル）フェニルシラン及びシクロヘキサンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は５０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は２５℃であり、Ｏ2の流量は３０ｓｃｃｍであり、蒸着終了後、Ｏ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は５０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が終了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例５
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃で、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒの流量２０ｓｃｃｍで、反応物Ａ及びＢを導入し、反応物Ａ及びＢは、それぞれ２，３－エポキシプロピルジメチルビニルシラン及びトリメチルビニルシランであり、流量がそれぞれ８０ｓｃｃｍ及び１２０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジメチルビニルシラン及びトリメチルビニルシランの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれトリス－（トリエチルシリル）フェニルシラン及びパラキシレンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１２０秒１回で間欠的に導入、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は８０ｓｃｃｍであり、蒸着終了後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例６
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢはそれぞれ２，３－エポキシプロピルジメチルビニルシラン及び４－スチリル（トリメトキシシロキシ）シランであり、流量がそれぞれ８０ｓｃｃｍ及び１２０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジメチルビニルシラン及び４－スチリル（トリメトキシシロキシ）シランの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥはそれぞれトリス－（トリエチルシリル）フェニルシラン及びシクロペンタンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１００秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は２０ｓｃｃｍであり、蒸着時間が完了した後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロブチルエチルペンタフルオロフェニルジクロロシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例７
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢはそれぞれ２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンであり、流量がそれぞれ１５０ｓｃｃｍ及び５０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥはそれぞれトリフルオロプロピルメチルシクロトリシロキサン及びベンゼンであり、流量がそれぞれ５０ｓｃｃｍ及び１５０ｓｃｃｍである。Ｏ2を導入頻度６００秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は６０ｓｃｃｍであり、蒸着時間が完了した後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロブチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は３６００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例８
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢはそれぞれ２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンであり、流量がそれぞれ１５０ｓｃｃｍ及び５０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジクロロビニルシランとテトラメチルテトラビニルシクロテトラシロキサンの供給を停止し、Ａｒを導入し続けながら、Ｎ2、Ｈ2を導入し、Ｎ2及びＨ2の流量はそれぞれ３０ｓｃｃｍ及び９０ｓｃｃｍであり、反応物Ｃ及びＥを導入し、反応物Ｃ及びＥは、それぞれトリス－（トリエチルシリル）フェニルシラン及びシクロヘキサンであり、流量がそれぞれ２０ｓｃｃｍ及び１８０ｓｃｃｍである。Ｏ2を導入頻度１８０秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、Ｏ2の流量は３０ｓｃｃｍであり、蒸着時間が完了した後、Ｏ2、Ｎ2及びＨ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１２０ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、最後に、４５０℃で９０ｍｉｎ焼鈍処理し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例９
きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、プログラムにより各パラメーターを設定し、電力８０Ｗ、蒸着時間３６００ｓ、圧力８０ｍＴｏｒｒ、気化温度９５℃、チャンバー温度は室温であり、Ａｒ雰囲気下、Ａｒ流量２０ｓｃｃｍで、反応物Ａ及びＢを供給し、反応物Ａ及びＢは、それぞれ２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンであり、流量がそれぞれ１５０ｓｃｃｍ及び５０ｓｃｃｍである。下地層の成長が完了した後、反応物である２，３－エポキシプロピルジクロロビニルシラン及びテトラメチルテトラビニルシクロテトラシロキサンの供給を停止し、Ａｒを導入し続けながら、反応物Ｃ及びＥを供給し、反応物Ｃ及びＥは、それぞれヘキサメチルジシラザン及びとシクロペンタンであり、流量がそれぞれ５０ｓｃｃｍ及び１５０ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、Ｏ2の流量は２０ｓｃｃｍであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、蒸着終了後、Ｏ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
実施例１０
実施例９と比較しては、上記防食層を作製していない。きれいなＰＣＢ１枚を採用し、プラズマ蒸着装置の冶具に置いて、Ａｒを導入し、反応物Ｃ及びＥを直接供給し、反応物Ｃ及びＥは、それぞれヘキサメチルジシラザン及びシクロペンタンであり、流量がそれぞれ１００ｓｃｃｍ及び１５０ｓｃｃｍである。Ｏ2を導入頻度１５０秒１回で間欠的に導入し、電力は９０Ｗに改変され、蒸着時間は３６００ｓであり、Ｏ2の流量は２０ｓｃｃｍであり、気化温度は１１０℃であり、チャンバー温度は５０℃であり、蒸着終了後、Ｏ2の導入を停止し、反応物Ｄであるパーフルオロオクチルエチルペンタフルオロフェニルジメトキシシランを供給し、電力は８０Ｗに改変され、蒸着時間は１８００ｓに改変され、圧力は１００ｍＴｏｒｒであり、気化温度は１１０℃であり、チャンバー温度は３０℃であり、蒸着が完了した後、気体圧力を常圧に上昇させ、サンプルを取り出し、本発明に係る多孔質構造を有する低誘電率ナノコート層が得られた。
さらに、上記実施例でのパラメーターを検出した。
ナノコート層の厚さは、米国Ｆｉｌｍｅｔｒｉｃｓ Ｆ２０－ＵＶ－膜厚計を使用して検出した。ナノコート層の水接触角は、ＧＢ／Ｔ ３０４４７－２０１３規格に従って測定された。
誘電率は、ＧＢ／Ｔ １４０９－２００６で電気絶縁材料が電力周波数、可聴周波数、高周波数（ミリ波長を含む。）で誘電率及び誘電損失係数を測定するための推奨方法に従って検出された。
耐塩水噴霧性は、ＧＢ／Ｔ ２４２３．１８－２０００に記載の電気電子製品環境試験方法に従って測定された。
ナノコート層のヤング率は、ＪＢ／Ｔ １２７２１－２０１６に記載の固体材料のｉｎ ｓｉｔｕナノデンテーション／スクラッチテスターの技術仕様にしたがって測定された。
図面：実施例１～１０の各性能パラメーター
表一
Figure 2022532755000007


実施例１０、腐食点が出た
当業者は、上記説明及び図面に示される本発明の実施例は単なる例であり、本発明を限定するものではないことを理解すべきである。本発明の目的は、既に完全かつ効果的に達成された。本発明の機能及び構造原理も実施例に示され、説明されており、上記原理から逸脱することなく、本発明の実施形態には任意の変更又は修正があることができる。

Claims (91)

  1. エポキシアルカン、シリコーン化合物及びフッ素含有シロキサン化合物を原材料として、プラズマ強化化学気相成長法により基体の表面に形成された、低誘電率膜。
  2. 不飽和二重結合を含むエポキシアルカン化合物Ａと、不飽和二重結合のシロキサン及びシランからなる群より選ばれる１種又は複数種の化合物Ｂとのプラズマ強化化学気相成長により基体の表面に形成された防食層を含む、請求項１に記載の低誘電率膜。
  3. オルガノシラン及びオルガノシロキサンの１種又は２種を含む化合物Ｃと、アルカン化合物及びベンゼン化合物からなる群より選ばれる１種又は２種の化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層を含む、請求項１に記載の低誘電率膜。
  4. シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層を含む、請求項１に記載の低誘電率膜。
  5. シリコーン化合物を含む化合物Ｃと、アルカン化合物を含む化合物Ｅとのプラズマ強化化学気相法成長により形成された多孔質層を含む、請求項１に記載の低誘電率膜。
  6. シリコーン化合物を含む化合物Ｃと、ベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相法成長により形成された多孔質層を含む、請求項１に記載の低誘電率膜。
  7. 前記化合物Ｃがオルガノシロキサンである、請求項４～６のいずれか１項に記載の低誘電率膜。
  8. 前記化合物Ｃがオルガノシランである、請求項４～６のいずれか１項に記載の低誘電率膜。
  9. アリールフルオロシランＤのプラズマ強化化学気相成長により形成されたフッ素含有層を含む、請求項１に記載の低誘電率膜。
  10. 下地層がビニルエポキシ化合物とビニルシリコーン化合物とのプラズマ強化化学気相成長により基体の表面に形成された、請求項１に記載の低誘電率膜。
  11. 前記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種である、請求項２に記載の低誘電率膜。
  12. 前記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種である、請求項２に記載の低誘電率膜。
  13. 前記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシラン）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる１種又は複数種である、請求項３～６のいずれか１項に記載の低誘電率膜。
  14. 前記化合物Ｅが、シクロブタン、シクロペンタン、シクロヘキサンからなる群より選ばれる１種又は複数種である、請求項３、４又は５に記載の低誘電率膜。
  15. 前記化合物Ｅが、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種である、請求項３、４又は６に記載の低誘電率膜。
  16. 前記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種である、請求項９に記載の低誘電率膜。
  17. 気相成長過程でＨｅ、Ａｒからなる群より選ばれる１種又は複数種である補助ガスを導入して反応させる、請求項１～６のいずれか１項に記載の低誘電率膜。
  18. 気相成長過程で窒素ガスと、水素ガス、アンモニアガス、酸素ガス、及び炭化水素有機化合物からなる群より選ばれる１種又は複数種との組み合わせである補助ガスを導入して反応させる、請求項１～６のいずれか１項に記載の低誘電率膜。
  19. 前記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７からなる群より選ばれる、請求項１～６のいずれか１項に記載の低誘電率膜。
  20. 前記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａからなる群より選ばれる、請求項１～６のいずれか１項に記載の低誘電率膜。
  21. 前記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°からなる群より選ばれる、請求項１～６のいずれか１項に記載の低誘電率膜。
  22. 前記低誘電率膜の厚さの範囲が１０～２０００ｎｍである、請求項１～６のいずれか１項に記載の低誘電率膜。
  23. シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層と、
    アリールフルオロシランＤのプラズマ強化化学気相成長により形成されたフッ素含有層と、を含む低誘電率膜。
  24. 前記多孔質層が基体の表面に直接成長され、前記フッ素含有層が多孔質層表面に成長された、請求項２３に記載の低誘電率膜。
  25. 不飽和二重結合を含むエポキシアルカン化合物Ａと、不飽和二重結合のシロキサン及び不飽和二重結合のシラン化合物からなる群より選ばれる１種又は複数種の化合物Ｂとのプラズマ強化化学気相成長により基体の表面に形成された防食層を含み、前記多孔質層が前記防食層に成長された、請求項２３に記載の低誘電率膜。
  26. 前記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種である、請求項２５に記載の低誘電率膜。
  27. 前記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種である、請求項２５に記載の低誘電率膜。
  28. 前記化合物Ｃがオルガノシロキサンを含む、請求項２３に記載の低誘電率膜。
  29. 前記化合物Ｃがオルガノシランを含む、請求項２３に記載の低誘電率膜。
  30. 前記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる１種又は複数種である、請求項２３に記載の低誘電率膜。
  31. 前記化合物Ｅが、シクロブタン、シクロペンタン、シクロヘキサン、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種である、請求項２３に記載の低誘電率膜。
  32. 前記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種である、請求項２３に記載の低誘電率膜。
  33. 気相成長過程でＨｅ、Ａｒからなる群より選ばれる１種又は複数種である補助ガスを導入して反応させる、請求項２３～３２のいずれか１項に記載の低誘電率膜。
  34. 気相成長過程で窒素ガスと、水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物からなる群より選ばれる１種又は複数種との組み合わせである補助ガスを導入して反応させる、請求項２３～３２のいずれか１項に記載の低誘電率膜。
  35. 前記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７からなる群より選ばれる、請求項２３～３２のいずれか１項に記載の低誘電率膜。
  36. 前記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａからなる群より選ばれる、請求項２３～３２のいずれか１項に記載の低誘電率膜。
  37. 前記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°からなる群より選ばれる、請求項２３～３２のいずれか１項に記載の低誘電率膜。
  38. 前記低誘電率膜の厚さの範囲が１０～２０００ｎｍである、請求項２３～３２のいずれか１項に記載の低誘電率膜。
  39. シリコーン化合物を含む化合物Ｃとベンゼン化合物を含む化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層と、
    アリールフルオロシランＤのプラズマ強化化学気相成長により形成されたフッ素含有層と、を含む低誘電率膜。
  40. 前記多孔質層が基体の表面に直接成長され、前記フッ素含有層が多孔質層表面に成長される、請求項３９に記載の低誘電率膜。
  41. 不飽和二重結合を含むエポキシアルカン化合物Ａと、不飽和二重結合のシロキサン及び不飽和二重結合のシラン化合物からなる群より選ばれる１種又は複数種の化合物Ｂとのプラズマ強化化学気相成長により基体の表面に形成された防食層を含み、前記多孔質層が前記防食層に成長された、請求項３９に記載の低誘電率膜。
  42. 前記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種である、請求項４１に記載の低誘電率膜。
  43. 前記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種である、請求項４１に記載の低誘電率膜。
  44. 前記化合物Ｃがオルガノシロキサン含む、請求項３９に記載の低誘電率膜。
  45. 前記化合物Ｃがオルガノシラン含む、請求項３９に記載の低誘電率膜。
  46. 前記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる１種又は複数種である、請求項３９に記載の低誘電率膜。
  47. 前記化合物Ｅが、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種である、請求項３９に記載の低誘電率膜。
  48. 前記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種である、請求項３９に記載の低誘電率膜。
  49. 気相成長過程でＨｅ、Ａｒからなる群より選ばれる１種又は複数種である補助ガスを導入して反応させる、請求項３９～４８のいずれか１項に記載の低誘電率膜。
  50. 気相成長過程で窒素ガスと、水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物とからなる群より選ばれる１種又は複数種との組み合わせである補助ガスを導入して反応させる、請求項３９～４８のいずれか１項に記載の低誘電率膜。
  51. 前記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７からなる群より選ばれる、請求項３９～４８のいずれか１項に記載の低誘電率膜。
  52. 前記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａからなる群より選ばれる、請求項３９～４８のいずれか１項に記載の低誘電率膜。
  53. 前記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°からなる群より選ばれる、請求項３９～４８のいずれか１項に記載の低誘電率膜。
  54. 前記低誘電率膜の厚さの範囲が１０～２０００ｎｍである、請求項３９～４８のいずれか１項に記載の低誘電率膜。
  55. シリコーン化合物を含む化合物Ｃとアルカン化合物を含む化合物Ｅとのプラズマ強化化学気相成長により形成された多孔質層と、
    アリールフルオロシランＤのプラズマ強化化学気相成長により形成されたフッ素含有層と、を含む低誘電率膜。
  56. 前記多孔質層が基体の表面に直接成長され、前記フッ素含有層が多孔質層表面に成長された、請求項５５に記載の低誘電率膜。
  57. 不飽和二重結合含むエポキシアルカン化合物Ａと、不飽和二重結合のシロキサン及び不飽和二重結合のシラン化合物からなる群より選ばれる１種又は複数種の化合物Ｂとのプラズマ強化化学気相成長により基体の表面に形成された防食層を含み、前記多孔質層が前記防食層に成長された、請求項５５に記載の低誘電率膜。
  58. 前記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種である、請求項５７に記載の低誘電率膜。
  59. 前記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種である、請求項５７に記載の低誘電率膜。
  60. 前記化合物Ｃがオルガノシロキサンを含む、請求項５５に記載の低誘電率膜。
  61. 前記化合物Ｃがオルガノシランを含む、請求項５５に記載の低誘電率膜。
  62. 前記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる１種又は複数種である、請求項５５に記載の低誘電率膜。
  63. 前記化合物Ｅが、シクロブタン、シクロペンタン、シクロヘキサンからなる群より選ばれる１種又は複数種である、請求項５５に記載の低誘電率膜。
  64. 前記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種である、請求項５５に記載の低誘電率膜。
  65. 気相成長過程でＨｅ、Ａｒからなる群より選ばれる１種又は複数種である補助ガスを導入して反応させる、請求項５５～６４のいずれか１項に記載の低誘電率膜。
  66. 気相成長過程で窒素ガスと、水素ガス、アンモニアガス、酸素ガス、炭化水素有機化合物とからなる群より選ばれる１種又は複数種との組み合わせである補助ガスを導入して反応させる、請求項５５～６４のいずれか１項に記載の低誘電率膜。
  67. 前記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７からなる群より選ばれる、請求項５５～６４のいずれか１項に記載の低誘電率膜。
  68. 前記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａからなる群より選ばれる、請求項５５～６４のいずれか１項に記載の低誘電率膜。
  69. 前記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°からなる群より選ばれる、請求項５５～６４のいずれか１項に記載の低誘電率膜。
  70. 前記低誘電率膜の厚さの範囲が１０～２０００ｎｍである、請求項５５～６４のいずれか１項に記載の低誘電率膜。
  71. （Ａ）基体の表面に防食層を気相成長させるステップと、
    （Ｂ）多孔質層を気相成長させるステップと、
    を含む低誘電率膜の製造方法。
  72. 前記ステップ（Ａ）が、
    （Ａ１）ビニルエポキシアルカン化合物Ａとビニルシリコーン化合物Ｂとを反応装置のチャンバーに供給することと、
    （Ａ２）不活性ガスを反応装置のチャンバーに導入することと、
    （Ａ３）所定の電力で、前記化合物Ａと化合物Ｂとを前記基体の表面に反応させて成長させることにより前記防食層を形成することと、を含む、請求項７１に記載の低誘電率膜の製造方法。
  73. 前記ステップ（Ｂ）が、
    （Ｂ１）シリコーン化合物を含む化合物Ｃと、アルカン化合物及びベンゼン化合物を含む化合物Ｅとを供給することと、
    （Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
    （Ｂ３）酸素ガスを導入することと、
    （Ｂ４）所定の電力で、前記化合物Ｃと前記化合物Ｅとの気相成長反応により前記多孔質層を形成することと、を含む、請求項７１に記載の低誘電率の製造方法。
  74. 前記ステップ（Ｂ）が、
    （Ｂ１）シリコーン化合物を含む化合物Ｃとアルカン化合物含む化合物Ｅとを供給することと、
    （Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
    （Ｂ３）酸素ガスを導入することと、
    （Ｂ４）所定の電力で、前記化合物Ｃと前記化合物Ｅとの気相成長反応により前記多孔質層を形成することを含む、請求項７１に記載の低誘電率の製造方法。
  75. 前記ステップ（Ｂ）が、
    （Ｂ１）シリコーン化合物を含む化合物Ｃとベンゼン化合物を含む化合物Ｅとを供給することと、
    （Ｂ２）窒素ガスと、水素ガス及びアンモニアガスからなる群より選ばれる１種又は複数種との組み合わせであるガスを導入することと、
    （Ｂ３）酸素ガスを導入することと、
    （Ｂ４）所定の電力で、前記化合物Ｃと前記化合物Ｅとの気相成長反応により前記多孔質層形成することを含む、請求項７１に記載の低誘電率の製造方法。
  76. 前記化合物Ｃがオルガノシロキサンを含む、請求項７３～７５のいずれか１項に記載の低誘電率の製造方法。
  77. 前記化合物Ｃがオルガノシランを含む、請求項７３～７５のいずれか１項に記載の低誘電率の製造方法。
  78. 酸素ガスを導入する手段がパッチ式導入である、請求項７３～７５のいずれか１項に記載の低誘電率膜製造方法。
  79. フッ素含有層を前記多孔質層に気相成長させるステップ（Ｃ）をさらに含む、請求項７１に記載の低誘電率膜製造方法。
  80. 前記ステップ（Ｃ）が、
    （Ｃ１）不活性ガスを導入することと、
    （Ｃ２）アリールフルオロシランＤを供給することと、
    （Ｃ３）所定の電力で、アリールフルオロシランＤの気相成長反応により前記フッ素含有層を形成することを含む、請求項７９に記載の低誘電率膜製造方法。
  81. 前記基体の表面を洗浄処理するステップをさらに含む、請求項７１に記載の低誘電率の製造方法。
  82. 前記基体をチャンバーにて動かすように回転させるステップをさらに含む、請求項７１に記載の低誘電率膜の製造方法。
  83. 前記化合物Ａが、ビニルオキシラン、メタクリル酸グリシジル、アリルグリシジルエーテル、１，２－エポキシ－４－ビニルシクロヘキサン、２，３－エポキシプロピルジメチルビニルシラン、２，３－エポキシプロピルジクロロビニルシランからなる群より選ばれる１種又は複数種である、請求項７２に記載の低誘電率膜の製造方法。
  84. 前記化合物Ｂが、アリルトリメトキシシラン、ビニルトリエトキシシラン、トリメチルビニルシラン、３－ブテニルトリメチルシラン、ビニルトリブチルケトキシムシラン、テトラメチルジビニルジシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、１，２，２－トリフルオロビニルトリフェニルシラン、ジメチルメトキシビニルシラン、４－スチリル（トリメトキシシロキシ）シランからなる群より選ばれる１種又は複数種である、請求項７２に記載の低誘電率膜の製造方法。
  85. 前記化合物Ｃが、γ－グリシジルエーテルオキシプロピルトリメトキシシラン；Ｄ４Ｈシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、トリス－（トリメトキシシリル）フェニルシラン、ｔｅｒｔ－ブチルジメチルクロロシラン、フェニルエチニルトリメチルシラン、ビフェニルビニルトリメチルシラン、オクタフェニルシクロテトラシロキサン、トリフェニルヒドロキシシラン、トリフルオロプロピルメチルシクロトリシロキサン、２，２，４，４－テトラメチル－６，６，８，８－テトラフェニルシクロテトラシロキサン、テトラメチルテトラビニルシクロテトラシロキサン、３－グリシジルエーテルオキシプロピルトリエトキシシラン、テトラメチルジビニルジシロキサン、テトラエチルジシロキサン、ヘキサメチルジシロキサン、トリス（トリメチルシロキシ）フェニルシラン、トリメチルフェニルシラン、ヘキサメチルジシラザン、アリルトリフェニルシラン、フェニルトリクロロシラン、フェニルトリフルオロシラン、フェニルトリエトキシシラン、フェニルトリメチルオキシシラン、メチルフェニルジメトキシシラン、ジメトキシメチルフェニルシラン、１，３－ジクロロテトラフェニルジシロキサン、フェニルビニルトリメチルシラン、ナフチルビニルトリメチルシラン、ジフェニルジヒドロキシシラン、オクタメチルシクロテトラシロキサン、ヘキサフェニルシクロトリシロキサン、デカメチルシクロペンタシロキサン、フェニルトリクロロシラン、メチルフェニルジクロロシラン、フェニルジメチルクロロシラン、メチルフェニルシクロトリシロキサン、トリメトキシメチルシラン、トリフルオロプロピルメチルシクロトリシロキサン、トリス－（トリエトキシシリル）フェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、トリス－（トリエチルシリル）フェニルシランからなる群より選ばれる１種又は複数種である、請求項７３～７５のいずれか１項に記載の低誘電率膜の製造方法。
  86. 前記化合物Ｅが、シクロブタン、シクロペンタン、シクロヘキサン、ベンゼン、トルエン、パラキシレンからなる群より選ばれる１種又は複数種である、請求項７３～７５のいずれか１項に記載の低誘電率膜の製造方法。
  87. 前記化合物Ｄが、ペンタフルオロフェニルトリエトキシシラン、ペンタフルオロフェニルトリメトキシシラン、ペンタフルオロフェニルトリクロロシラン、ペンタフルオロフェニルジメチルクロロシラン、パーフルオロオクチルエチルペンタフルオロフェニルジクロロシラン、ペンタフルオロジクロロフェニルパーフルオロヘキシルエチルシラン、パーフルオロオクチルジクロロフェニルシラン、パーフルオロオクチルジエトキシフェニルシラン、パーフルオロオクチルエチルペンタフルオロフェニルジメトキシシラン、パーフルオロブチルエチルペンタフルオロフェニルジクロロシラン、パーフルオロブチルエチルペンタフルオロフェニルジメトキシシランからなる群より選ばれる１種又は複数種である、請求項７３～７５のいずれか１項に記載の低誘電率膜の製造方法。
  88. 前記低誘電率膜の誘電率値の範囲が、２．１～２．２、２．２～２．３、２．４～２．５、２．５～２．６又は２．６～２．７からなる群より選ばれる、請求項７１～７５のいずれか１項に記載の低誘電率膜の製造方法。
  89. 前記低誘電率膜のヤング率の範囲が、１０～１１ＧＰａ、１１～１２ＧＰａ、１２～１３ＧＰａ、２３～２４ＧＰａ、２６～２７ＧＰａ、２７～２８ＧＰａ、２９～３０ＧＰａ、３１～３２ＧＰａ又は３３～３４ＧＰａからなる群より選ばれる、請求項７１～７５のいずれか１項に記載の低誘電率膜の製造方法。
  90. 前記低誘電率膜の静的接触角の範囲が、１１０°～１１５°、１１５°～１２０°、１２０°～１２５°、１２５°～１３０°、１３０°～１３５°、１３５°～１４０°、１４０°～１４５°、１４５°～１５０°又は１５０°～１５５°からなる群より選ばれる、請求項７１～７５のいずれか１項に記載の低誘電率膜の製造方法。
  91. 前記低誘電率膜の厚さの範囲が１０～２０００ｎｍである、請求項７１～７５のいずれか１項に記載の低誘電率膜の製造方法。
JP2021568365A 2019-05-17 2020-05-14 低誘電率膜及びその製造方法 Active JP7475371B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910413247.9A CN110158052B (zh) 2019-05-17 2019-05-17 低介电常数膜及其制备方法
CN201910413247.9 2019-05-17
PCT/CN2020/090119 WO2020233480A1 (zh) 2019-05-17 2020-05-14 低介电常数膜及其制备方法

Publications (3)

Publication Number Publication Date
JP2022532755A true JP2022532755A (ja) 2022-07-19
JPWO2020233480A5 JPWO2020233480A5 (ja) 2023-05-16
JP7475371B2 JP7475371B2 (ja) 2024-04-26

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252228A (ja) * 2000-12-19 2002-09-06 Canon Sales Co Inc 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252228A (ja) * 2000-12-19 2002-09-06 Canon Sales Co Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN110158052A (zh) 2019-08-23
TW202043541A (zh) 2020-12-01
CN110158052B (zh) 2021-05-14
KR20220008319A (ko) 2022-01-20
WO2020233480A1 (zh) 2020-11-26
US20220314271A1 (en) 2022-10-06
EP3971320A1 (en) 2022-03-23
EP3971320A4 (en) 2023-11-15
US11904352B2 (en) 2024-02-20
TWI743790B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
JP3515074B2 (ja) 低κ誘電性無機／有機ハイブリッドフィルム及びその製造方法
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
KR100489758B1 (ko) 낮은 유전 상수 물질 및 ｃｖｄ에 의한 처리 방법
KR100440233B1 (ko) 반도체 기판 처리방법
EP1466035B1 (en) Method for depositing inorganic/organic films
EP1123991A2 (en) Low dielectric constant materials and processes
US20020076944A1 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US8921235B2 (en) Controlled air gap formation
JP4881153B2 (ja) 水素化シリコンオキシカーバイド膜の生成方法。
US11904352B2 (en) Low dielectric constant film and preparation method thereof
CN1507015A (zh) 低介电常数材料以及化学气相沉积（cvd）制备方法
CN101671816A (zh) 含Si膜的沉积方法,绝缘体膜,和半导体器件
JP7475371B2 (ja) 低誘電率膜及びその製造方法
KR20200035493A (ko) 알콕시실라사이클릭 또는 아실옥시실라사이클릭 화합물 및 이를 사용하여 막을 증착시키기 위한 방법
CN113802108A (zh) 沉积的方法
JP5270706B2 (ja) 低誘電材料薄膜の製造方法
US9371430B2 (en) Porous film with high hardness and a low dielectric constant and preparation method thereof
KR20230113130A (ko) 플라즈마 중합체 박막 및 이의 제조 방법
CN115896753A (zh) 沉积方法
CN116815161A (zh) 一种使用有机硅前驱体制备硅薄膜的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20230427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240325