TWI234843B - Semiconductor manufacturing device and the manufacturing method for the same - Google Patents

Semiconductor manufacturing device and the manufacturing method for the same Download PDF

Info

Publication number
TWI234843B
TWI234843B TW092128984A TW92128984A TWI234843B TW I234843 B TWI234843 B TW I234843B TW 092128984 A TW092128984 A TW 092128984A TW 92128984 A TW92128984 A TW 92128984A TW I234843 B TWI234843 B TW I234843B
Authority
TW
Taiwan
Prior art keywords
manufacturing
semiconductor device
insulating layer
patent application
scope
Prior art date
Application number
TW092128984A
Other languages
English (en)
Other versions
TW200416937A (en
Inventor
Yoshimi Shioya
Yuhko Nishimoto
Kazuo Maeda
Original Assignee
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Lab Co filed Critical Semiconductor Process Lab Co
Publication of TW200416937A publication Critical patent/TW200416937A/zh
Application granted granted Critical
Publication of TWI234843B publication Critical patent/TWI234843B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

1234843_ί 五、發明說明（υ 【發明所屬之技術領域】 本發明是有關於一種半導體裝置及其製造方法，特別 是關於一種形成覆蓋銅配線之低介電常數之絕緣層或阻障 絕緣‘層之半導體裝置及其製造方法。 【先前技術】 近年來隨著半導體積體電路裝置之高積集度化與高密 度化，資料傳送速度之高速化的需求也隨之攀升。為因應 此需求，具有小的RC延遲時間之低介電常數的絕緣層（以 下均稱為低介電常數絕緣層）則逐漸被使用。 當使用低介電常數絕緣層以作為覆蓋銅配線之層間絕® 緣層時，由於低介電常數絕緣層具有多孔性，容易造成銅 產生擴散、與絕緣性降低等問題。因此，一般常於低介電 常數絕緣層與銅配線間使用可防止銅擴散用之絕緣層（以 下稱為阻障絕緣層）。 低介電常數絕緣層係先使用包括含矽有機化合物與Ν2 0 之成膜氣體的電漿CVD法來成膜，再以02電漿處理等來進行 多孔化。另外，阻障絕緣層係使用包括含石夕有機化合物與 Ν20之成膜氣體的電漿CVD法來形成。或者，形成膜為了提 高對銅擴散之阻障性，利用包括含矽有機化合物與1〇、 進一步添加Ν2與1^[13等之成膜氣體，進行電漿C VD法來形 成。 【發明内容】
2060-5942-PF(Nl).ptd 第5頁 ::234843___ 五、發明說明（2) 低介電常數絕緣層與阻障絕緣層中存在有因包含氮之 成膜氣體所造成膜層中含有氮的問題。以下將對因氮所引 起之問題作詳細地說明。 ‘當對以包含氮之成膜氣體所形成之低介電常數絕緣層 與阻障絕緣層，利用雙重金屬鑲嵌法形成介層窗與配線開 口時，若使用曝光至0. 1 3 m以下之線寬的KrF或ArF用化學 增幅型光阻的話，會造成無法形成所欲之圖案的問題。經 過種種的調查顯示此現象係因低介電常數絕緣層或阻障絕 緣層中的氮被釋放出，而產生過度之光阻架橋反應的緣 故。特別是當不只使用低介電常數絕緣層與阻障絕緣層之 成膜氣體之組成氣體的N2與NH3等、還使用N20的話，則更Θ 易導致此現象。 因此，本發明之目的係提供一種半導體裝置之製造方 法及以該方法所製造之半導體裝置，可分別維持低介電常 數絕緣層與阻障絕緣層之膜層機能，並使形成膜中不含有 氮、或抑制含氮量至不會影響光阻架橋反應之程度。 根據申請專利範圍第1項所述之半導體裝置之製造方 法，包括：利用具有矽氧烷鍵結之含矽有機化合物或具有 CH3基之含矽有機化合物、與H20，將上述H20對上述含矽有 機化合物之流量比設定為4以上，壓力設定為1. 5Torr以 _ 上，以形成成膜氣體之步驟；對上述成膜氣體施加電力以 形成電漿，並使其發生反應，以於基板上形成低介電常數 絕緣層之步驟；形成至少包括He、A r、H2與重氫中其中一 種之處理氣體之步驟；對上述處理氣體施加電力，以形成
2060-5942-PF(Nl).ptd 第6頁 1234843_ 五、發明說明（3) 電漿之步驟；及使上述低介電常數絕緣層接觸上述處理氣 體之電漿之步驟。 申請專利範圍第2項係如申請專利範圍第1項所述之半 導體‘裝置之製造方法，其中對上述成膜氣體施加之電力係 頻率為1MHz以上之電力。 申請專利範圍第3項係如申請專利範圍第1項所述之半 導體裝置之製造方法，其中對上述處理氣體施加之電力係 頻率為未滿1MHz之電力。 申請專利範圍第4項係如申請專利範圍第1項所述之半 導體裝置之製造方法，其中對上述處理氣體施加之電力係 頻率為1MHz以上之電力。 _ 申請專利範圍第5項係如.申請專利範圍第1項所述之半 導體裝置之製造方法，其中將上述處理氣體之壓力設定為 1 · Ο T 〇 r r 以下。 申請專利範圍第6項係如申請專利範圍第1項所述之半 導體裝置之製造方法，其中將上述處理氣體之壓力設定為 0.5Torr 以下。 申請專利範圍第7項係如申請專利範圍第1項所述之半 導體裝置之製造方法，其中於使上述低介電常數絕緣層接 觸上述處理氣體之電漿之步驟中，將上述低介電常數絕緣_ 層加熱至3 7 5 °C以上。 申請專利範圍第8項係如申請專利範圍第1項所述之半 導體裝置之製造方法，其中於使上述低介電常數絕緣層接 觸上述處理氣體之電漿之步驟後，進行去除上述低介電常
2060-5942-PF(Nl).ptd 第7頁 1234843_ 五、發明說明（4) 數絕緣層之表層步驟。 申請專利範圍第9項係如申請專利範圍第8項所述之半 導體裝置之製造方法，其中於去除上述低介電常數絕緣層 之表、後，還包括使上述低介電常數絕緣層不接觸大氣， 於大氣壓或小於大氣壓中將上述低介電常數絕緣層加熱至 3 75 °C以上，與具有CH3基之處理氣體進行接觸之步驟。 申請專利範圍第1 0項係如申請專利範圍第1項所述之 半導體裝置之製造方法，其中將上述成膜氣體之壓力設定 為1.75Torr以上。 申請專利範圍第1 1項係如申請專利範圍第1項所述之 半導體裝置之製造方法，其中於形成上述低介電常數絕緣® 層之步驟中，將上述基板加熱至2 5 °C以上4 0 0 °C以下之溫 度。 根據申請專利範圍第1 2項中所述之一種半導體裝置之 製造方法，包括：利用具有矽氧烷鍵結之含矽有機化合物 或具有CH3基之含矽有機化合物、與H20，將上述H20對上述 含矽有機化合物之流量比設定為4以上，且壓力設定為 1. 5Torr以上，以形成成膜氣體之步驟；對上述成膜氣體 施加電力以形成電漿，並使其發生反應，以於基板上形成 低介電常數絕緣層之步驟；及於氮氣或鈍性氣體之環境 · 下，以4 0 0 °C以上之溫度對上述低介電常數絕緣層進行加 熱處理。 申請專利範圍第1 3項係如申請專利範圍第1 2項所述之 半導體裝置之製造方法，其中對上述成膜氣體施加之電力
2060-5942-PF(Nl).ptd 第8頁 1234843
本j I =專利範圍第1 4項係如申請專利範圍第1 2項所述之 二V to衣置之製造方法，其中對上述低介電常數絕緣層進 係頻率為1 Μ Η Z以上之電力。 加…、處理之步驟後，進行去除上述低介電常數絕緣層之 、，、t i =專利範圍第15項係如申請專利範圍第14項所述之 半V 1置之製造方法，其中於去除上述低介電常數絕緣 f之表層，β’還包括使上述低介電常數絕緣層不接觸大 乳’於大氣壓或小於大氣壓中將上述低介電常數絕緣層加 熱至3 7 5^°以上’與具有CH3基之處理氣體接觸之步驟。 申凊專利範圍第1 6項係如申請專利範圍第9項或第丨5 _ 項，述之半導體裝置之製造方法，其中上述具有“^基之處 理氣體為一曱基甲矽烷（3^13((：[13))、二曱基甲矽烷 (SiH2(CH2)2)、三甲基甲矽烷（SiH(CH3)3)、與四曱矽烷 (SiH(CH3)4)中其中一種之甲矽烷，或者為三甲基甲氧基矽 烷（Si(CH3)3(〇CH3))、二曱基二甲氧基矽烷（Si(CH3)2(〇CH3) 2)、與曱基三甲氧基矽烷（TMS : Si(CH3)(〇CH3)3)中其中一 種之烷氧基矽烷。 申請專利範圍第1 7項係如申請專利範圍第1 2項所述之 半導體裝置之製造方法，其中將上述成膜氣體之壓力設定馨 為1.75Torr以上。 申請專利範圍第1 8項係如申請專利範圍第1 2項所述之 半導體裝置之製造方法，其中於形成上述低介電常數絕緣 層之步驟中’將上述基板加熱至25 X：以上40 0 °C以下之溫
2060-5942-PF(Nl).ptd 第9頁 1234843
五、發明說明（6) 度。 根據申請專利範圍第丨9項所述之半導體裝置之製& 法’包括·利用具有矽氧烧鍵結之含矽有機化合物或具方 CH3基之含石夕有機化合物、與HgO，將上述對上述含/有 機化合物之流1比設定為1 2以上’以形成成膜氣體之+有 驟；對上述基板加熱至25 °C以上400 °C以下之溫度；及" 上述成膜氣體施加電力以形成電毁，使其產生反應，以 上述加熱之基板上形成阻障絕緣層之步驟。 於 申請專利範圍第2 0項係如申請專利範圍第1 9項所迷 半導體裝置之製造方法，其中於上述成膜氣體中添加」$ 化二氮（乂0)、或添加氮氣（I)或氨氣（ΝΑ)、或添加_氧^^ 一氮（N20)與氨氣（NH3)。 申請專利範圍第2 1項係如申請專利範圍第i 9項所述之 半導體裝置之製造方法，其中於形成上述成膜氣體之步驟 中，將上述成膜氣體之壓力設定為未滿1 · 〇T〇rr，且於形 成上述阻障絕緣層之步驟中，隨著對上述基板施加頻率未 滿1 MHz之電力以施加偏壓於上述基板之同時，藉由上述頻 率未滿1MHz之電力來形成上述成膜氣體之電漿，並使其產 生反應，以形成阻障絕緣層。 申請專利範圍第2 2項係如申請專利範圍第1 9項所述之 半導體裝置之製造方法，其中於形成上述成膜氣體之梦驟 中，將上述成膜氣體之壓力設定為l.OTorr以上，而於形 成上述阻障絕緣層之步驟中，對上述基板施加頻率未滿， 1 MHz之電力以施加偏壓於上述基板，且對上述壓力設定為
2060-5942-PF(Nl).ptd 第10頁 1234843 五、發明說明（7) ______ ITorr以上之成膜氣體，至少施加上 力或頻率為1MHz以上之電力中之上、頻率未滿1MHz之電 力，以形成電漿，並使其產生反應^頻率為1MHz以上之電 •根據申請專利範圍第23項之丰遂=形成阻障絕緣層。 包括··利用具有石夕氧烧鍵結之含石夕^=之製造方法， 之含石夕有機化合物、與M，將上_二化 '，入或具有Cl基 合物之流量比設定為丨2以上，以形2 、〇尸述3矽有機化 上述成膜氣體之壓力設定為未滿/〇τ膜氣體之步驟；將 基板加熱至2 0 0 °c以上40 0 t以下之、、/^之步驟；將上述 施加頻率未滿之電力以：f 3驟；隨著對上 =寺將藉由上述頻率未滿1MHz“ = = =基板之， 之電漿，並使复 力以形成上述成膜氣體 成上述成膜氣體之步j將：：成第^緣層之步驟；形 OTorr以上之步 乂 ’ λ 成膜氣體之壓力設定為1
^ ^ ^ ^ ^ ；' ^ ^25 〇c α ^ 40 0 〇C ^ T 對施加偏壓於卜、+、對述基板施加頻率未滿1MHz之電力以 之成膜氣體，至=^板，且對上述壓力設定為1 T〇rr以上 1MHz以上之雷七^施加上述頻率未滿1MHz之電力與頻率A 電漿，並使以上之電力，以形： 層，而形成了勺f反，述苐1絕緣層上形成第2絕緣 申請專利!Γ上述第1與第2絕緣層之阻障絕緣層。· 半導體裝置之第24項係如申請專利範圍第23項所述之 化二氮（N2〇)、=造方法，其中於上述成膜氣體中添加一逢 二氮(M)與力:)氮⑽
2060-5942-PF(Nl).ptd 第11頁 1234843 五、發明說明（8) 申請專利範圍第2 5項係如申請專利範圍第1、1 2、1 9 與23項中任一項所述之半導體裝置之製造方法，其中具有 矽氧烷鍵結之含矽有機化合物係六曱基二矽氧烷（H MDS 0 : (CH353Si-0 -Si(CH3)3)、八甲基環四矽氧烷（OMCTS)、 ch3
I CH3 — Si — Ο — Si — CH3 〇 〇
I CH3 — Si — O — Si — CH3
I I ch3 ch3 八曱基三矽氧烷（OMTS)、 ch3 ch3 ch3
I I I ch3 CH3 — Si —〇—Si —〇-Si —
I I I ch3 ch3 ch3 與四甲基環四矽氧烷（TMCTS)
2060-5942-PF(Nl).ptd 第12頁 1234843 五、發明說明（9) Η Η
I I CH3 — Si — 0 — Si — CH3
I I 〇 〇
I I CH3 — Si — O — Si — CH3
I I
Η H 中之任一種。 申請專利範圍第2 6項係如申請專利範圍第1、1 2、1 9 與23項中任一項所述之半導體裝置之製造方法，其中上述· 含有矽氧烷之含矽有機化合物係六甲基二矽氧烷（H MDS 0 : (CH3)3Si-0-Si(CH3)3)、八曱基環四矽氧烷（0MCTS)、
ch3 CH3 一 Si — Ο — Si — CH3
I I 〇 〇
I I CH3 — Si —〇—Si — CH3
I I
ch3 ch3 八曱基三矽氧烷（OMTS)、
2060-5942-PF(Nl).ptd 第13頁 4 1234843 五、發明說明（10) ch3 ch3 ch3
I I I CH3 — Si —〇一Si ——〇一Si — CH3
I I I ‘ ch3 ch3 ch3 與四曱基環四矽氧烷（TMCTS) Η Η
I I CH3 — Si — O — Si — CH3
I I 〇 〇 CH3 — Si —〇一Si — CH3 ·
I I
Η H 中之任一種、且至少一甲基（CH3)以F置換之化合物。 申請專利範圍第2 7項係如申請專利範圍第1、1 2、1 9 與2 3項中任一項所述之半導體裝置之製造方法，其中上述 具有(：113基之含矽有基化合為一甲基甲矽烷（5][113((：1{3))、二 曱基甲矽烷（SiH2(CH2)2)、三甲基曱矽烷（SiH(CH3)3)、與 四甲矽烷（SiH(CH3)4)中其中一種之甲矽烷，或者為三曱基 甲氧基矽烷（Si (CH3)3(OCH3))、二甲基二曱氧基矽烷 (Si(CH3)2(OCH3)2)、與曱基三甲氧基矽烷（TMS : *
Si(CH3)(OCH3)3)中其中一種之烧氧基石夕烧。 申請專利範圍第28項係如申請專利範圍第1、1 2、1 9 與23項中任一項所述之半導體裝置之製造方法，其中於上
2060-5942-PF(Nl).ptd 第14頁 1234843 j 五、發明說明（11) 述成膜氣體中添加Cx Hy ( X、y為正整數）、Cx Hy Fz或Cx Hy Bz (X、 y為0(但除了x = y = 0)或正整數，z為正整數）。 申請專利範圍第2 9項係如申請專利範圍第2 8項所述之 半導瀹裝置之製造方法，其中上述CxHy為(：2114。 申請專利範圍第3 0項係如申請專利範圍第2 8項所述之 半導體裝置之製造方法，其中上述CxHyFz SC3F8、（:4F8、或 CHF3。 申請專利範圍第3 1項係如申請專利範圍第2 8項所述之 半導體裝置之製造方法，其中上述CxHyBz為匕116。 根據申請專利範圍第32項之半導體裝置之製造方法，0 包括··利用申請專利範圍第1項所述之半導體裝置之製造 方法來形成低介電常數絕緣層之步驟；及利用申請專利範 圍第1 9項所述之半導體裝置之製造方法來形成阻障絕緣層 之步驟。 根據申請專利範圍第3 3項之半導體裝置之製造方法， 包括··利用申請專利範圍第1項所述之半導體裝置之製造 方法來形成低介電常數絕緣層之步驟；及利用申請專利範 圍第2 3項所述之半導體裝置之製造方法來形成阻障絕緣層 之步驟。 申請專利範圍第34項係如申請專利範圍第3 2或第3 3項· 所述之半導體裝置之製造方法，其中於上述形成低介電常 數絕緣層之步驟後，包括使上述低介電常數絕緣層不暴露 於大氣中，以形成上述阻障絕緣層之步驟。 根據申請專利範圍第3 5項之半導體裝置之製造方法，
2060-5942-PF(Nl).ptd 第15頁 1234843 五、發明說明（12) 〜^^ •说磬之製造 =丄利用申請專利範圍第12項戶斤述之爭 圍第二U低介電常數絕緣層之少鄉；：形 :以項所述之半導體裝置之製造方法來 根據申請專利範圍第36項之半導c製 =利用申請專利範圍第12項戶斤述之爭二申請專 圍第二升:成低介電常數絕緣層之少驟；及成陴障絕緣' 2 2 3項所述之半導體裝置之製造方法來形成 之步驟。 w第3 6項I 利範11第：:氏介電常 導體裝置之製造方法，其中於形成 一 ^:::之步驟後，包括使上述低介電常數 、^ ，而形成上述阻障絕緣層之少驟。〆彳、1 2、 19、23請3專2利3圍第38項係如申請專利#以導體装貧 製造方法，乂 35與36項中任一項所配線或電極、 柄械出^、中於上述基板上形成主要之g 係以申請專 ^申睛專利範圍第39項之半導體装寰，’任〆頊所 l之=導體裝置之製造方法所製造。 =I將說明根據本發明之作用。 吨氟體， ，，本發明，由於以!12()取代N來作爲氧化 氟化 形成膜中不令右备。不蚀田>务有氣之其1。鸦 導體裝I Γ裝ί之製造 利範 戶"申？專利範圍第37項係如申請專， w 數二之製造方法，”於形ί絕緣廣不暴露 之 «
故协π ★ q，由於以取代Ν2〇來作 性氣含有I。不使用化等中含有匕r之膜層 別是將h2 0 ;用含义：因”：成相對性《例如4以上 矽有機化合物之流量比設#為1J
206〇.5942.PF(Nl).ptd 第16頁 1234843 五、發明說明（13) 時，更可形成品質佳之膜層。 而隨著H2 0對含矽有機化合物之流量比的增加，相對介 電常數（k )亦隨之增高。為了防止此情形，可於以電漿CVD 法形‘成低介電常數絕緣層時，將成膜氣體之電漿化頻率增 加至1MHz以上，並將氣體壓力增加至1. 5Torr以上，最好 是1. 75 Torr以上。再者，因同樣原因，於成膜時將基板溫 度調低至4 0 0 °C以下。 此時，由於形成膜中含有很多鍵結弱之C-H等鍵，相 對介電常數（k)為2. 6至2.7，比SOD層（Spin On Dielectrics)尚高出許多。因此，於成膜後對形成膜進行φ 電漿處理或回火處理，以排出C - Η等鍵。 於電漿處理中，形成包括至少例如為He、Ar、Η2與重 氫中其中一種之處理氣體。再者，將氣體壓力設定於 1 Τ 〇 r r以下，較佳於0 . 5 Τ 〇 r r以下。然後，對此處理氣體施 加電力以形成電漿。使此處理氣體之電漿與加熱至3 7 5 °C 以上（較佳為4 0 0至4 5 0 °C之範圍）之溫度的低介電常數絕緣 層進行接觸。觀察結果顯示，藉由對至少包含H e、A r、H2 與重氫中其中一種之處理氣體施加電力所生成的電漿，更 可降低形成膜之相對介電常數。特別是對氣體壓力調整至 1 Torr以下之處理氣體施加頻率未滿1MHz之電力以形成電籲 漿，其效果更為顯著。另外，將低介電常數絕緣層升溫至 3 7 5 °C以上係為了使電漿無法排出之形成膜中的水分等可 充分被排出之緣故。 此外，回火處理包括於充滿氮氣或鈍性氣體之環境
2060-5942-PF(Nl).ptd 第17頁 1234843 五、發明說明（14) 中’於4 0 0 °C以上之溫度下對低介電常數絕緣層進行加熱 處理。於氮氣或鈍性氣體之環境中進行回火處理係為了防 止低介電常數絕緣層之氧化的緣故。又於4 〇 〇 以上之溫 度進行回火處理係為了能夠於不使用電漿的情形下使形成 膜中之水分等可充分被排出的緣故。 當結束電毁處理或回火處理時，形成膜表層之密度變 高、且更為緻密，而相對介電常數也隨之增加。另外，形 成膜内部為多孔狀，可能會具有高吸濕性。因此，可利用 NFS等電漿氣體來移除具有高相對介電常數之形成膜之表 層，以降低形成膜之相對介電常數。其後，使可能具有高 吸濕性之形成膜盡量不連續曝露於大氣中，而於大氣壓或 小於大氣壓中加熱至375 °C之狀態下，與具有CH3基之處理 氣體進行接觸，來提高耐濕性。 如此，低介電常數絕緣 電常數’不僅維持良好的耐 將其含氮量抑制至不會對光 度。 層具有2 . 4至2 · 5之低的相對介 濕、性，而且其中不含有氮、或 p且之架橋反應產生影響之程 再者，成膜氣體之組成 於女4也儿人^ β ^ 乂礼體採用具有矽氧烷鍵結之含 矽有機化合物是因為化合物φ 膜直接接收Sl-o鍵，因而可二岳已丨，含有Sl-〇-Sl鍵，形成（ 安定形成膜的緣故。此外，蘇孔產生額外之反應，且可 有機化合物中至少一個CH基:將具有矽氧烷鍵結之含矽 中含F，更可達到低介電常數心置換之化合物’使形成膜 又成膜氣體之組成氣 體中採用具有ch3基之含矽有機化
2060-5942-PF(Nl).ptd
1234843 五、發明說明（15) 合物疋因為當形成膜中含有 終端，而形成空、、 札基蚪，Si以ch3基為 另外，亦;因而可降低介電常數的緣故。 W·…為低介CL常數絕緣層之成膜氣體中添加 X二”〇)或正整數 X "或cxHA(x、y為〇(但除了 緣層與銅阻障絕緣z/正整主數）’#此，當對低介電常數絕 選擇性蝕刻時，# ^自和之結構中之銅阻障絕緣層進行 層之敍刻液的耐電常數絕緣層對銅阻障絕緣 不僅可確保耐蝕列;厂特別是藉由使用Wz«xHA， 到低介電常數化2 而且因形成膜中含有F*B，更可達 與低介電常數：二：：數絕緣層-起使用之銅阻障絕緣層噃 有機化合物iH 同，均使用具有石夕氧烧鍵結之含石夕 異之處係將H2〇 2對且右：1匕性氣體；與低介電常數絕緣層相 比提高至例如為彳;、5夕氣燒鍵結之含石夕有機化合物之流量 下。另外 : 上’將氣體壓力設定為1. OTorr以 中，可將成膜$ ^中之基板溫度設定為20 0至4 0 0 °C。其 定於1MHz以m漿化頻，設定於1MHz以下，亦可設 高，但可上述之成獏條件雖使相對介電常數稍提 之膜層。而且作用增㊣’並形成具有品質優良 再去 也可使鋼阻障絕緣層中不會含氮。 （ 含氮氣體：層之成膜氣體中可添加適當組成之 等，亦可 虱化—氮（N2〇)、氮氣（n2)或氨氣（贿3) 氮。藉此更‘ ί膜中微量添加不會影響光阻架橋反應之 k向防止銅擴散之作用。
4 1234843 五、發明說明（16) 另外，藉由於銅阻障絕緣層之成膜氣體中添加 Cx Hy (X、y 為正整數）、Cx Hy Fz 或 Cx Hy Bz (X、y 為 0 (但除了 x二y = 0)或正整數，z為正整數），可於對低介電常數絕緣層 與銅 >且障絕緣層所層積之結構中之低介電常數絕緣層進行 選擇性蝕刻時，確保銅阻障絕緣層對低介電常數絕緣層之 刻液的对钱刻性。 【實施方式】 請參照圖式，以下將對本發明之實施方式作說明。 (於本發明之實施方式之成膜方法中所使用之電漿 φ CVD/處理裝置之說明） 第1圖繪示於本發明實施方式之半導體裝置之製造方 法中所使用的平行平板型電漿CVD/處理裝置1 0 1之結構剖 面圖 。 電漿CVD /處理裝置1 01為以電漿氣體於基板21上形成 阻障絕緣層與低介電常數絕緣層之處，其包括進行形成膜 之後處理的成膜/處理裝置101A、及具有成膜氣體與處理 氣體之複數氣體供給源的成膜氣體/處理氣體供給裝置 101B。 如第1圖所示，成膜/處理裝置1 0 1 A包括可進行減壓之籲 處理室1，處理室1透過排氣管4與排氣裝置6連接。於排氣 管4之中途設置有開關閥5，以控制處理室1與排氣裝置6間 之導通/非導通。於處理室1中設置有監控處理室1中之壓 力的壓力量測裝置，如未繪示之真空計等。
2060-5942-PF(Nl).ptd 第20頁 1234843
處理室1中還包括一對相對配置之上電極2與下電極 3，上電極2連接可供給頻率為13· 56MHz之高頻電力的高頻 電力供給電源（R F電源）7 ’下電極3連接可供給頻率為 ’ 38 Okliz之低頻電力的低頻電力供給電源8。電源7、8中至 少由高頻電力供給電源7對上電極2提供高頻電力（p hf )、 或疋由低頻電力供給電源8對下電極3提供低頻電力 (PLF) ’以進行成膜氣體等之電漿化。進行成膜氣體等之 電漿化的上電極2、下電極3、與電源7、8即構成電漿形成 裝置。 此外，不僅可對下電極3提供頻率為380kHz之電力， 亦可對其施加頻率為1〇〇〇kMz以上而未滿1MHz之低頻電 力。而且，不僅可對相對於下電極3之上電極2提供頻率為 13· 56MHz之電力，亦可對其施加頻率為…。以上之高頻電 力。再者，雖然第1圖中揭示對上電極2連接高頻電源、對 下電極3連接低頻電源，然而，高頻電力供給電源7並不只 限於連接上電極2，亦可與上電極2或下電極3其中之一作 連接，低頻電力供給電源8也不只限於連接下電極3，與其 他電極作連接時亦可達到本發明之目的。 /、 +上電極2還具有分散成膜氣體等之作用。上電極2上具 有複數之貫穿孔’於與下電極3相對之表面上的貫穿孔開_ 口係作為成膜氣體等之排出口（導入口）。此成膜氣體等之 排出口透過管線9a與成膜氣體/處理氣體供給裝置1〇^相 ，接。另外’必要時可於上電極2上設置未繪示之加熱 杰。於成膜時’藉由預先將上電極2加熱至約1 0 0 °C，以防
1234843 五、發明說明（18) 止由成膜氣體等之反應生成物所形成的粒子附著於上電極 2上之情形。 下電極3還可作為基板21之固定用平台，其包括一加 熱器1 2 ’以對平台上之基板2丨進行加熱。 成膜氣體/處理氣體供給裝置丨〇丨B之成膜氣體供給源 包括供給源、具有矽氧烷鍵結之含矽有機化合物或具有 基之含矽有機化合物之供給源、CxHy、CxHyFz aCxHyBz之 供，源、一氧化二氮（N20)供給源、氨氣（NH3)供給源、及 氮氣（I )供給源等。另外，處理氣體之供給源包括H e、
He-1、Ar-&、H2、重氫之供給源、未繪示之評3供給源、彳 及具有Cl基之處理氣體供給源。其中，具有ch3基之含矽 有機化合物供給源與具有基之處理氣體供給源是共用 的’而第1圖中係以具有CH3基之處理氣體供給源來表示。 此外’氮氣（N2)供給源同時作為成膜氣體供給源與處理氣 體供給源。 這些氣體經由適當之分歧管線9b至9i、及與全部的分 歧管線9b至9i相連接之管線9a注入至成膜/處理裝置ιοί A 中。於分歧管線9b至9i之中途設置有流量調整裝置1 la至 11 h、與用以控制分歧管線9 b至9 i之導通/非導通的開關 1 0 b至1 0 q ;於管線9 a之中途設置有用以進行管線9 a之閉鎖< /導通的開關1 〇 a。另外，第1圖中雖未繪示N F3供給源與管 線，但與上述其他之氣體管線系統是具有相同之結構。 上述電漿CVD/處理裝置1〇1之成膜氣體供給源包括1〇 供給源、具有矽氧烷鍵結之含矽有機化合物或N F3供給源、
2060-5942-PF(Nl).ptd 第22頁 1234843 五、發明說明（19) 具有CH3基之含矽有機化合物供給源、CxHy、CxHyFz 4CxHyBz 之供給源、一氧化二氮（N20)供給源、氨氣（NH3)供給源、 與氮氣（N2)供給源等。此外，處理氣體之供給源包括氮氣 (N2))共給源、H e、H e - H2、A r、A r - H2、H2、N F3 之供給源、 重氫供給源、與具有CH3基之處理氣體供給源。另外，還包 括進行成膜氣體與處理氣體之電漿化的電漿形成裝置2、 3、7、8 ° 藉由上述裝置，可於同一處理室中連續進行由具有低 介電常數之氧化矽所形成之低介電常數絕緣層（Low - k層） 的成膜、將於後續說明之低介電常數絕緣層形成後之電漿φ 處理或回火處理、表層移除處理與耐水性處理、以及由具 有防止銅擴散之阻障功能之氧化矽層或氧化氮矽層所形成 之銅阻障絕緣層。 (本發明實施方式之半導體裝置的製造方法之說明） 接著，將說明根據本發明實施方式之半導體裝置之製 造方法的低介電常數絕緣層與銅阻障絕緣層之形成方法。 低介電常數絕緣層與銅阻障絕緣層除了成膜條件之 外，其他膜層形成之整個步驟皆不相同。亦即，當欲形成 具有良好之对濕性與低介電常數、不含氮或含微量氮之低 介電常數絕緣層（Low-k層）時，如第2(a)圖所示，需要進籲 行成膜步驟、與成膜後之形成膜處理步驟（電漿處理或回 火處理，且必要時需要進行表層移除處理、耐水性處 理）。當欲形成具有良好之防止銅擴散機能、且不含氮或 含微量氮之銅阻障絕緣層時，如第2 (b)圖所示，僅需要進
2060-5942-PF(Nl).ptd 第23頁 1234843 五、發明說明（20) 行基本的成膜步驟即可，、， —~^ 步驟。 亚不需進行成膜後之形成膜處理 •首先，請參照第3圖， 數絕緣層與銅阻障絕緣展 、成膜條件中構成低介電 組成作說明。 成膜氣體，特別是有效之氣體 第3圖為形成低介電常 p 絕緣層用之成膜氣體的各體層(Low — k層）、與銅阻障 之形成膜的表示，具體列舉以下將根據第3圖 成。 、 有效之成膜氣體之組 (i )形成低介電常數锅逆 ⑴、⑴H20/具有石夕氧：;氣:之組成 i 有CH3基之含矽有機化合物-，建、、…矽有機化合物或具 ^CH3(iVi4i ^ ^ ^ ^ ^ ^ ^ 3 土々'石夕有機化合物/CxHy、认匕或匕认 (l 1形成銅阻障絕緣層之成膜氣體之組成 基之含氧烧鍵結…有機化合物或具有叫
基之(含6)石夕二具有石夕氧烧鍵結之含石夕有機化合物或具有叫 土之占石夕有機化合物/cxHy、cxHyFZ或CXHA 10/具有矽氧烷鍵結之含矽有機化合物或具有CH · 基之含碎有機化合物/N20 L) I 〇 /具有石夕氧烧鍵結之含^夕有機化合物或具有c h3 土之含矽有機化合物/CxHy、CxHyFz或CxHyBz/N20 ' (9) 1 〇/具有矽氧烷鍵結之含矽有機化合物或具有CH3
I 2060-5942.PF(Nl).ptd
第24頁 1234843 五、發明說明（21) 基之含石夕有機化合物/ N H3 (10) 40/具有矽氧烷鍵結之含矽有機化人 CH3基之含矽有機化合物/CxHy、CxHyFz或C H B 3物或具有 hi) h2o/具有石夕氧烧鍵結之含石夕右4 ^ 〜 CH3基之含矽有機化合物/n2 合物或具有 (1 2 ) 40/具有矽氧烷鍵結之含矽 CHS基之含矽有機化合物/CxHy、CxHyFz或c匕&物或具有 (1 3 ) H2 0 /具有碎氧烧鍵結之含石夕x ‘ / 5 CH3基之含矽有機化合物/n2〇/NH3 、化3物或具有 (1 4 )札0 /具有矽氧烷鍵結之含 CH3基之含矽有機化合物/Cil 、ΓΗϊ? ^化合物或具有（ 接著’除了對上述之;卜的成膜條Τ:βζ/Μ/νη3 驟進行說明之外，也對採用包括上二千與膜形成之所有步 之所有步驟的理由及：效果進行★兒日述之成膜條件與膜形成 於形成低介電常數絕緣層日士月 有氮，故以Η2〇取代％〇來作為\7 ’由於欲使形成膜中不含 有氮之其他氧化性氣體而採用Τ，曰性氣體。不使用〇2等甲含 較佳之膜層。特別是將4 0斜八2是因為可形成相對性品質 為例如4以上時，更可形成σ I石夕有機化合物之流量比設定 ,而隨著Μ對含石夕有機：合質：之膜5。. 電常數（k )亦隨之增高。為 之流量比的增加，相對 法形成低介電常數9絕1 彖層”時了，防止此情形，可於以電漿CVD 加至1 MHz以上，並將氣體^ 將成膜氣體之電漿化頻率增 是1· 75T〇rr以上。再者収1力增加至1· 5T〇rr以上，最好 同樣原因，於成膜時將基板溫
2060-5942-PF(Nl).ptd 第25頁 1234843 五、發明說明（22) 度調低至4 0 0 °C以下。 此時，由於形成膜中含有很多鍵結弱之C-H等鍵，相 對介電常數（k)為2. 6至2.7，比SOD層（Spin On Dielectrics)尚高出許多。因此，於成膜後對形成膜進行 電漿處理或回火處理，使C - Η等鍵排出，以降低相對介電 常數。 電漿處理包括準備至少包含例如為He、Ar、Η2與重氫 中其中一種之氣體，並將氣體壓力設定於ITorr以下，較 佳係於0. 5Torr以下，來生成處理氣體；之後，對此處理 氣體施加電力以進行電漿化。將低介電常數絕緣層升溫至φ 3 7 5 °C以上之溫度，較佳為4 0 0至4 5 0 °C之範圍内，並使其 與此第1處理氣體之電漿進行接觸。觀察結果顯示，對採 用包含He、Ar、H2與重氫中其中一種之氣體、並調整氣體 壓力至ITorr以下之第1處理氣體，最好施加頻率為1MHz以 上之電力所生成的電漿，更可降低形成膜之相對介電常 數。此時，將低介電常數絕緣層升溫至3 7 5 °C以上係為了 使電漿無法排出之形成膜中的水分等可充分被排出之緣 故。 此外，回火處理包括於充滿氮氣或鈍性氣體（A r、He 等）之環境中，於4 0 0 °C以上之溫度下對低介電常數絕緣層· 進行加熱處理。於氮氣或鈍性氣體之環境中進行回火處理 係為了防止低介電常數絕緣層之氧化的緣故。又於4 0 0 °C 以上進行回火處理係為了能夠於不使用電漿的情形下使形 成膜中之水分等可充分被排出的緣故。
2060-5942-PF(Nl).ptd 第26頁 1234843 五、發明說明（23) 當結束電漿處理或回火處理時，形成膜表層之密度變 高、且更為緻密，而相對介電常數也隨之增加。觀察結果 得知形成膜之表層密度為2g/cm3，屈折率約為1. 6。另 夕卜：形成膜内部為多孔狀，可能會具有高吸濕性。因此， 可利用NF3等電漿氣體來移除具有高相對介電常數之形成膜 之表層，以降低形成膜之相對介電常數。其後，使可能具 有高吸濕性之形成膜盡量不連續曝露於大氣中，而於大氣 壓或小於大氣壓中加熱至3 7 5 °C之狀態下，與具有C H3基之 處理氣體進行接觸，來提高耐濕性。具體地說，將具有CH3 基之處理氣體，例如Η M D S 0之流量設定於5 0 s c c m以上，氣_ 體壓力設定於ITorr以上，進行約1分鐘以上的處理。 如此，低介電常數絕緣層具有2. 4至2. 5之低的相對介 電常數，不僅維持良好的耐濕性，而且其中不含有氮、或 將其含氮量抑制至不會對光阻之架橋反應產生影響之程 度。 再者，成膜氣體之組成氣體係採用具有矽氧烷鍵結之 含矽有機化合物。這是因為化合物中已經含有Si-0-Si 鍵，形成膜直接接收S i - 0鍵，因而可抑制氧產生額外之反 應，且可安定形成膜的緣故。此外，亦可使用將具有矽氧 烷鍵結之含矽有機化合物中至少一個CH3基以F置換之化合< 物。這是因為形成膜中含F更可達到低介電常數的緣故。 另外，亦可於低介電常數絕緣層之成膜氣體中添加 CxHy(x、y 為正整數）、CxHyFz 或CxHyBz(x、y 為0(但除了 x = y二0)或正整數，z為正整數）。如此，當對低介電常數絕
2060-5942-PF(Nl).ptd 第27頁 1234843 五、發明說明（24) 緣層與銅阻障絕緣層所層積之結構中之銅阻障絕緣層進行 選擇性蝕刻時，便可確保低介電常數絕緣層對銅阻障絕緣 層之I虫刻液的而ί I虫刻性。特別是藉由使用Cx Hy Fz或Cx Hy Bz， 不僅、確保耐蝕刻性，而且因形成膜中含有F或B，更可達 到低介電常數化之目的。 此外，與低介電常數絕緣層一起使用之銅阻障絕緣層 亦與低介電常數絕緣層相同，均使用具有矽氧烷鍵結之含 矽有機化合物與4〇作為氧化性氣體；與低介電常數絕緣層 相異之處係將H2 0對具有矽氧烷鍵結之含矽有機化合物之流 量比提高至例如為1 2以上。此時，當施加電力之電漿化頻φ 率未滿1MHz時，將氣體壓力設定為未滿l.OTorr ;而當施 加偏壓電力之電漿化頻率於1MHz以上未滿1MHz時，則設定 為l.OTorr以上。另外，將成膜中之基板溫度設定為200至 4 0 0 °C。上述之成膜條件雖使相對介電常數稍提高，但可 使防止銅擴散之作用增強，並形成具有品質優良之膜層。 而且，也可使銅阻障絕緣層中不會含氮。 或者，若銅阻障絕緣層中含有不會影響光阻架橋反應 的氮的話，可使用適當的成膜氣體中之含氮氣體組成，例 如微量添加適當組成之一氧化二氮（N2 0 )、氮氣（N2)或氨氣 (NH3)等。藉此可提高防止銅擴散之作用。 籲 另外，亦可於銅阻障絕緣層之成膜氣體中添加 CxHy(x、y 為正整數）、CxHyFz 或CxHyBz(x、y 為0(但除了 x = y = 0)或正整數，z為正整數）。如此，可於對低介電常數 絕緣層與銅阻障絕緣層所層積之結構中之低介電常數絕緣
2060-5942-PF(Nl).ptd 第28頁 4 1234843 五、發明說明（25) 層進行選擇性蝕刻時，確保銅阻障絕緣層對低介電常數絕 緣層之餘刻液的財餘刻性。 此外，若於低介電常數絕緣層形成後，於其上形成銅 阻障\絕緣層時，於大氣壓中或小於大氣壓中進行耐水性處 理後，最好不使其連續曝露於大氣中來形成銅阻障絕緣 層。這是為了防止低介電常數絕緣層吸收大氣中的水分， 而造成相對介電常數增高之緣故。 其後，將對本發明所使用之成膜氣體之具有矽氧烷鍵 結之含矽有機化合物或具有CH3基之含矽有機化合物、
CxHy、CxHyFz或CxHyBz、以及成膜後處理所使用之具有CH3基⑩ 之處理氣體作說明。 以下所示之化合物為代表之實施例。 (i ) 具有矽氧烷鍵結之含矽有機化合物 (a) 不含F之化合物 六曱基二矽氧烷（HMDSO : (CH3)3Si-0-Si(CH3)3) 八甲基環四矽氧烷（OMCTS)
CH3 — Si — Ο — Si — CH3
I I 〇 〇
I I CH3 — Si — O — Si — CH3
I I ch3 ch3
2060-5942-PF(Nl).ptd 第29頁 1234843 Λ 五、發明說明（26) 八甲基三矽氧烷（OMTS) ch3 ch3 ch3
I I I . CH3 — Si —〇一Si —〇一Si — CH3
I I I ch3 ch3 ch3 四曱基環四矽氧烷（TMCTS) Η Η
I I CH3 — Si — 0 — Si — CH3
I I ΐ ΐ 丨 CH3 — Si — O — Si — CH3
I I
Η H (b ) 含F化合物 將上述（a )之化合物中至少一個甲基（CH3)以F置換之化 合物 (i i) CxHy、CxHyFz 或CxHyBz (a) CxHy c2h4 ( (b) CxHyFz C3 Fg C 4 F8 chf3
2060-5942-PF(Nl).ptd 第30頁 1234843 五、發明說明（27) (c) CxHyBz B2H6 (i i i )具有CH3基之含矽有機化合物與具有CH3基之處 理氣‘體 (a )上述（i )之含矽有機化合物 (b)甲矽烷（SiHn(CH3)4_n : n= 0 至 3) 一曱基甲矽烷（SiH3(CH3)) 二甲基甲矽烷（SiH2(CH2)2) 三曱基甲矽烷（SiH(CH3)3) 四甲矽烷（Si(CH3)4) (c )具有烷氧基鍵結之化合物 二甲基二甲氧基矽烷（Si (CH3)2(OCH3)2) 二甲基二乙氧基矽烷（Si(CH3)2(OC2H5)2) 姐Γ基三甲氧基矽烷（TMS : si(CH3)(OCH3)3) 夺要者’根據利用上述雷喂 方法所形成之含矽衣置’以本發明之成膜 電流密度之觀察結果進行說明。電吊數、屈折率及遺漏 (1)弟1實施例 察與M氣體流量之“二列成膜條件形 察。 故改變Μ氣體流量 於氣化石夕形成箭左 成月』先進行預處理，。丄 去除銅配線表面之 2060-5942.PF(Nl).pld 第31頁 1234843 五、發明說明（28) 氧化層。處理方法包括利用平行平板型電漿激發CVD裝 置，注入流量為5〇〇sccm之NH3，氣體壓力設定為ITorr，並 施加頻率13. 56MHz之100W電力，以進行NH3之電漿化，而基 板於、熱至3 75 °C之狀態下與此電漿接觸。 (成膜條件I ) (i )成膜氣體條件 HMDS0氣體流量：50sccm H20 氣體流量·· 20 0 〜1 8 0 0sccm 氣體壓力：1.75Torr (i i )電漿化條件 φ 高頻電力（13. 56MHz)PHF : 3 0 0W 低頻電力（380KHz)PLF : 0W (i i i ) 基板加熱溫度：3 7 5 °C (i v ) 形成之氧化矽層 膜厚：7 0 0nm 弟4圖繪示氧化石夕層剛形成時之膜層相對介電常數 (k(lMHz))、屈折率與HgO氣體流量之關係圖。第4圖中左側 之縱轴的線狀刻度表示相對介電常數’右側縱軸之線^刻 度表示屈折率。橫軸均相同’表示氣體流t(sccm)。 相對介電常數（k(1MHZ))係利用對氧化發層施加直流鲁 電壓，並於施加該直流電壓時同時施加頻率為1MHZ之俨號 的c-ν測量法來測量容量，而由該容量值所求出之值。°屈儿 折率係利用橢圓儀’並以63 28埃之He-Ne雷射所測定。以 下之實施例均是相同的。
2060-5942-PF(Nl).ptd 第32頁 1234843 五、發明說明（29) 測量屈折率是為了得知C - Η、〇、η a 化的大小。因為以高頻率的光來進、等離子極化與配向極 極化與配向極化除外之電子極化的：’則I ’故可付知離子 • —、 j人小k e (以屈折率η的平 方來表示）。因此，藉由上述相對介雷^ J )ι冤常數（k( 1 MHz ))與電 子極化（ke)，並由k(lMHz>ke(電子極化）+ ki(離子極 化）+ ko(配向極化）之關係式可得知以（離子極化）+ k〇(配向 極化）之大小。而且，由於離子極化ki係利用FT-IR之數據 的K-K轉換（Kramers-Kronig轉換）所計算求得，故可得知 配向極化ko之大小。 根據第4圖，於剛成膜後，可得到約2 · 9之相當低的相馨 對介電常數。相對介電常數與H20氣體流量的關係小，其於 比0氣體流量2 0 0至180〇3(：^11之範圍内無太大變化。此1120氣 ,體流量20 0sccm以上之範圍即為低介電常數絕緣層之H20氣 體對含石夕有機化合物的流量比於4以上之設定。 此外，屈折率與H20氣體流量之關係小，約為1 · 38至1 · 3 9，而相對介電常數與屈折率之平方（約1 · 9 )的差於1以 上，相對來說是比較大的。 (2)第2實施例 第2實施例之絕緣層為低介電常數絕緣層之另一例。 其樣本係於與第1實施例相同之基板上形成氧化矽之低介_ 電常數絕緣層。此氧化矽層係利用電漿CVD法以下列成膜 條件形成。為了觀察與H2〇氣體流量之關係，故改變1120氣 體流量來進行觀察。第2實施例中氧化矽層形成前，同樣 先以與第1實施例相同之條件進行預處理，以去除銅配線
2060-5942-PF(Nl).ptd
第33頁 1234843 五、發明說明（30) 表面之氧化層。 (成膜條件I I ) (i )成膜氣體條件 HMDSO氣體流量：50sccm H2 0氣體流量：1 0 0 0 s c c m C4 F8氣體流量：0〜5 0 s c c m 氣體壓力：1.5Torr (i i )電漿化條件
高頻電力（13.56MHz)PHF : 300W 低頻電力（380KHz)PLF : 0W · (i i i ) 基板加熱溫度：3 7 5 °C (i v )形成之氧化矽層 膜厚：5 0 0 nm 第5圖繪示氧化矽層剛形成時之膜層相對介電常數 (k)、屈折率與C4 F8氣體流量之關係圖。第5圖中左側之縱 軸的線狀刻度表示相對介電常數，右側縱軸之線狀刻度表 示屈折率。橫軸均相同，表示C4 F8氣體流量（s c cm )。 根據第5圖，雖然於第1實施例之成膜氣體中添加C4 F8 氣體，但相對介電常數與第1實施例幾乎相同，約為2. 9。 相對介電常數與C4F8氣體流量之關係小，其於C4F8氣體流量鲁 0至50sccm之範圍中無太大變化。 此外，屈折率為1. 3 7至1. 3 9。相對介電常數與屈折率 之平方的差也幾乎與第1實施例相同，相對來說是比較大 的0
2060-5942-PF(Nl).ptd 第34頁 1234843 五、發明說明（31) (3)第3實施例 第3實施例之絕緣層為低介電常數絕緣層之再一例。 在此觀察成膜後進行He-H2電漿處理之前後的特性變化（相 對介、常數、屈折率）。其樣本係於與第1實施例相同之基 板上形成氧化矽之低介電常數絕緣層。此氧化矽層係由電 漿CVD法以下列成膜條件形成。為了觀察與H20氣體流量之 關係，故改變H2 0氣體流量來進行觀察。第3實施例中氧化 矽層形成前，也同樣先以與第1實施例相同之條件進行預 處理，以去除銅配線表面之氧化層。 (成膜條件I I I ) (i )成膜氣體條件 HMDSO氣體流量：50sccm H20氣體流量：200〜1400sccm 氣體壓力：2.0Torr (i i )電漿化條件 高頻電力（13. 56MHz)PHF : 3 0 0W 低頻電力（ 380KHz)PLF : 0W (i i i ) 基板加熱溫度：2 0 (TC (i v ) 形成之氧化石夕層 膜厚：70 Onm (電漿處理條件I ) (i )環境 氣體：He中混合3%之H2之氣體（以He - H2(3%)表不） 氣體壓力：0· 5Torr
2060-5942-PF(Nl).ptd 第35頁 1234843
u i)電漿化條件
PHF ·· 4〇〇W .(i i i)基板加熱溫度：3 7 5 11 v )處理時間：2分鐘 第6圖係纟會示對以上述成膜條件丨丨I所形成之氧化矽 層。上述電漿處理條件I進行電漿處理前後之特性（相對 ”電¥數、屈折率）變化。第6圖中左側之縱軸的線狀刻度 表不相對介電常數，右側縱軸之線狀刻度表示屈折率。橫 轴均相『’表示H2〇氣體流t(sccm)。圖中符號#表示形成 後、電漿處理前之形成膜的相對介電常數；符號〇表示電 桌處理後之形成膜的相對介電常數。而符號♦表示形成 後、電漿處理前之形成膜的屈折率；符號◊表示電漿處理 後之形成膜的屈折率。 根據第6圖’剛形成後之相對介電常數約為2. 9，而經 電:處理後則降至約2· 4 7。此時，才目肖介電常數與h2〇氣體 流置之關係小，其於氣體流量2〇〇至H〇〇sccm之範圍中 無太大變化。如此顯示以電漿處理降低相對介電常數之效 果相當顯著。 此外，剛形成後之屈折率約為丨· 4，而經電漿處理後 則增加至約1· 51。而且，與ίο氣體流量之關係小。因此， 措由電漿處理可降低相對介電常數與屈折率之平方（約 2· 3)的差。&結果顯示電子極化雖稍微增加，㈣鍵結弱 之C-H與0-Η所造成之離子極化與配向極化卻因此減少。亦 即，利用電漿處理可將C —Η與〇 —η由形成膜去除，因而降低
1234843 五 發明說明（33) 相對介電常數 (4 )第4實施例 第4實施例之絕緣層為銅阻障絕缘芦 圖所不，於銅層3丨上形成氣化曰 例。如弟1 此氧化矽層32係利用電漿CVD\夕、層32作為鋼阻障絕緣層。 為了觀察與M氣體流量之:以J列，膜條#所形成。 層。 退仃預處理，以去除表面氧化 (成膜條件I V) (i )成膜氣體條件 HMDSO氣體流量：5〇sccm 幵2〇氣體流ιέ .〇〜2〇〇〇sccm 氣體壓力：1·〇Τογγ (i i)電漿化條件 高頻電力（13. 56MHz)PHF : 0W 低頻電力（ 380KHz)PLF ·· 150W (i i i)基板加熱溫度：3 7 5 °C (i v )形成之氧化矽層 膜厚· 5 0 n m 第7圖繪示氧化石夕層3 2剛形成時之相對介電常數（k )、 屈折率與H2 0氣體流量之關係圖。第7圖中左側之縱軸的線 狀刻度表示相對介電常數，右側縱軸之線狀刻度表示屈折 率。橫軸均相同，表示H2〇氣體流量（seem)。
2060-5942-PF(Nl).ptd 第37頁 1234843 五、發明說明（34) 根據第7圖，HJ氣體流量至約為4〇〇seem時，相對介電 係數會隨著氣體流量的增加而增加。亦即，H2〇氣體流 量為Osccni時，相對介電常數為3.7 ; H2〇氣體流量為 4 0 0 skm時，相對介電常數為4 2。而4〇氣體流量大於 4 00 seem時’隨著氣體流量增加，相對介電常數並無太 大變化，約為4. 2。 此外’ ho氣體流量到約為4〇〇scc[n時，屈折率並無隨 4 0氣體流$的增加而產生太大變化，約為1 · 6 6左右。然 ，，當HJ氣體流量大於4〇〇SCcm之後，反而會隨氣體流 量的增加而減少。亦即，to氣體流量為4〇〇sccm時，相對 介電常數為1 · 66 ; 40氣體流量為2〇〇〇sccm時，相對介電常 數為1. 5 5。 另外，觀察以相同成膜條件所製造之氧化矽層其進行 熱處理前後之遺漏電流密度。熱處理條件如下所示。 (熱處理條件） (i )環境氣體：N2 (i i )基板加熱溫度：4 5 〇 (i i i )處理時間：4小時 其結果如第8圖所示。裳R闽士 n亡—…/ 2、 第8圖中縱軸之對數刻度表示遺 漏電流岔度（A / c m2)，右側縱击 - ίΜν/ 、丄士巧并☆側縱轴之線狀刻度表示電場強度 (ΜV/ cm )。此電場強唐孫山α , 係由所施加之電壓所換算得來的。 由第8圖可得知對鋼擴今夕R ^兴忙行木白0 鰣士曰女μ 介ρ 〗擴政之阻Ρ早能力與成膜時之氣 口士认為J田H土田成膜時之Μ氣體流量為4〇〇sccm 日π，於熱處理刖即使施加古翁 力阿電％強度也沒有發現急劇上升
1234843 五 '發明說明（35) 的情形，然而，於熱處理後電場強度低時卻發現条劇上 之情形。這是由於因銅擴散而造成形成膜之絕緣喪= 緣故•。相對地，當成膜時之40氣體流量於6 0 0sccm以"上 時，並沒有出現上述情形，顯示形成膜依然保持銅擴 阻障能力。此迅〇氣體流量於6 0 0sccm以上之範圍即為二 障絕緣層之成膜氣體的Η2 〇對含矽有機化合物氣俨法旦 為1 2以上之設定。 且/爪里比 (5 )第5實施例 刖 理 第5實施例之絕緣層為鋼阻障絕緣層之另一例。复 本係於形成與第4實施例相同之銅層31上形成氧化矽&樣 以作為銅阻障絕緣層。此氧化矽層32a係利用電級Γνη < 下列成膜條件形成。為了觀察與Q扎氣體流量之去以 改’scC2H4氣體流量來進行觀察。第5實施例中於’、故 前’同樣先以與第！實施例相同之條件進行銅石夕形成 以去除表面氧化層。 /預處 (成膜條件V ) (i) « 成膜氣體條件 HMDS〇氣體流量：50sccm H2〇氣體流量：1 〇〇〇sccm G F4氣體流量·· 0〜3 0 0 s c c m 氣體壓力：1. OTorr )電漿化條件
高頻電力（13. 56MHz)PHF : 0W 低頻電力（ 380KHz)PLF : 150W
1234843 五、發明說明（36) (i i i ) 基板加熱溫度·· 3 7 5 °C (i v )形成之氧化矽層 膜厚：50nm •第9圖繪示氧化矽層32a之相對介電常數（k)、屈折率 與成膜時之(：2比氣體流量之關係圖。第9圖中左側之縱轴之 線狀刻度表示相對介電常數，右側縱軸之線狀刻度表示屈 折率。橫軸均相同，表示C&氣體流t(sccm)。又义 根據第9圖，相對介電常數並無隨成膜時之C2H氣體流 量有太大的變化，、約為4. 3至4. 4。另外，屈折率2^/氣 體流量之增加而增加。亦即，QH4氣體流量為〇sccm時，屈 折率為1. 6 2 ; Q比氣體流量為3 〇 〇 sccm時，屈折率為^ i。 二接著二觀察以同樣成膜條件所製造之氧化秒層其熱處 理前後之遺漏電流密度。熱處理條件與第4實施例均相 同。 其結果如第1 〇圖所示。篦】n 、虫、、昆雪泣穷译r Λ / 2、 弟10圖中縱軸之對數刻度表示 漏電/瓜始度（A / c m2)，橫軸夕娩壯 (MV/cm)。 知、軸之線狀刻度表示電場強度
由第1 0圖可得知除了 c H 理前當遺漏電流急劇上升外，其熱處 到造成損壞之程度，如強度會隨之下$，但並非▲ 時之Μ4氣體流f並不相關/對銅擴散之阻障能力與成膜《 (6 )第6實施例 第6貫施例之絕緣層為鋼阻矣 本係於與第4實施例相同之鋼居上再—例。其樣 曰3 1上形成虱化矽層3 2，以
1234843
作為銅阻障絕緣層 列成膜條件所形成。第6 =；；二二刊用電漿C VD法以下 樣以盘第丨· / 4 Α知例中於氧化石夕層形成前，同 L·面：二“列相同之條件佩 (成膜條件VI ) (1 )成膜氣體條件 HMDS〇 氣體流量·· 50sccm I 〇氣體流篁· 1 〇 〇 〇 g c〇m 氣體壓力：1 · 〇T〇rr (1 1 )電漿化條件 高頻電力（13.56MHz)PHF:300W _ 低頻電力（380KHz)PLF :25W (i i丨）基板加熱溫度：3 7 5 °C (1 v )形成之氧化矽層 膜厚：5 0 nm 可得 知其；3察9剛形成氧化康後之相對介電常數⑴ 行
執卢二:觀^以相同成膜條件所製造之氧化石夕層其 …处則後之逍漏電流密度。熱處理條件如下所示。 (熱處理條件） 卜
(i )環境氣體：Ν2 (1 i )基板加熱溫度：4 5 0 °C (i i i) 處理時間：4小時 其結果如第1 5圖所示 第1 5圖中縱軸之對數刻度表示
2060-5942-PF(Nl).ptd 第41頁 1234843 五、發明說明（38) 遺漏電流密度（A/cm2)，橫軸之線狀刻度表示電場強度 (Μ V/cm )。此電場強度係由所施加之電壓所換算得來的。 由第15圖可得知遺漏電流於電場強度為1MV/cm時為最 小，•約為10-10〜10-9A/cm2，且耐絕緣破壞性非常高。而 且，對銅擴散之阻障能力也高。對銅擴散之阻障能力與成 膜時之H20氣體流董之關係與上述貫施例相同。亦即，h2〇 氣體對含矽有機化合物之流量比值較佳於1 2以上。 (第2實施方式） 接著，請參照第1 2 ( a)〜（g)圖，以下將說明本發明之 第2實施方式之半導體裝置及其製造方法。 第1 2 (g)圖係繪示根據本發明第2實施方式之丰藤舻奘 置之剖面圖…導體裝置如圖所示，、於基：61 =; 方配線嵌入絕緣層6 2。下方配線嵌入絕緣層6 2包括具有低 介電常數之主要絕緣層（低介電常數絕緣層）62a與第i上方 保4層（銅阻卩早絕緣層）6 3 a，其中主要絕緣層6 2 a為厚度約 為5Q〇nmiSj〇2層，第1上方保護63&為膜厚約之Si02 層於貝牙下方配線嵌入絕緣層6 2之下方配線開口 6 4中填 二包”擴散阻障層之TaN層65a、與銅層㈣之下方配線 I 土反可為半導體基板或其他導電層，亦可為絕緣性 泰板。 a T Ϊ二於其上形成具有介層窗6 8之配線層間絕緣層 ^ 上方配線開口 6 9之上方配線嵌入絕緣層6 7。 @β 7 1 ^、巴‘層6 6包括由第2下方保護層（銅阻障絕緣 ^ 低；|電常數之主要絕緣層（低介電常數絕緣
2〇60-5942-PF(Nl).ptd 第42頁 1234843 五、發明說明（39) :)伴ί二保，層(銅阻障絕緣層)66C，其令第2下 方保δ又層66a與弟2上方保護層66。均為厚度約5〇 = 二為厚度約⑽㈣之叫層。上方配線2嵌 ίίΓ，電"之主要絕緣 、西 /、 方保濩層（銅阻障絕緣層）6 7 b，复 中主要絕緣層67a為厚度約為5〇〇nm之 二 層67b為厚度約5〇nm之Si〇2層。 弟3上方保蠖 上方配線開口69具有比介層窗6δ大的開口面 介層窗68相連接。於介層窗68與上方配線開口貝，以^ =之雙重金屬鑲嵌法填入作為銅擴散阻障層之連接ί 體層7。'與同樣作為銅擴散阻障層之上 之J = 心與銅層m。其後，於最上方全面覆。括τ;:
Si〇2層之最上方保護層（銅阻障絕緣層）72。栝本么月之 之絕ίί?低介電常數絕緣層與銅擴散阻障層均為本發明 接著，4苓照第1 2 ( a)〜（g)圖，以下將對 r二：：r導體裝置之製造方法作說明= 用第1圖之成膜裝置。 Τ先，如第12(a)圖所示，於成膜裝置之處理室工中 llHo 2於基板61上形成具有低介電常數、膜厚約 ^之Si〇2層62。Si 〇2層62係作為下方配線嵌入絕緣層之 ί ^ , ί :。成膜氣體之條件包括使用例如為HMDS0之曰具 乳、元鍵結的含石夕有機化合物，#將其氣體流量設定為 第43頁 2060-5942-PF(Nl).ptd 1234843 五、發明說明（40) 50SCCH1，氣體流量設定4l〇〇〇sccm，氣體壓力設定為l 7 5Torr。成膜氣體之電漿化條件包括不施加頻率為38〇kh 之低·頻電力（PLF) ’而施加頻率為13·56ΜΗζ之高頻電力 (PHF) 3 0 0W。另外，基板溫度設定為375艺。此成膜條件與 第1貫施方式之第1實施例之成膜條件丨相同。接著，於成 膜後於同一處理室1中進行第3實施例之形成膜5之電漿處 理或於充滿氮氣或鈍性氣體中之形成膜的回火處理、形成 膜表層之去除處理、及利用於小於大氣壓中具有CH3基之處 理氣體所形成之形成膜的耐水性處理。若後續形成如下所 述之阻P早絕緣層時’亦可適當地省略耐水性處理步驟。 接著’不暴露於大氣而於同一處理室1中，使用具有· 石夕氧烧鍵結之含矽有機化合物的成膜氣體，以例wHMDs〇 氣體與比0之電漿CVD法，形成厚度約50四之81〇2層（鋼擴散 阻障層）63。成膜氣體條件係將HMDS〇氣體流量設定為 月 50sccm，4〇氣體流量設定為i〇〇〇sccm，氣體壓力設定為j 0Torr。成膜氣體之電漿化條件包括不施加頻率為 13·56ΜΗζ之高頻電力（PHF)而施加頻率為380kHz之低頻電 力（PLF)150W。另外，基板溫度設定為375 t。此成膜條件 與第1實施方式之第4實施例之成膜條件I v相同。形成之 S i 〇2層6 3以1 M Hz之頻率測量之相對介電常數約為4 · 2，當μ鲁 場強度為4MV/cm時，遺漏電流為1 〇- 6A/cm2。 田電 其後，由處理室1中取出基板61 ，然後於Si 02層63卜/ 成包括化學增幅型光阻等之光阻層。接著，以微影法於％ 形成配線開口之區域處形成光阻層之開口 ，如第1 2 ( b ) gj""
1234843
所示:形成罩幕73a。此時，由於Si 〇2層63不含有氮，抑制 了因氮產生過度的架橋反應，故僅於以曝光範圍所決定之 領域•發生光阻層73a之架橋反應，因而可形成具良好之尺 寸粕確度的罩幕7 3 a。接著，如第1 2 ( b )圖所示，利用罩幕 73a來蝕刻Si〇2層63與62，以形成配線開口 64。Si02層63a
係作為保護層。 2S 接著，如第1 2 ( c)圖所示，於配線開口 6 4中形成τ a N層 6 5a \以作為銅擴散阻障層。其後，於形成未繪示之銅種曰 晶層後，填入銅層65b，而形成包括TaN層與Ta層65a、銅 層65b之下方配線65。 之後’於成膜前進行銅層65b表面之預處理，以去除^ 表面氧化層。此處理方法係利用平行平板型之電漿激發 cvd裝置，並注入流量a 5 0 0 sccm之⑽3，且將氣體壓力設定 為ITorr，施加頻率為13·56ΜΗζ之電力，以進行關3之電漿 化，亚且於基板61加熱至37 5 t之狀態下使銅層65b接觸該 然後’將基板6 1移入成膜裝置之處理室1中，如第 K(d)圖所示，以形成覆蓋下方配線65、材質為。 濩層（銅擴散阻障層）66a。保護層66a之成膜條件包括曰 HMDS0氣體流量為5〇sccm，將比〇氣體流量設定為 省 1〇〇〇SCCm ’將氣體流量設定為10〇sccm，氣體壓力抓定 為ι·〇τ町。成I氣體之電渡化條件包括不施力；;%力^疋 56MHz之南頻電力（pHF)而施加頻率為38〇kHz 雷、· (PLF)150W。另外，其招⑽声抓中。广 似頻電力 力卜基板，皿度叹疋為375 C。此成膜條件與
1234843 五、發明說明（42) ί1 處實理施室 =之t實施例之成膜條件v相同。其後，於同 間絕给芦66夕方…玄保4層6 ^上連續形成包括作為配線層 形成*之π鉍μ,人層且由膜厚約為5〇nm之SW2層所 5 電常數絕緣層㈣、與由綱 填入導形成之保護層(銅擴散阻障層)66c，而形成 具連接绔體用之配線層間絕緣層6 6。 膜條ί要之條件與下方配線嵌入絕緣層62之成 ;保護層心相同：接著，於同心^ 之主要〜呙保濩層66c上連續形成作為配線嵌入絕緣層| 層)67b，以开=2層所形成之保護層（銅擴散阻障 絕緣層67a之條株、组入上方配線之配線嵌入絕緣層67。主要 與成膜厚之Λ件緣層62之成膜條件、 之成膜條件心。 保護層67b與保護層66a 12(e)之圖後至第H骐裝置之處理室1中取出基板61，如第 形成連接導體7 ^圖所以眾所熟知之雙重金屬鑲嵌法 作詳細說明。 方配線71。以下將對雙重金屬鑲嵌法· 預定:I介上形成光阻層後，利用微影法於 所示，形成^7 形成光阻層之開口，如第12(幻圖 抑制了因氮：r:b。此時’由於保護層67b不含有氮，故 听屋生的過度架橋反應而僅於預定曝光範圍之
第46頁 1234843 五、發明說明（43)
區域產生光阻層73b之架橋反應，因而可形成尺寸精禮度 高的罩幕73b。 X .接著’透過光阻層73b之開口 ’對保護層67b與絕緣層 6 7a、保護層66c與絕緣層66b進行蝕刻使其貫通。如此， 於配線層間絕緣層6 6中之保護層6 6 c與主要絕緣層6 6 b中形 成開口 6 8。 然後’於保護層67b上形成另一光阻層，於預定形成 配線開口之區域形成開口 ，如第丨2 ( f )圖所示，形成罩幕 73c。此時，由於保護層67b、絕緣層67a、保護層66。、絕 緣層6 6 b與保護層6 6 a不含有氮，故抑制了因氮所產生的過 度架橋反應而僅於預定曝光範圍之區域產生光阻層之1 架橋反應，因而可形成尺寸精確度高的罩幕73c。 然後’此罩幕73c開口具有比起始開口大的開口面 積，且形成包括起始開口之開口。之後，透過罩幕73〇之 開口’對保護層67b與絕緣層6 7a進行蝕刻使其貫通。此 時，由於下方之保護層66c係利用包含氣體之成膜氣體 來形成，對主要絕緣層67a之蝕刻氣體具有耐蝕刻性，因 此，可使餘刻停止於保護層66c。如此，於配線嵌入絕緣 層67中形成配線開口69。其後，對保護層66a進行蝕刻= 以形成貫穿配線層間絕緣層66的介層窗68。如此，介^層窗 68底部暴露出了方配線65，下方配線65則透過介芦=e = 配線開口 6 9連接。 ㈢ Λ 其後’如第12(g)圖所示’於介層窗68與配線開口69 之内表面上形成TaN層與Ta層70a後，形成未繪示之銅種£
1234843 五、發明說明（44) 層’然後於其上填入銅層70b，以形成連接導體㈣與上 方配線7 1。以上即所謂的金屬雙重鑲嵌法。 之後，於成膜前以與銅層65b表面=預處理 件，對銅層70b表面進行預處理，以去 门之條 後’以與保護層63或66a相同之成膜方法全面形成二為 S1 〇2層之保護層72。如此，即完成了具有以鋼層之^ 層配線的半導體裝置。 θ ”、、 夕 如上所述，根據第2實施方式半導體裝置之制 法，主要絕緣層62a、66b、67a係以與第i實施方衣° 實之成膜條件ί來形成，並於成膜後進行電装處理弟或 回火，理、去除表層處理與耐水性處理。亦即，由於苴 以與第1刀貝方式 < 第3實施例相類似之成膜條件形成，因 此主要絕緣層6 2 a、6 6 b、6 7 a灼且右？ R πτ bbb b7a均具有5以下之低介電常 數、人阿的耐濕性。此外，由於保護層63a、66&、Me、 3來：：以f1實施方式t第4與第5實施例之成膜條件1V 或末I成’故對銅具有高的擴散阻障能力。 另外’因為暴露於表面之絕緣層66b、67a與保護層 66a、66c、67b不含氮，當以微影法形成下方配線開口 6二介層窗68與上方配線層69時，可形成尺寸精確度 光罩7 3 c。 /而且’於配線層間絕緣層66與配線嵌入絕緣層67中由 :往上依序形成開口面積愈來愈大之開口，以形成與介層 囪6 \及”層窗6 8相連接的配線開口 6 9。亦即，保護層 66C係作為選擇性蝕刻主要絕緣層67a時被蝕刻之絕緣層
1234843 五、發明說明（45) ^ 6 7a的終止層。因為本發明使用之保護層67a係以包含 之成膜氣體所形成，且兼作為主要絕緣層67a之餘刻液2的4 蝕刻終止層，因此可有效作為防止下層之絕緣層6 6 b過产 钱刻‘的罩幕。 ° (第3實施方式） 接著，將對本發明之第3實施方式之半導體裝置及其 製造方法作說明。在此可採用與第1 2 (g)圖之半導體裝置 相似之構造，應用於第3實施方式之半導體裝置。 此時，主要絕緣層62a、66b、67a相當於本實施方式 之低介電常數絕緣層；保護層6 3 a、6 6 a、6 6 c、6 7 b、7 2相修 當於本實施方式之阻障絕緣層。 此時可採用與第12(a)〜（g)圖之半導體裝置之製造方 法相似之製造方法，將其應用於第3實施方式之半導體裝 置之製造方法中。 此時，相當於主要絕緣層62a、66b、67a之低介電常 數絕緣層係以下列成膜條件來形成。 (成膜條件） (i )成膜氣體條件 HMDSO氣體流量：50sccm 〇氣體流量：1 0 0 0 s c c m 馨 氣體壓力：2.OTorr (i i)電漿化條件
高頻電力（13. 56MHz)PHF ·· 30 0W 低頻電力（ 380KHz)PLF ·· 0W
2060-5942-PF(Nl).Ptd 第49頁 1234843 五 而于 阻 形 件 火 絕 為 來 的 發 數 之 第 成 72 施 發明說明（46) (1 1 1 )基板加熱溫度：3 0 0 t： (i v )形成之氧化矽層 膜厚：70 Onm 灰成膜後進行電漿處理或回火處理、去除表層處理與 ^ =處理。另外，相當於保護層63a、66a、67b、72之、 P 早、纟巴緣層係以第i實施方式之第6實施例之成膜條件v i 成。 夂 ，，土述本發明之第3實施方式，由於以上述成膜條 二-二電常數絕緣層之形成、成膜後之電漿處理或回 :層具有2除4表Λ處二與耐水性處"里’因此低介電常數 阻障絕緣層二右第數、及高的财濕性。又因 形成，故二: 一式之第6實施例之成膜條件” 以I* &子銅具有很咼的擴散阻障能力。 虽以上述實施方式爽士菜么％日日士 1 .. 範圍並不僅卩p於卜、+、目^采评細況明本發明，但本發明 明之精神範^肉，^ 肢說明之實施例，只要不脫離本 例如，於莖杏\句可對本發明作適當之變更。 絕緣層）6 2 a、^ ^式中，雖然主要絕緣層（低介電常 第1實施例应g 3與& = ^成膜條件係採用第1實施方式 1實施方式ϊ貝/所述之條件，但是亦可採用對 。 述之成膜條件作適當變更的條件來形 另外’保護層（銅阻障 之成膜條件雖缺採用第I：!緣層）63a、66a、66c、6?b、 例、第6 f 貫施方式之第4實施例、第5實 不υ汽施例中所诚夕作，L ^ κ 所迩之條件，但是亦可對第1實施方式
1234843 五、發明說明（47) 中所述之成膜條件作適當的變更。 因此，本發明於低介電常數絕緣層形成時，最好使用 包括具有矽氧烷鍵結之含矽有機化合物或具有C H3基之含矽 有機、匕合物、與H20，H20對含矽有機化合物之流量比最好 設定為4以上，且氣體壓力較佳設定為1 · 5 T 〇 r r以上，以形 成成膜氣體，此成膜氣體最好施加頻率為1 MHz以上之高頻 電力來形成電漿，且最好是在加熱於4 0 0。(：以下之基板上 進行成膜。而且，於成膜後最好施加頻率未滿丨MHz之電 力，以形成電漿，然後再以此電漿對形成膜進行電漿處 理，或是利用氮氣以4〇〇它以上之溫度進行回火處理。如翁 此’低介，常數絕緣層可維持2 · 4至2 · 5之低的介電常數， 且不含有鼠、或抑制条旦人 ^ L, 3氣里至不會影響光阻架橋反應之程 具有高吸濕性之膜層，藉由對暴露出之可能 之處理氣體的耐水性處^於A氣壓之環境下加熱具有C H3基 另外，與低介電常數=而得到良好的财濕性。 Μ形成成膜氣體，隨著最 對基板施加偏壓，對該成1 層，其最好使用包括具有=、Γ層—起使用的銅阻障絕緣 具有CHS基之含矽有機'化人虱烷鍵結之含矽有機化合物或 化合物之流量比設定為、與1〇，並將對含矽有機 好以頻率為丨MHz以下之低二二力 膜氣體進行施加以生成電喷， #件，提高了抑制銅擴散 I其中不含有氮、或抑制
板上進行成膜。藉由上 ’ 、乂於加熱至200至400 t之基 之功能，形成品質更佳的M 含氮ΐ至不會影響光 阻架橋反應之裎度
1234843 圖式簡單說明 第1圖係繪示根據本發明第1實施方式之半導體裝置之 製造方法的電漿CVD裝置之結構剖面圖。 第2 ( a )至2 ( b)圖係繪示根據本發明第1實施方式之半 導體4裝置之製造方法，其低介電常數絕緣層、與銅阻障絕 緣層之製造流程圖。 第3圖係根據本發明第1實施方式之半導體裝置之製造 方法，其低介電常數絕緣層、與銅阻障絕緣層之成膜氣 體’特別是有效之氣體組成表。 第4圖係繪示根據本發明第1實施方式之半導體裝置之 製造方法，其以第1實施例之成膜條件I所形成之氧化矽層_ 之相對介電常數、屈折率與H2 0之關係圖。 第5圖係繪示根據本發明第1實施方式之半導體裝置之 製造方法，其以第2實施例之成膜條件I I所形成之氧化矽 層之相對介電常數、屈折率與C4 F 8之關係圖。 第6圖係繪示根據本發明第1實施方式之半導體裝置之 製造方法，其以第3實施例之成膜條件I I I所形成之氧化矽 層其於成膜後的電漿處理前後之相對介電常數、屈折率與 H2 0之關係圖。 第7圖係繪示根據本發明第1實施方式之半導體裝置之 製造方法，其以第4實施例之成膜條件I V所形成之氧化矽® 層之相對介電常數、屈折率與H20之關係圖。 第8圖係繪示根據本發明第1實施例之半導體裝置之製 造方法，其以第4實施例之成膜條件I V所形成之氧化矽層 其於加熱處理前後之遺漏電流密度與電場強度之關係圖。
2060-5942-PF(Nl).ptd 第52頁 1234843 圖式簡單說明 第9圖係繪示根據本發明第1實施方式之半導體裝置之 製造方法，其以第5實施例之成膜條件V所形成之氧化矽層 之相對介電常數、屈折率與C2H4之關係圖。 ‘第1 0圖係繪示根據本發明第1實施方式之半導體裝置 之製造方法，其以第5實施例之成膜條件V所形成之氧化矽 層其於加熱處理前後之遺漏電流密度與電場強度之關係 圖。 第1 1圖係繪示根據本發明第1實施方式之半導體裝置 之製造方法，其於第4、第5實施例之樣本的結構剖面圖。 第1 2 (a)至1 2 ( g)圖係繪示本發明之第2與第3實施例之春 半導體裝置及其製造方法之流程剖面圖。 第1 3圖係繪示根據本發明第1實施方式之半導體裝置 之製造方法，其以第6實施例之成膜條件V I所形成之氧化 矽層其於加熱處理前後之遺漏電流密度與電場強度之關係 圖。 符號說明： 1 :處理室 2 :上電極 3 :下電極 4 :排氣管 5 :開關^ 6 :排氣裝置 · 7 :高頻電力供給電源 8 :低頻電力供給電源 9 a〜9 i :管線 1 0 a〜1 0 q :開關 1 1 a〜1 1 h :流量調整裝置1 2 :加熱器 2 1、6 1 :基板 6 2、6 7 ··配線嵌入絕緣層
2060-5942-PF(Nl).ptd 第53頁 1234843 圖式簡單說明 6 2 a、6 6 b、6 7 a ··主要絕緣層 63a、66a、66c、67b、72 ;保護層 6 4、6 9 :配線開口 6 5、7 1 ;配線 •6 5 a、6 5 b、7 0 a ; T a N層 6 6 :配線層間絕緣層 68 :介層窗 70 :連接導體層 70b:銅層 73a、73b、73c:光阻層 101 :電漿CVD /處理裝置 1 01A :成膜/處理裝置 1 0 1 B :成膜氣體/處理氣體供給裝置
2060-5942-PF(Nl).ptd 第54頁

Claims (1)

1234843 六、申請專利範圍 1. 一種半導體裝置之製造方法，包括： 利用具有矽氧烷鍵結之含矽有機化合物或具有CH3基之 含石夕有機化合物、與H2 0，將上述H2 0對上述含石夕有機化合 物之流量比設定為4以上，壓力設定為1. 5 T 〇 r r以上，以形 成成膜氣體之步驟； 對上述成膜氣體施加電力以形成電漿，並使其發生反 應，以於基板上形成低介電常數絕緣層之步驟； 形成至少包括He、Ar、H2與重氫中其中一種之處理氣 體之步驟； 對上述處理氣體施加電力，以形成電漿之步驟；及 籲 使上述低介電常數絕緣層接觸上述處理氣體之電漿之 步驟。 2. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中對上述成膜氣體施加之電力係頻率為1 MHz以上之 電力。 3. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中對上述處理氣體施加之電力係頻率為未滿1 ΜΗz之 電力。 4. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中對上述處理氣體施加之電力係頻率為1 MHz以上之® 電力。 5. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中將上述處理氣體之壓力設定為1. OTorr以下。 6. 如申請專利範圍第1項所述之半導體裝置之製造方
2060-5942-PF(Nl).ptd 第55頁 1234843 六、申請專利範圍 法，其中將上述處理氣體之壓力設定為0. 5Torr以下。 7.如申請專利範圍第1項所述之半導體裝置之製造方 法，其中於使上述低介電常數絕緣層接觸上述處理氣體之 電漿‘之步驟中，將上述低介電常數絕緣層加熱至3 7 5 °C以 上。 8 ·如申請專利範圍第1項所述之半導體裝置之製造方 法，其中於使上述低介電常數絕緣層接觸上述處理氣體之 電漿之步驟後，進行去除上述低介電常數絕緣層之表層步 驟。 9.如申請專利範圍第8項所述之半導體裝置之製造方· 法，其中於去除上述低介電常數絕緣層之表層後，還包括 使上述低介電常數絕緣層不接觸大氣，於大氣壓或小於大 氣壓中將上述低介電常數絕緣層加熱至3 7 5 °C以上，與具 有C H3基之處理氣體進行接觸之步驟。 1 0 .如申請專利範圍第1項所述之半導體裝置之製造方 法，其中將上述成膜氣體之壓力設定為1.75Torr以上。 1 1 .如申請專利範圍第1項所述之半導體裝置之製造方 法，其中於形成上述低介電常數絕緣層之步驟中，將上述 基板加熱至2 5 °C以上4 0 0 °C以下之溫度。 1 2. —種半導體裝置之製造方法，包括： — 利用具有矽氧烷鍵結之含矽有機化合物或具有CH3基之 含石夕有機化合物、與H2 0，將上述H2 0對上述含石夕有機化合 物之流量比設定為4以上，且壓力設定為1 · 5Torr以上，以 形成成膜氣體之步驟；
2060-5942-PF(Nl).ptd 第56頁 1234843 六、申請專利範圍 對上述成膜氣體施加電力以形成電聚，並使其發生反 應，以於基板上形成低介電常數絕緣層之步驟；及 於氮氣或鈍性氣體之環境下，以4 0 〇 C以上之m·度對 上述低介電常數絕緣層進行加埶處理。 13.如申請專利範圍第丨2項所述之半導體裝置之製造 方法，其中對上述成膜氣體施加之電力係頻率為1MHz以上 之電力。 1 4 ·如申請專利範圍第1 2項戶斤述之半$體&置之製^ 方法，其中對上述低介電常數絕緣層進行加熱處理之步驟 後，進行去除上述低介電常數絕緣層之表層。 ί 1 5 ·如申請專利範圍第1 4項戶斤述之半‘體I置之製造 方法，其中於去除上述低介電常數絕緣層之表層後’還包 括使上述低介電常數絕緣層不接觸Λ氣’於大氣壓或小於 大氣壓中將上述低介電常數絕緣層力α熱至3 7 5 C以上’與 具有CI基之處理氣體接觸之步驟。 1 6 ·如申請專利範圍第9或1 5項所述之半導體裝置之製 造方法，其中上述具有CH3基之處理氣體為一曱基曱矽烷 (SiMCH3))、二曱基甲矽烷（SiH2(CH2)2)、三甲基曱矽烷 (SiH(CH3)3)、與四甲矽烷（SiH(cH3)4)中其中一種之甲矽（ 烧’或者為三曱基曱氧基石夕烧（81((^3)3(〇〇113))、一曱基一 曱氧基矽烷（8丨（(：113)2(〇(：113)2)、與甲基三甲氧基矽烷 (TMS ·· Si(CH3)(OCH3)3)中其中一種之烷氧基矽烷。 1 7 ·如申請專利範圍第1 2項所述之半導體裝置之製造 方法，其中將上述成膜氣體之壓力設定為1.75Torr以上。
2060-5942-PF(Nl).ptd 第57頁 1234843 六、申請專利範圍 1 8 ·如申請專利範圍第1 2項所述之半導體裝置之製造 方法，其中於形成上述低介電常數絕緣層之步驟中，將上 述基板加熱至2 5 °C以上4 0 0 °C以下之溫度。 1 9 · 一種半導體裝置之製造方法，包括： 利用具有矽氧烷鍵結之含矽有機化合物或具有CH3基之 含石夕有機化合物、與，將上述對上述含矽有機彳3匕土合 物之"IL里比没疋為1 2以上，以形成成膜氣體之步驟· 對上述基板加熱至25 °C以上40 0 °C以下之溫度；及 對上述成膜氣體施加電力以形成電漿，使其產生反 應，以於上述加熱之基板上形成阻障絕緣層之^驟。 2〇·如申請專利範圍第19項所述之半導體裝置之製造· 方法，其中於上述成膜氣體中添加一氧化二氮（N2〇)添 力^氣（n2)或氨氣（Nh3)、或添加^氧化二氮（M)與氛氣 C IN H3 )。 2 1 ·如申請專利範圍第丨9項所述之半導體裝置之製造 方法，其中於形成上述成膜氣體之步驟中，將上述成膜 體之壓力設定為未滿丨· 0Torr，真於形成上述阻障絕緣層、 之步驟中，隨著對上述基板施加頻率未滿丨MHz之電力以曰施 加偏壓於上述基板之同時，藉由上述頰率未滿丨MHz之電力 來形成上述成膜氣體之電漿，旅使其產生反應，以形成阻4 障絕緣層。 22·如申請專利範圍第丨9項所述之半導體裝置之製造 方法，其中於形成上述成膜氣體之步騍中，將上述成膜氣 體之壓力設疋為1 · 〇 T 〇 r r以上，而於也成上述阻障絕緣層
2060-5942-PF(Nl).ptd 第58頁 1234843 六、申請專利範圍 某Γΐ;板施加頻率未滿職之電力以施加偏 2於上述基板，且對上述壓力設定g1T〇rr 肢，至少施加上述頻率未滿丨ΜΗ Λ 之電·力中之上述頻率為丄上3 Γ *―以上 佶14 c: t MHZ以上之電力，以形成電t，並 吏/、產生反應，以形成阻障絕緣層。 23· —種半導體裝置之製造方法，包括： 人石々！1 ^具有石夕氧烧鍵結之含石夕有機化合物或具有叫基之 :夕^機化合物、與M，將上述⑭對上述含碎有機化合 物之〜量比設定為12以上，以形成成膜氣體之步驟； 將上述成膜氣體之壓力設定為未滿10T〇rr2步驟； 將上述基板加熱至2〇〇 t以上4〇〇它以下之溫度之步 驟， Ik著對上述基板施加頻率未滿1 Μ η z之電力以施加偏壓 :上述基板之同時，藉由上述頻率未滿丨MHz之電力以形成 f述成膜氣體之電漿，並使其產生反應，以形成第丨絕緣 層之步驟； 形成上述成膜氣體之步驟； 將上述成膜氣體之壓力設定為l.OTorr以上之步驟； 將上述基板加熱至2 5 °c以上4 0 0 °C以下之溫度之步 驟；及 對上述基板施加頻率未滿丨MHz之電力以對施加偏壓於 上述基板’且對上述壓力設定為1T〇rr以上之成膜氣體， 至少施加上述頻率未滿^。之電力與頻率a1MHz以上之電 力中之上述頻率為1MHz以上之電力，以形成電漿，並使其
1234843 六、申請專利範圍 產生反應，於上述第1絕緣層上形成第2絕緣層，而形成了 包括上述第1與第2絕緣層之阻障絕緣層。 24.如申請專利範圍第2 3項所述之半導體裝置之製造 方法、其中於上述成膜氣體中添加一氧化二氮（N20)、或添 加氮氣（N2)或氨氣（NH3)、或添加一氧化二氮（N20)與氨氣 (NH3)。 2 5 .如申請專利範圍第1 、1 2、1 9與2 3項中任一項所述 之半導體裝置之製造方法，其中具有矽氧烷鍵結之含矽有 機化合物係六曱基二矽氧烷（[^080:((：1{3)33卜0-31((：113) 3)、八甲基環四矽氧烷（0MCTS)、 | ch3 I CH3 — Si — 0I 〇I CH3 — Si——〇I ch3 IS1 〇 S1 八甲基三矽氧烷（OMTS)、 ch3 ch3 ch3 I I I CH3 — Si —〇—Si 〇-Si - CH3 I I I ch3 ch3 ch3 與四曱基環四矽氧烷（TMCTS)
2060-5942-PF(Nl).ptd 第60頁 1234843 六、申請專利範圍 Η Η I I CH3 — Si — 0 — Si — CH3 I I 〇 〇 I I CH3 ——Si — O — Si — CH3 I I Η H 中之任一種。 2 6 ·如申請專利範圍第1、1 2、1 9或2 3項所述之半導體 裝置之製造方法，其中上述含有矽氧烷之含矽有機化合物_ 係六曱基二矽氧烷（HMDSO : (CH3)3Si-0-Si (CH3)3)、八曱基 環四矽氧烷（0MCTS)、 ch3 CH3 — Si — Ο — Si — CH3 〇 〇 CH3 一 Si 一 Ο — Si — CH3 ch3 ch3 八曱基三矽氧烷（OMTS)
2060-5942-PF(Nl).ptd 第61頁 1234843 六、申請專利範圍
CH3 CH3-Sl CH3 CH3 ch3I —Si - CH3I ch3 與四甲基環四矽氧烷（TMCTS) Η CH3 — SiI 〇 HI 〇〜Si — ch3I 〇
,^ . 合物 ° 中任一種、且至少一甲基（CH3)以F置換之I導體 27.如申請專利範圍第i、12、19或㈡項所述之、 裝置之製造方法，其中上述具有CH3基之含矽有基化5二 甲基曱矽烷（81[13((^3))、二甲基甲矽烷（以[12((：112)2)、二 曱基曱矽烷（SiH(CH3)3)、與四曱矽烷（SiH(CH3)4)中其中〆 種之曱矽烷，或者為三甲基甲氧基矽烷（Si(ch^(〇CH3))、 二甲基二曱氧基矽烷（Si(CH3)2(〇CH3)2)、與曱基三曱氧基 矽烷（丁MS : Si(CH3)(OCH3)3)中其中一種之烷氧基矽烷。# 28·如申請專利範圍第i、12、19或23項所述之半導體 裝置之製造方法，其中於上述成膜氣體中添加CxHy(x、y ^ 正t數）CxHyFz或CxHyBz(x、y為〇(但除了x = y = 〇)或正整…
1234843 六、申請專利範圍 數，Z為正整數）。 2 9 .如申請專利範圍第2 8項所述之半導體裝置之製造 方法，其中上述CxHy為(：2扎。 3 0 .如申請專利範圍第2 8項所述之半導體裝置之製造 方法，其中上述CxHyFz SC3F8、（:4F8、或CHF3。 3 1 .如申請專利範圍第2 8項所述之半導體裝置之製造 方法，其中上述CxHyBz為82116。 3 2, —種半導體裝置之製造方法，包括： 利用申請專利範圍第1項所述之半導體裝置之製造方 法來形成低介電常數絕緣層之步驟；及 利用申請專利範圍第1 9項所述之半導體裝置之製造方 法來形成阻障絕緣層之步驟。 3 3. —種半導體裝置之製造方法，包括： 利用申請專利範圍第1項所述之半導體裝置之製造方 法來形成低介電常數絕緣層之步驟；及 利用申請專利範圍第2 3項所述之半導體裝置之製造方 法來形成阻障絕緣層之步驟。 3 4 .如申請專利範圍第3 2或3 3項所述之半導體裝置之 製造方法，其中於上述形成低介電常數絕緣層之步驟後， 包括使上述低介電常數絕緣層不暴露於大氣中，以形成上 述阻障絕緣層之步驟。 3 5. —種半導體裝置之製造方法，包括： 利用申請專利範圍第1 2項所述之半導體裝置之製造方 法來形成低介電常數絕緣層之步驟；及
2060-5942-PF(Nl).ptd 第63頁 1234843 六、申請專利範圍 利用申請專利範圍第1 9項所述之半導體裝置之製造方 法來形成阻障絕緣層之步驟。 3 6 . —種半導體裝置之製造方法，包括： I利用申請專利範圍第1 2項所述之半導體裝置之製造方 法來形成低介電常數絕緣層之步驟；及 利用申請專利範圍第2 3項所述之半導體裝置之製造方 法來形成阻障絕緣層之步驟。 3 7 ·如申請專利範圍第3 5或3 6項所述之半導體裝置之 製造方法，其中於形成上述低介電常數絕緣層之步驟後， 包括使上述低介電常數絕緣層不暴露於大氣中，而形成上_ 述阻障絕緣層之步驟。 3 8 ·如申請專利範圍第1 、1 2、1 9、2 3、3 2、3 3、3 5或 3 6項所述之半導體裝置之製造方法，其中於上述基板上形 成主要之配線或電極。 3 9 · —種半導體裝置，以申請專利範圍第1、1 2、1 9、 2 3、3 2、3 3、3 5或3 6項所述之半導體裝置之製造方法所製 造。 _
2060-5942-PF(Nl).ptd 第64頁
TW092128984A 2002-10-24 2003-10-20 Semiconductor manufacturing device and the manufacturing method for the same TWI234843B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002310113 2002-10-24
JP2003010026A JP3845061B2 (ja) 2002-10-24 2003-01-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200416937A TW200416937A (en) 2004-09-01
TWI234843B true TWI234843B (en) 2005-06-21

Family

ID=32179096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092128984A TWI234843B (en) 2002-10-24 2003-10-20 Semiconductor manufacturing device and the manufacturing method for the same

Country Status (6)

Country Link
US (1) US7329612B2 (zh)
EP (1) EP1555687A1 (zh)
JP (1) JP3845061B2 (zh)
KR (1) KR100771122B1 (zh)
TW (1) TWI234843B (zh)
WO (1) WO2004038782A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110384310A (zh) * 2019-07-31 2019-10-29 广东胜大科技有限公司 一种鞋头鞋踵冷热定型一体机

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670049A4 (en) 2003-09-17 2008-06-04 Tokyo Electron Ltd PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM
FR2908558B1 (fr) * 2006-11-13 2008-12-19 Commissariat Energie Atomique Materiau d'electrolyte silicie pour pile a combustible, procede pour sa realisation et pile a combustible mettant en oeuvre un tel materiau.
US8227040B2 (en) * 2006-12-29 2012-07-24 3M Innovative Properties Company Method of curing metal alkoxide-containing films
EP2111480A2 (en) * 2006-12-29 2009-10-28 3M Innovative Properties Company Method of making inorganic or inorganic/organic hybrid films
KR101354661B1 (ko) * 2007-10-18 2014-01-24 삼성전자주식회사 반도체 소자의 제조 방법
CN101945965A (zh) 2007-12-28 2011-01-12 3M创新有限公司 柔性封装膜系统
KR20110033210A (ko) 2008-06-30 2011-03-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 무기 또는 무기/유기 혼성 장벽 필름 제조 방법
JP5202433B2 (ja) * 2009-05-20 2013-06-05 Ｊｘ日鉱日石エネルギー株式会社 液体物性の測定方法及び装置
CN102241827B (zh) * 2011-05-14 2013-03-20 中南林业科技大学 一种天然植物纤维与聚乳酸界面调控方法
US10790140B2 (en) * 2017-02-14 2020-09-29 Applied Materials, Inc. High deposition rate and high quality nitride
US11587789B2 (en) 2020-03-06 2023-02-21 Applied Materials, Inc. System and method for radical and thermal processing of substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012535A1 (en) * 1991-01-08 1992-07-23 Fujitsu Limited Process for forming silicon oxide film
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP3084367B1 (ja) 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
JP3348084B2 (ja) 1999-12-28 2002-11-20 キヤノン販売株式会社 成膜方法及び半導体装置
JP3600507B2 (ja) 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110384310A (zh) * 2019-07-31 2019-10-29 广东胜大科技有限公司 一种鞋头鞋踵冷热定型一体机

Also Published As

Publication number Publication date
TW200416937A (en) 2004-09-01
US20060099725A1 (en) 2006-05-11
JP3845061B2 (ja) 2006-11-15
WO2004038782A1 (ja) 2004-05-06
KR100771122B1 (ko) 2007-10-29
KR20050083787A (ko) 2005-08-26
US7329612B2 (en) 2008-02-12
JP2004200626A (ja) 2004-07-15
EP1555687A1 (en) 2005-07-20

Similar Documents

Publication Publication Date Title
TW493244B (en) Semiconductor device and method of manufacturing the same
TW466632B (en) Method of depositing a low K films using an oxidizing plasma
US7226876B2 (en) Method of modifying interlayer adhesion
US6541397B1 (en) Removable amorphous carbon CMP stop
JP4410783B2 (ja) 低誘電率膜を作製する方法
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
TW546694B (en) Semiconductor device and method of manufacturing the same
TW520550B (en) Semiconductor device and method of manufacturing the same
TW200537644A (en) Deposition method and semiconductor device
TWI238471B (en) Low dielectric constant insulating film and method of forming the same
TWI234843B (en) Semiconductor manufacturing device and the manufacturing method for the same
CN101316945B (zh) 低介电常数薄膜的灰化/湿法蚀刻损伤的抵抗性以及整体稳定性的改进方法
TW200428493A (en) Ultra low k (ulk) SiCOH film and method
TW200300965A (en) Semiconductor device and method of manufacturing the same
TW498504B (en) Semiconductor device and method of manufacturing the same
KR20110122830A (ko) 절연막 재료, 이 절연막 재료를 이용한 성막방법 및 절연막
KR100476127B1 (ko) 반도체장치 및 그 제조방법
TW531835B (en) Film forming method, semiconductor device and manufacturing method of the same
TWI294147B (en) Deposition method, method of manufacturing semiconductor device, and semiconductor device
TW200913067A (en) Improved low k porous SiCOH dielectric and integration with post film formation treatment
TWI301297B (zh)
TW201120943A (en) Technique for improving the adhesiveness of fluorocarbon (CFx) film by oxygen-containing doping of amorphous carbon (small amount of silicon added)
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
Wang et al. Low dielectric constant films prepared by plasma-enhanced chemical vapor deposition from trimethylsilane

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees