KR930011279A - 반도체장치의 도전층접속구조 및 그 제조방법 - Google Patents

반도체장치의 도전층접속구조 및 그 제조방법 Download PDF

Info

Publication number
KR930011279A
KR930011279A KR1019920020626A KR920020626A KR930011279A KR 930011279 A KR930011279 A KR 930011279A KR 1019920020626 A KR1019920020626 A KR 1019920020626A KR 920020626 A KR920020626 A KR 920020626A KR 930011279 A KR930011279 A KR 930011279A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
connection
titanium silicide
forming
Prior art date
Application number
KR1019920020626A
Other languages
English (en)
Other versions
KR970009274B1 (ko
Inventor
켄이치 모리
가쓰히로 쓰카모도
Original Assignee
시키모리야
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3323923A external-priority patent/JP2983098B2/ja
Priority claimed from JP04050839A external-priority patent/JP3109687B2/ja
Application filed by 시키모리야, 미쓰비시덴키 가부시키가이샤 filed Critical 시키모리야
Publication of KR930011279A publication Critical patent/KR930011279A/ko
Application granted granted Critical
Publication of KR970009274B1 publication Critical patent/KR970009274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

관통공(49)형성시 노출되는 불순물영역(37)상에 형성된 자연산화막을 CVD방법에 의하여 형성되는 티타늄실리사이드층(51)으로 환원시킨다.
자연산화막은 티타늄실리사이드막(51)의 형성시기에 환원된다.
티타늄실리사이드막(51)을 형성하는데 사용하는 실리콘은 실리콘이 포함된 가스로부티 공급되므로 티타늄실리사이드막(51)이 지나치게 불순물영역(37)으로 침투하는 것을 방지할 수 있다.

Description

반도체장치의 도전층접속구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도-제7도는 이 발명의 제1실시예에 이한 제1-제6의 제조공정을 각각 표시하는 MOS전계효과 트랜지스터.

Claims (22)

  1. 상부도전층(73)과 하부도전층(59)을 전기적으로 접속하는 반도체장치의 도전층접속구조의 제조방법으로서 상기 하부도전층(59)상에 형성된 절연층(61)을 선택적으로 에칭하여 상기 하부도전층(59)에 도달하는 관통공(63)을 형성하는 공정을 구비하고 상기 관통공(63)내의 상기 하부도전층(59)상에 자연산화막(67)이 형성되어있으며, 추가로 티타늄을 포함하는 가스와 실리콘을 포함하는 가스를 사용하는 CVD방법 또는 타겟로서의 티타늄실리사이드에 의한 스퍼터링방법에 의하여 자연 산화막(67)상에 티타늄 실리사이드층(69)을 형성하여 상기 자연산화막을 환원하는 공정과, 상기 관통공(63)내에 상기 상부도전층(73)과 상기 하부 도전층을 전기적으로 접속하는 접속도전층(71)을 형성하는 공정과, 상기 절연층(61)상에 상기 접속도전층(71)과 전기적으로 접속하는 상기 상부 도전층(73)을 형성하는 공정으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  2. 제1항에 있어서, 상기 접속도전층(71)은 CVD방법으로 형성된 반도체장치의 도전층 접속구조의 제조방법.
  3. 제1항에 있어서, 상기 접속도전층(71)은 TiN 또는 Ti로 구성되는 반도체장치의 도전층접속구조의 제조방법.
  4. 제1항에 있어서, 상기 자연산화막(67)의 환원공정은 티타늄을 포함하는 가스와 실리콘을 포함하는 가스를 사용하는CVD방법 또는 타켓으로서의 티타늄실리사이드에 의한 스퍼터링방법에 의하여 상기 절연막(61)상, 상기 관통공(63)의 측벽상 그리고 상기 자연산화막(67)상에 티타늄실리사이드층(69)을 형성하여 이 자연산화막(67)상에 형성된 티타늄실리사이드층(69)에 의하여 상기 자연막(67)을 환원하는 공정으로 구성되고, 상기 접속도전층(71)을 형성하는 공정은 상기 티타늄실리사이드층(69)상에 상기 관통공(63)을 충전하는 접속도전층(71)을 형성하는 공정과, 상기 절연층(61)상의 상기 티타늄 실리사이드층(69)과 상기 접속도전층(71)을 에칭제거하는 공정으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  5. 제4항에 있어서, 상기 상부도전층은 TiN층(99)으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  6. 제4항에 있어서, 상기 상부도전층은 TiN층(99)과 W층(105) 으로된 2층구조로 구성된 반도체 장치의 도전층접속구조의 제조방법.
  7. 제1항에 있어서, 상기 자연산화막(67)을 환원하는 공정은 선택적인 CVD방법에 의하여 자연산화막(67)상에 선택적으로 티타늄실리사이드층(81)을 형성하여 상기 자연산화막(67)을 환원시키는 공정인 반도체장치의 도전층접속구조의 제조방법.
  8. 제1항에 있어서, 상기 자연산화막(67)을 환원하는 공정은 티타늄을 포함하는 가스와 실리콘을 포함하는 가스를 사용하는 CVD방법 또는 타켓로서의 티타늄실리사이드에 의한 스퍼터링방법에 의하여 상기 절연층(101)상, 상기 관통공(103)의 측벽상 그리고 상기 자연산화막(67)상에 티타늄실리사이충(97)을 형성하여 상기 자연산화(67)상의 상기 티타늄실리사이드층(97)에 의하여 상기 자연산화막(67)올 환원시키는 공정으로 구성되고, 상기 접속도전층올 형성하는 공정은 상기 티타늄실리사이드층(97)상에 관통공(103)을 충전하는 상기 접속도전층(99)을 형성하는 공정으로 구성되며, 상기 상부도전층을 형성하는 공정은 상기 절연층(101)상에 잔류하고 있는 상기 접속도전층(99)상에 또 하나의 도전층(105)를 형성하는 공정과, 상기 상부도전층을 형성하는 상기 티타늄실리사이드층(97), 상기 접속도전층(99), 그리고 또 하나의 도전층(105)를 패터닝하는 공정으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  9. 제8항에 있어서, 상기 또하나의 도전층(105)은 텅스텐으로 구성된 반도체장치의 도전층접속 구조의 제조방법.
  10. 제1항에 있어서, 상기 자연산화막(67)을 환원하는 공정은 티타늄을 포함하는 가스와 실리콘을 포함하는 가스를 사용하는 CVD방법 또는 타켓로서의 티타늄실리사이드에 의한 스퍼터링방법에 의하여 상기 절연막(117)상, 상기 관통공(119)의 측벽상 그리고 상기 자연산화막(67)상에 티타늄실리사이드층(113)올 형성하여 상기 자연산화막(67)상의 상기 티타늄실리사이드충(113)에 의하여 상기 자연산화막(67)을 환원시키는 공정으로 구성되고, 상기 접속도전층을 형성하는 공정은 상기 티타늄실리사이드층(113)상에 상기 관통공(119)을 충전하는 상기 접속도전층(115)을 형성하는 공정으로 구성되며, 상기 상부도전층을 형성하는 공정은 상기 절연층(117)상에 상기 상부도전층을 형성하는 상기 접속도전층(115)와 상기 티타늄실리사이드층(113)을 패터닝하는 공정으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  11. 제1항에 있어서, 상기 접속도전층을 형성하는 공정은 상기 티타늄실리사이드층(127)상에 상기 접속도전층(129)을 형성하고 또한 상기 접속도전층(129)상에 매립한 도전층(131)을 형성하여 상기 관통공을 충전하는 공정과, 상기 절연층(133), 상기 접속도전층(129), 그리고 상기 매립한 도전층(131)상의 상기 티타늄 실리사이드층(127)을 에칭으로 제거하는 공정으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  12. 제11항에 있어서, 상기 매립한 도전층(131)은 텅스텐으로 구성된 반도체장치의 도전층접속 구조의 제조방법.
  13. 상부도전층(73)과 하부도전층(59)을 전기적으로 접속하는 반도체장치의 도전층접속구조로서, 상기 하부도전층(59)상에 상기 하부도전층(59)에 도달하는 관통공(63)을 가진 절연층(61)과, 상기 관통궁(63)내 상기 하부도전층(59)상에 형성된 티타늄실리사이드층(69)과, 상기 관통공(63)내에 TiN 또는 Ti로 형성되고 상기 티타늄실리사이드층(69)과 상기 상부도전층(73)을 전기적으로 접속하는 접속도전층(71)으로 구성되고, 상기 관통공(63) 내에는 TiN(O)가 존재하지 않으며, 상기 접속도전층(71)과 전기적으로 접속된 상기 상부 도전층(73)은 상기 절연층(61)상에 형성되는 것을 특징으로 하는 반도체장치의 도전층접속구조.
  14. 제13항에 있어서, 상기 관통공(63)의 측벽에는 그위에 형성된 상기 티타늄실리사이드층(69)이 있는 반도체장치의 도전층접속구조.
  15. 제13항에 있어서, 상기 하부도전층(59)은 실리콘을 포함하는 불순물영역으로 구성된 반도체 장치의 도전층접속구조.
  16. 제13항에 있어서, 상기 하부도전층(59)은 소스/드레인영역으로 구성된 반도체장치의 도전층 접속구조.
  17. 제13항에 있어서, 상기 접속도전층(99)과 상부도전층(99)은 동일물질로 형성된 반도체장치의 도전층접속구조.
  18. 제17항에 있어서, 상부도전층은 추가로 또 하나의 도전층(105)를 포함하는 반도체장치의 도전층 접속구조.
  19. 제18항에 있어서, 상기 또 다른 도전층(105)은 텅스텐으로 구성된 반도체장치의 도전층접속구조.
  20. 제13항에 있어서, 상기 접속도전층은 텅스텐막(131)으로 구성된 반도체장치의 도전층접속구조.
  21. 상부도전층(153)과 하부도전층(143)을 전기적으로 접속하는 반도체장치의 도전층접속구조의 제조방법이며, 상기 하부도전층(143)상에 형성된 절연층(147)을 선택적으로 에칭하여 상기 하부도전층(143)에 도달하는 관통공(151)을 형성하는 공정과, 상기 관통공(151)을 CVD방법에 의하여 TiN만으로된, Ti만으로된 또는 TiSi2만으로된 접속도전층(149)으로 충전하는 공정과, 상기 접속도전층(149)에 전기적으로 접속된 상기 절연막(147)상에 단층구조의 상부도전층(153)을 형성하는 공정으로 구성된 반도체장치의 도전층접속구조의 제조방법.
  22. 제21항에 있어서, 상기 접속도전층(195)와 상부도전층(195)은 동일물질로 형성된 반도체 장치의 도전층접속구조의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920020626A 1991-11-11 1992-11-04 반도체장치의 도전층접속구조 및 그 제조방법 KR970009274B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3323923A JP2983098B2 (ja) 1991-11-11 1991-11-11 半導体装置の製造方法
JP91-323923 1991-11-11
JP92-50839 1992-03-09
JP04050839A JP3109687B2 (ja) 1992-03-09 1992-03-09 半導体装置の導電層接続構造の製造方法

Publications (2)

Publication Number Publication Date
KR930011279A true KR930011279A (ko) 1993-06-24
KR970009274B1 KR970009274B1 (ko) 1997-06-09

Family

ID=26391314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020626A KR970009274B1 (ko) 1991-11-11 1992-11-04 반도체장치의 도전층접속구조 및 그 제조방법

Country Status (3)

Country Link
US (1) US5534730A (ko)
KR (1) KR970009274B1 (ko)
DE (1) DE4238080C2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443219B2 (ja) 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
FR2742924B1 (fr) * 1995-12-22 1998-03-20 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6107190A (en) * 1997-01-30 2000-08-22 Nec Corporation Method of fabricating semiconductor device
US5930671A (en) 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
KR100292943B1 (ko) 1998-03-25 2001-09-17 윤종용 디램장치의제조방법
US6399490B1 (en) * 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6784105B1 (en) * 2003-04-09 2004-08-31 Infineon Technologies North America Corp. Simultaneous native oxide removal and metal neutral deposition method
US7407882B1 (en) 2004-08-27 2008-08-05 Spansion Llc Semiconductor component having a contact structure and method of manufacture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567304B2 (ko) * 1972-08-28 1981-02-17
US4557943A (en) * 1983-10-31 1985-12-10 Advanced Semiconductor Materials America, Inc. Metal-silicide deposition using plasma-enhanced chemical vapor deposition
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS6455861A (en) * 1987-08-27 1989-03-02 Mitsubishi Electric Corp Semiconductor device
JP2581097B2 (ja) * 1987-08-31 1997-02-12 ソニー株式会社 半導体装置
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
JPH03192768A (ja) * 1989-12-21 1991-08-22 Fujitsu Ltd 半導体装置
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5216282A (en) * 1991-10-29 1993-06-01 International Business Machines Corporation Self-aligned contact studs for semiconductor structures
US5275715A (en) * 1992-01-23 1994-01-04 Micron Technology Inc. Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby

Also Published As

Publication number Publication date
US5534730A (en) 1996-07-09
DE4238080C2 (de) 2002-10-31
DE4238080A1 (en) 1993-05-13
KR970009274B1 (ko) 1997-06-09

Similar Documents

Publication Publication Date Title
KR930017188A (ko) 전계효과 트랜지스터 및 그 제조방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR970063577A (ko) 금속 배선 구조 및 형성방법
KR930011279A (ko) 반도체장치의 도전층접속구조 및 그 제조방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR930020561A (ko) 반도체 집적 회로 장치의 제조방법
KR950021516A (ko) 반도체 집적회로 장치
KR970008418A (ko) 에칭으로부터 비아 홀을 보호하기 위한 보호층을 포함하는 반도체 장치
KR930005118A (ko) 반도체 장치의 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR930011110A (ko) 반도체 기억소자의 비트라인 제조 방법 및 그 구조
KR100273287B1 (ko) 반도체소자의배선구조
KR970072098A (ko) 반도체 소자의 금속배선 형성 방법
KR940003066A (ko) 콘택홀 접속방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR980006290A (ko) 강유전체 램 제조 방법
KR960026221A (ko) 반도체 소자 제조방법
KR980011874A (ko) 스터드 비트 라인 형성방법
KR970053511A (ko) 반도체소자의 도전배선 제조방법
KR950024264A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR930003348A (ko) BiCMOS 소자의 제조 방법
KR900010931A (ko) 콘택부위의 불순물 확산방지방법
TW352475B (en) A method to prevent peeling from polysilicon/tungsten silicide structure
KR19980069284A (ko) 반도체 소자의 배선 형성방법
KR970003970A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee