KR100240649B1 - 삼원계 확산 방지막 형성 방법 - Google Patents

삼원계 확산 방지막 형성 방법 Download PDF

Info

Publication number
KR100240649B1
KR100240649B1 KR1019960052620A KR19960052620A KR100240649B1 KR 100240649 B1 KR100240649 B1 KR 100240649B1 KR 1019960052620 A KR1019960052620 A KR 1019960052620A KR 19960052620 A KR19960052620 A KR 19960052620A KR 100240649 B1 KR100240649 B1 KR 100240649B1
Authority
KR
South Korea
Prior art keywords
refractory metal
diffusion barrier
silicide
metal nitride
barrier film
Prior art date
Application number
KR1019960052620A
Other languages
English (en)
Other versions
KR19980034537A (ko
Inventor
김윤태
전치훈
백종태
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960052620A priority Critical patent/KR100240649B1/ko
Priority to US08/959,095 priority patent/US6066554A/en
Publication of KR19980034537A publication Critical patent/KR19980034537A/ko
Application granted granted Critical
Publication of KR100240649B1 publication Critical patent/KR100240649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Abstract

배선 금속의 특성 개선을 위한 열처리 공정에 의해 배선 금속의 확산 방지막 내부로의 확산 속도와 실리콘의 확산 방지막 내부로의 확산 속도가 상이한 점을 이용하여 상부의 배선 금속이 확산 방지막 내부를 완전히 관통하여 하부의 실리콘층에 도달하기 전에 확산 방지막 내부에 침투한 실리콘과 이원계 확산 방지막간에 화합물을 형성하게 함으로써 확산 방지 특성이 우수한 삼원계 확산 방지막 형성 방법이 개시된다.

Description

삼원계 확산 방지막 형성 방법
본 발명은 반도체 배선용 확산 방지막 형성 방법에 관한 것으로, 특히 내화금속의 질화물 또는 내화 금속과 질소의 화합물을 원재료로 하는 삼원계 확산 방지막의 형성 방법에 관한 것이다.
반도체 금속 배선 공정에서 이상적인 확산 방지막은 하부층과의 낮은 반응성(reactivity)에 의해 금속과 실리콘 또는 금속과 실리콘 산화막(SiO2)과의 계면에서 물리화학적으로 안정하여야 하고, 고온에서의 결정립계(grain boundary)를 통한 확산을 방지하기 위해 비정질 구조를 가져야 한다. 특히, 비교적 낮은 온도에서 쉽게 확산을 시작하는 구리(Cu)용 확산 방지막으로의 사용을 위해서 현재까지 Ta-Si, Ti-Si, Ta-N, Ti-N 등의 비정질 형태 이원계 화합물 또는 Ti-Si-N, Ta-Si-N, W-Si-N 등의 삼원계 화합물이 유력한 확산 방지막으로 거론되고 있다. 또한, 이원계 화합물은 다결정 구조에 의해 낮은 확산 방지 온도 특성(실리콘 및 구리와의 반응온도: Ti ; 200℃, Ta; 500℃)을 갖는 단일원 천이 금속(single transition metal)의 단점을 보완하기 위해 실리콘의 추가에 의해 결정립계를 최소화 하는 Ta74Si26등 비정질 형태의 화합물을 형성하고 있다. 그러나, 이원계 화합물의 결정화 온도(crystallization temperature)가 구리와의 접합(contact) 형성시 급격히 감소하여 확산 방지 특성의 열화를 가져오게 된다. 예를 들어, Ta74Si26의 경우 850℃에서 650℃로 감소한다. 따라서, 이원계 확산 방지막의 특성 개선을 위해서는 질소 등의 다른 원소의 첨가에 의해 높은 결정화 온도를 갖는 비정질 형태의 삼원계 화합물의 형성이 요구된다.
종래 삼원계 박막 형성 방법은 다음과 같이 크게 세가지 방법에 의해 형성할 수 있다.
첫째, 원하는 조성비로 삼원계 물질(Ti-Si-N, Ta-Si-N, W-Si-N)의 타겟을 제작하고, 상기 타겟을 스퍼터링하여 증착한다.
둘째, 원하는 조성비로 이원계 물질(Ta-Si, Ti-Si, W-Si)의 타겟을 제작하고, 상기 타겟을 질소 분위기에서 반응성 스퍼터링하여 증착한다. 이때, 상기 이원계 물질과 질소가 반응하여 삼원계 물질이 형성된다.
셋째, 삼원계 화합물의 원소가 포함된 가스 또는 액체 전구체(precursor)를 사용하여 화학 기상 증착법(CVD; Chemical Vapour Deposition)으로 증착한다.
일반적인 삼원계 박막의 형성 방법중 스퍼터링에 의한 증착은 균일한 조성비의 타겟을 제작하여야 하고, 반응성 스퍼터링의 경우는 박막 조성 제어를 위한 질소 분위기의 정밀한 조절이 필요하다. 또한, 화학 증착에 의한 경우도 정확한 조성비의 박막 증착을 위해서는 원료 기체의 주입이 정밀하게 제어 되어야 하고, 유기 금속 화학 증착법에 의한 경우는 우수한 증착 특성을 가진 전구체의 제작과 증착의 재현성 확보가 매우 어렵다.
따라서, 본 발명은 기존의 스퍼터링 방법 및 화학 증착법의 문제점을 극복하고 공정의 단순화를 이루기 위해 초기에 이원계 화합물을 증착하고 열처리에 의한 실리콘의 외향 확산(out-diffusion)으로 삼원계 화합물을 형성하는 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 제1실시예는 실리콘 기판 상부에 실리사이드를 증착하는 단계와, 상기 실리사이드 상부에 내화 금속 질화물을 증착하는 단계와, 상기 내화금속 질화물 상부에 배선 금속을 증착하는 단계와, 열처리 공정을 수행하여 상기 실리사이드 및 내화 금속 질화물 사이에 삼원계 확산 방지막을 형성하는 단계로 이루어진 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 제2실시예는 실리콘 기판 상부에 내화 금속 질화물을 증착하는 단계와, 상기 내화 금속 질화물 상부에 배선 금속을 저온 증착하는 단계와, 상기 실리콘 기판 상부에 실리사이드가 형성됨과 동시에 상기 내화 금속 질화물 및 상기 실리사이드 사이에 삼원계 확산 방지막이 형성되도록 열처리 공정을 실시하는 단계로 이루어진 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 제3실시예는 실리콘 기판 상부에 내화 금속을 증착하는 단계와, 상기 내화 금속을 열변환하여 실리콘 기판 상부에 실리사이드와 내화 금속 질화물을 동시에 형성하는 단계와, 상기 내화 금속 질화물 상부에 배선 금속을 저온 증착하는 단계와, 열처리 공정을 실시하여 상기 실리사이드 및 내화 금속 질화물 사이에 삼원계 확산 방지막을 형성하는 단계로 이루어진 것을 특징으로 한다.
제1(a)도 내지 제1(d)도는 본 발명의 제1실시예에 따른 삼원계 확산 방지막 형성 방법을 순서적으로 도시한 단면도.
제2(a)도 내지 제2(c)도는 본 발명의 제2실시예에 따른 삼원계 확산 방지막 형성 방법을 순서적으로 도시한 단면도.
제3(a)도 내지 제3(d)도는 본 발명의 제3실시예에 따른 삼원계 확산 방지막 형성 방법을 순서적으로 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 실리사이드
3 : 내화 금속 질화물 4 : 배선 금속
5 : 삼원계 확산 방지막 6 : 내화 금속
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1(a)도 내지 제1(d)도는 본 발명의 제1실시예에 따른 삼원계 확산 방지막 형성 방법을 순서적으로 도시한 단면도이다.
제1(a)도는 실리콘 기판(1) 상부에 접촉 저항을 낮추기 위해 내화 금속계의 실리사이드(2)를 증착한 단면도이다.
제1(b)도는 실리사이드(2) 상부에 TiN, TaN, WN 등의 내화 금속 질화물(3)을 증착한 단면도이다.
제1(c)도는 내화 금속 질화물(3) 상부에 알루미늄,구리 등의 배선 금속(4)을 저온 증착한 단면도이다.
제1(d)도는 열처리 공정에 의해 배선 금속(4)의 특성 개선과 더블어 실리콘을 외향 확산시키므로써 실리콘의 확산으로 내화 금속 질화물(3)에 주입된 실리콘과 내화 금속 질화물(3)간의 반응에 의하여 삼원계 확산 방지막(5)을 형성한 단면도이다. 상기에서 삼원계 확산 방지막(5)은 열처리공정 동안 이원계 물질인 TiN, TaN, WN 등의 내화 금속 질화물(3)과 실리사이드(2) 내의 Si와 반응하여 실리사이드(2)와 내화금속 질화물(3)과의 계면 부분에 Ti-Si-N, Ta-Si-N, W-SiN와 같은 삼원계 화합물로 이루어진다.
제2(a)도 내지 제2(c)도는 본 발명의 제2실시예에 따른 삼원계 확산 방지막 형성 방법을 순서적으로 도시한 단면도이다.
제2(a)도는 실리콘 기판(1) 상부에 TiN, TaN, WN 등의 내화 금속 질화물(3)을 증착한 단면도이다.
제2(b)도는 내화 금속 질화물(3) 상부에 알루미늄, 구리 등의 배선 금속(4)을 저온 증착한 단면도이다.
제2(c)도를 참조하면, 배선 금속(4)의 특성 개선과 더불어 실리콘을 외향 확산 시키기 위해 열처리 공정을 실시한다. 그 결과 내화 금속 질화물(3) 내의 금속 이온과 실리콘 기판(1) 내의 실리콘과 반응하여 실리콘 기판(1)과 내화 금속 질화물(3) 계면에 실리사이드(2)가 형성됨과 동시에 내화 금속 질화물(3)로 실리콘이 확산되어 삼원계 확산 방지막(5)이 형성되고 반응하지 않은 내화 금속 질화물(3)은 잔존하게 된다.
제3(a)도 내지 제3(d)도는 본 발명의 제3실시예에 따른 삼원계 확산 방지막 형성 방법을 순서적으로 도시한 단면도이다.
제3(a)도는 실리콘 기판(1) 상부에 Ti, Ta, W 등의 내화 금속(6)을 증착한 단면도이다.
제3(b)도는 내화 금속(6)을 질소 분위기에서 열변환하여 내화 금속 질화물(3)과 실리사이드(2)를 동시에 형성한 단면도이다.
제3(c)도는 내화 금속을 열변환하여 형성된 내화 금속 질화물(3) 상부에 알루미늄, 구리 등의 배선 금속(4)을 저온 증착한 단면도이다.
제3(d)도는 열처리 공정에 의해 배선 금속(4)의 특성 개선과 더불어 실리콘을 외향 확산시키므로써 실리콘의 확산으로 내화 금속 질화물(3)에 주입된 실리콘과 내화 금속 질화물(3)간의 반응에 의하여 삼원계 확산 방지막(5)을 형성한 단면도이다.
본 발명에 따른 제1, 제2 및 제3실시예에서 언급한 실리콘의 확산을 위한 열처리는 배선 금속의 특성 개선을 위한 열처리와 동시에 실시하는 것으로 별도의 열처리 공정을 필요로 하지 않는다. 배선 금속의 특성 개선을 위한 열처리는 기존의 배선 공정에서도 필수적으로 사용되고 있는 것으로, 특히 구리 배선의 경우 비저항 등의 특성 개선이 뚜렷하게 나타나는 것으로 알려져 있다. 따라서, 박막의 열처리에 의해 배선 금속의 특성 개선과 더불어 하부 실리콘의 외향 확산과 배선 금속의 확산 방지막 영역으로의 확산이 동시에 일어난다. 이때 배선 금속의 확산 방지막 내부로의 확산 속도에 비해 실리콘의 확산 방지막으로의 확산 속도가 훨씬 빠르다. 이러한 확산 속도의 상이함을 이용하여 상부의 배선 금속이 확산 방자막 내부를 완전히 관통하여 하부의 실리콘 층에도 달하기 전에 확산 방지막 내부에 침투한 실리콘과 이원계 확산 방지막 간의 화합물을 형성함으로써 확산 방지 특성이 우수한 삼원계 화합물을 제조할 수 있다. 그러므로, 위의 방법에 의해 하부로부터 점진적으로 형성되는 삼원계 확산 방지막을 이용하여 배선 금속의 확산을 효율적으로 방지할 수 있다.
상술한 바와 같이 본 발명은 Ti, Ta, W 등의 내화 금속을 증착한 후 열처리에 의해 실리콘 기판 또는 실리사이드 내의 실리콘의 외향 확산에 의해 원하는 삼원계 화합물을 형성한다. 따라서, 상기 열처리 공정은 확산된 실리콘과 이원계 화합물 결합에 충분한 에너지를 공급하게 되어 고품위의 삼원계 확산 방지막을 효과적으로 형성할 수 있도록 한다. 또한, 상기 열처리 공정은 배선 금속의 특성 개선을 위한 열처리와 동시에 실시하므로 별도의 열처리 공정을 필요로 하지 않는다.
즉, 부가적인 열처리 공정 없이 배선 금속의 열처리에 의한 특성 개선과 동시에 확산 특성이 우수한 삼원계 확산 방지막을 형성할 수 있어 공정의 단순화를 이룰 수 있다.

Claims (10)

  1. 실리콘 기판 상부에 실리사이드를 증착하는 단계와, 상기 실리사이드 상부에 내화 금속 질화물을 증착하는 단계와, 상기 내화 금속 질화물 상부에 배선 금속을 증착하는 단계와, 열처리 공정을 실시하여 상기 실리사이드 및 내화 금속 질화물 사이에 삼원계 확산 방지막을 형성하는 단계로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  2. 제1항에 있어서, 상기 실리사이드는 내화 금속계인 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  3. 제1항에 있어서, 상기 내화 금속 질화물은 TiN, TaN 및 WN 중 어느 하나로 이루어지며,상기 삼원계 확산 방지막은 내화 금속 질화물과 실리사이드 내의 Si와 반응하여 Ti-Si-N, Ta-Si-N 및 W-Si-N와 같은 삼원계 화합물로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  4. 제1항에 있어서, 상기 배선 금속은 알루미늄 및 구리 중 어느 하나로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  5. 실리콘 기판 상부에 내화 금속 질화물을 증착하는 단계와, 상기 내화 금속 질화물 상부에 배선 금속을 저온 증착하는 단계와, 상기 실리콘 기판 상부에 실리사이드가 형성됨과 동시에 상기 내화 금속 질화물 및 상기 실리사이드 사이에 삼원계 확산 방지막이 형성되도록 열처리 공정을 실시하는 단계로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  6. 제5항에 있어서, 상기 배선 금속은 알루미늄 및 구리 중 어느 하나로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  7. 실리콘 기판 상부에 내화 금속을 증착하는 단계와, 상기 내화 금속을 열변환하여 실리콘 기판 상부에 실리사이드와 내화 금속 질화물을 동시에 형성하는 단계와, 상기 내화 금속 질화물 상부에 배선 금속을 저온 증착하는 단계와, 열처리 공정을 실시하여 상기 실리사이드 및 내화 금속 질화물 사이에 삼원계 확산 방지막을 형성하는 단계로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  8. 제7항에 있어서, 상기 내화 금속은 Ti, Ta, W 중 어느 하나로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  9. 제7항에 있어서, 상기 열변환은 질소 분위기에서 수행하는 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
  10. 제7항에 있어서, 상기 배선 금속은 알루미늄 및 구리 중 어느 하나로 이루어진 것을 특징으로 하는 삼원계 확산 방지막 형성 방법.
KR1019960052620A 1996-07-11 1996-11-07 삼원계 확산 방지막 형성 방법 KR100240649B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960052620A KR100240649B1 (ko) 1996-11-07 1996-11-07 삼원계 확산 방지막 형성 방법
US08/959,095 US6066554A (en) 1996-07-11 1997-10-28 Method of manufacturing three elemental diffusion barrier layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052620A KR100240649B1 (ko) 1996-11-07 1996-11-07 삼원계 확산 방지막 형성 방법

Publications (2)

Publication Number Publication Date
KR19980034537A KR19980034537A (ko) 1998-08-05
KR100240649B1 true KR100240649B1 (ko) 2000-02-01

Family

ID=19481082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052620A KR100240649B1 (ko) 1996-07-11 1996-11-07 삼원계 확산 방지막 형성 방법

Country Status (2)

Country Link
US (1) US6066554A (ko)
KR (1) KR100240649B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194310B1 (en) * 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
CZ20032169A3 (cs) * 2001-02-12 2004-03-17 H. C. Starck Inc. Tantal-křemíkové a niob-křemíkové substráty pro anody kondenzátorů
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법

Also Published As

Publication number Publication date
US6066554A (en) 2000-05-23
KR19980034537A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
CA1187351A (en) Method for lpcvd co-deposition of metal and silicon to form metal silicide
US5525543A (en) Method of making a semiconductor device using a titanium-rich silicide film
US6291340B1 (en) Method of forming low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
US6194310B1 (en) Method of forming amorphous conducting diffusion barriers
EP0305147B1 (en) Semiconductor contact process
US5723382A (en) Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug
US5635765A (en) Multi-layer gate structure
KR19990051335A (ko) 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
KR100240649B1 (ko) 삼원계 확산 방지막 형성 방법
KR100249828B1 (ko) 확산방지막 형성방법
US5795796A (en) Method of fabricating metal line structure
US5846877A (en) Method for fabricating an Al-Ge alloy wiring of semiconductor device
US6103620A (en) Method for producing titanium silicide
KR0174878B1 (ko) 확산 장벽층 형성방법
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
KR100207521B1 (ko) 반도체장치의 배선형성방법
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100355605B1 (ko) 반도체소자의 콘택전극의 배리어메탈 제조방법
KR100309811B1 (ko) 반도체소자의금속배선형성방법
KR100236984B1 (ko) 금속배선의 전자이주특성 개선 방법
JPH0567585A (ja) 半導体装置の製造方法
KR100457409B1 (ko) 반도체소자의금속배선형성방법
KR0179826B1 (ko) 반도체 소자의 배선 형성방법
KR20000045861A (ko) 반도체소자의 비트라인 형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070919

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee