JPH04247625A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH04247625A
JPH04247625A JP1224391A JP1224391A JPH04247625A JP H04247625 A JPH04247625 A JP H04247625A JP 1224391 A JP1224391 A JP 1224391A JP 1224391 A JP1224391 A JP 1224391A JP H04247625 A JPH04247625 A JP H04247625A
Authority
JP
Japan
Prior art keywords
wiring
single crystal
film
aluminum film
crystal aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1224391A
Other languages
English (en)
Inventor
Tsutomu Fujita
勉 藤田
Toyokazu Fujii
藤居 豊和
Hideji Hirao
秀司 平尾
Yuka Terai
由佳 寺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1224391A priority Critical patent/JPH04247625A/ja
Publication of JPH04247625A publication Critical patent/JPH04247625A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体集積回路の微
細な金属配線の配線形成方法に関するものである。
【0002】
【従来の技術】従来、 0.1〜 0.3μm幅の高信
頼性配線を形成する場合、エレクトロマイグレーション
,ストレスマイグレーションに対する耐性を確保するた
め、タングステン(W)等の高融点金属を使用していた
【0003】
【発明が解決しようとする課題】しかしながら従来の方
法では、 0.1〜 0.3μm幅の配線を形成する場
合、リソグラフィを用いてレジストパターンを形成した
後のドライエッチング工程において、高融点金属配線材
料が 0.1〜 0.3μm以上のグレインサイズを有
するため、配線のショート,細り,断線が発生する。こ
れを図2を用いて説明する。
【0004】図2(a) において、7は絶縁膜、8は
密着性を上げるための配線の下地金属であるTiN、9
はCVD法により形成されたタングステン(W)である
。このとき、タングステン9中に 0.1〜 0.3μ
m程度のグレイン10が存在している。この後、リソグ
ラフィ,エッチングを施すと、図2(b) に示すよう
に、配線11の細り,配線12と配線13のショートが
観察される。これは、グレイン10に沿ってエッチング
が進んだ結果である。このような問題は、 0.5μm
幅以上の配線においてはあまり問題とならないが、1/
4ミクロン幅以下の配線形成では大きな問題となる。
【0005】この発明の目的は、半導体集積回路の高信
頼性を有する超微細な金属配線を高精度かつ高歩留りに
形成できる配線形成方法を提供することである。
【0006】
【課題を解決するための手段】この発明の配線形成方法
は、回路素子の形成された半導体基板上に単結晶導電膜
を形成し、この単結晶導電膜をエッチングして配線の核
となる単結晶導電膜パターンを形成する。その後、選択
CVD法により配線の核となる単結晶導電膜パターンを
覆うように高融点金属からなる配線膜を形成するもので
ある。
【0007】
【作用】この発明の構成によれば、配線の核に単結晶導
電膜パターンを用いることにより、グレインの存在がな
く、容易に超微細な配線を高精度かつ高歩留りに形成す
ることができる。さらに、単結晶導電膜パターンを高融
点金属からなる配線膜で覆うため、高信頼性を有する配
線を形成できる。
【0008】
【実施例】図1はこの発明による配線形成方法を説明す
るための半導体装置の断面図である。図1において、1
はシリコン基板、2は絶縁膜であるSiO2膜、3はコ
ンタクトホール、4は高濃度拡散層、5は単結晶導電膜
である単結晶アルミ膜、6は高融点金属からなるタング
ステン配線膜である。
【0009】まず、SiO2 膜2,コンタクトホール
3および高濃度拡散層4の形成されたシリコン基板1上
に、CVD法により全面に膜厚0.05〜 0.2μm
の単結晶アルミ膜5を形成する。この単結晶アルミ膜5
は、DMAH〔(CH3 )2 AlH〕をソースとし
て、熱分解あるいはプラズマ分解によるCVD法により
堆積を行う。 これにより、高濃度拡散層4上には単結晶アルミ膜が成
長し、SiO2 膜2上には単結晶に近い多結晶アルミ
膜が成長する。この多結晶アルミ膜を、500〜650
℃のアニールにより単結晶化することにより、全体とし
て単結晶アルミ膜5が形成できる。
【0010】つぎに、X線露光やエキシマリソグラフィ
を用いて、厚さ 0.1〜 0.3μmのパターン化し
たレジストを形成する。そして、このレジストをマスク
としてドライエッチングを行い、単結晶アルミ膜5の配
線パターン(配線の核)を形成する。つぎに、パターン
化した単結晶アルミ膜5を核として、WF6 とH2 
またはSiH4 の還元反応によるCVD法でタングス
テン配線膜6を0.01〜 0.1μm選択成長させる
【0011】この実施例によれば、配線パターンをグレ
インが存在しない単結晶導電膜である単結晶アルミ膜5
で形成するため、容易に超微細な配線パターンを実現で
きる。さらに、タングステン配線膜6を形成するのに単
結晶アルミ膜5を核としているため、凹凸がほとんどな
く平坦に成長することができる。このため、配線間隔が
 0.1〜 0.3μmと微小であっても隣どうしの配
線がショートすることがなく、高精度かつ高歩留りな配
線を形成することができる。
【0012】さらに、タングステン配線膜6は高融点金
属であるため、エレクトロマイグレーション,ストレス
マイグレーションに対して耐性の強い高信頼性を有する
配線が形成できる。また、タングステン配線膜6の代わ
りに、Mo,Cu,WSiX ,TiSiX 等の高融
点金属からなる配線膜を用いても同様の効果が得られる
。なお、この実施例では、単結晶アルミ膜5のソースと
してDMAHを用いたが、TIBA(トリイソブチルア
ルミ)を用いてもよい。また、単結晶アルミ膜5の代わ
りに、Cu,TiW,TiN等の単結晶材料からなる単
結晶導電膜を用いても同様の効果が得られる。
【0013】この配線形成方法は、256MDRAM,
1GDRAMをはじめとする 0.1〜0.3μmのデ
ザインルールの超超LSIの製造に著しい効果を発揮す
る。
【0014】
【発明の効果】この発明の配線形成方法は、配線の核に
単結晶導電膜パターンを用いることにより、グレインの
存在がなく、容易に超微細な配線を高精度かつ高歩留り
に形成することができる。さらに、単結晶導電膜パター
ンを高融点金属からなる配線膜で覆うため、高信頼性を
有する配線を形成できる。
【図面の簡単な説明】
【図1】この発明による配線形成方法を説明するための
半導体装置の断面図である。
【図2】従来の配線形成方法の問題点を説明するための
図である。
【符号の説明】
1    シリコン基板 5    単結晶アルミ膜 6    タングステン配線膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  回路素子の形成された半導体基板上に
    単結晶導電膜を形成する工程と、この単結晶導電膜をエ
    ッチングして配線の核となる単結晶導電膜パターンを形
    成する工程と、選択CVD法により前記配線の核となる
    単結晶導電膜パターンを覆うように高融点金属からなる
    配線膜を形成する工程とを含む配線形成方法。
JP1224391A 1991-02-01 1991-02-01 配線形成方法 Pending JPH04247625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1224391A JPH04247625A (ja) 1991-02-01 1991-02-01 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1224391A JPH04247625A (ja) 1991-02-01 1991-02-01 配線形成方法

Publications (1)

Publication Number Publication Date
JPH04247625A true JPH04247625A (ja) 1992-09-03

Family

ID=11799926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1224391A Pending JPH04247625A (ja) 1991-02-01 1991-02-01 配線形成方法

Country Status (1)

Country Link
JP (1) JPH04247625A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981362A (en) * 1996-02-26 1999-11-09 Sharp Kabushiki Kaisha Manufacturing method of wiring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981362A (en) * 1996-02-26 1999-11-09 Sharp Kabushiki Kaisha Manufacturing method of wiring

Similar Documents

Publication Publication Date Title
US7211512B1 (en) Selective electroless-plated copper metallization
US4801559A (en) Process for forming planar wiring using polysilicon to fill gaps
JP2598481B2 (ja) 半導体装置及びその自己整列金属化部分の形成方法
US6344125B1 (en) Pattern-sensitive electrolytic metal plating
JPH0456325A (ja) 半導体装置およびその製造方法
JPH06104341A (ja) 半導体集積回路およびその製造方法
KR19980070753A (ko) 반도체 소자 및 그 제조 공정
JPS60115221A (ja) 半導体装置の製造方法
JPH04247625A (ja) 配線形成方法
JP2001060589A (ja) 半導体装置の製造方法
JPS60111421A (ja) 半導体装置の製造方法
JPH0242748A (ja) 半導体装置
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR0161875B1 (ko) 반도체장치의 배선 형성방법
JPH05152243A (ja) 半導体装置の製造方法
JPH0629399A (ja) 半導体装置の製造方法
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JPH0249011B2 (ja)
JPH04317332A (ja) 半導体装置及びその製造方法
JPH03169018A (ja) 半導体集積回路の製造方法
JPS6127658A (ja) 半導体装置及びその製造方法
JPH01192140A (ja) 半導体集積回路装置
JPH04303925A (ja) 半導体装置の製造方法
JPS5994457A (ja) 半導体装置
JPH04364733A (ja) 配線の形成方法