CN102468144B - 一种提高通孔中钛和氮化钛填充能力的方法 - Google Patents
一种提高通孔中钛和氮化钛填充能力的方法 Download PDFInfo
- Publication number
- CN102468144B CN102468144B CN201010544451.3A CN201010544451A CN102468144B CN 102468144 B CN102468144 B CN 102468144B CN 201010544451 A CN201010544451 A CN 201010544451A CN 102468144 B CN102468144 B CN 102468144B
- Authority
- CN
- China
- Prior art keywords
- titanium
- hole
- wafer
- titanium nitride
- reative cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种提高通孔中钛和氮化钛填充能力的方法,在对晶片通孔填充钛和氮化钛之前,在一个反应室中用射频激发氩气轰击晶片的表面。实验证明,对晶片表面进行RF处理后能显著提高钛和氮化钛的填充能力,有效保证了钨塞和整个后段工艺的实现。该方法节省了工艺成本,适合应用于较低成本的大规模集成电路的生产中。
Description
技术领域
本发明属于半导体技术领域,涉及半导体集成电路的后段工艺制造,尤其涉及一种对通孔进行处理以提高钛和氮化钛填充能力的方法。
背景技术
在半导体集成电路的制作中,钨塞工艺是个特殊的工艺。用化学气相沉积的方法淀积金属钨,主要作用就是进行孔的填充,充当两层金属之间的导线。即使是对深宽比为3∶1的通孔,钨的填充能力也可以达到100%,这个特性是其他金属不可能达到的。
实现通孔钨塞工艺的时候,必需提高钨和硅或二氧化硅之间的粘附力,钛和氮化钛是广泛使用的材料。其中,氮化钛膜具有三个基本用途:(1)用作扩散阻挡层,避免后段工艺的铝扩散进入基片,防止铝与硅互溶而使结产生漏电;(2)用作抗反射涂层(anti-reflectioncoating,ARC),主要是降低下层金属(例如铝)的反射率和改进金属图案化微影技术的解析度,防止小丘状突出物和控制电迁移,有利于曝光;(3)在钨塞制程里,还可以用作钨塞的粘连层,帮助钨附着在氧化硅的表面。不过,由于氮化钛与硅(或二氧化硅)的粘连性差,接触电阻高,需要在溅氮化钛膜之前先溅一层钛膜。钛膜主要起到润湿层的作用,在适当温度下(约500℃),钛易与硅形成低阻化合物硅化钛(TiSi2),因此在钛与硅的界面可以形成欧姆接触,降低通孔的电阻;同时钛还可以清除氧原子,防止形成高电阻率的氧化钨和氧化铝。由此可见,钛和氮化钛的填充能力对于钨塞和整个后段工艺的成功实现有着不可低估的作用。在现有技术条件下,改善通孔中钛和氮化钛的填充能力将有利于钨塞及后段工艺的实现,从而大大提高产品的性能。
在传统的溅射工艺中,钛和氮化钛的淀积容易出现阶梯覆盖不良的问题,当通孔的深宽比增加的时候,例如在多铝的后段工艺,如果没有准直器或者增加下电极的备件很难实现良好的填充能力,造成通孔底部无法填充钛和氮化钛,钨塞工艺也就无法实现,所以,对于传统的PVD(PhysicalVaporDeposition,物理气相沉积)设备,必需靠提高设备的能力,增加有效的配件来提高钛和氮化钛的填充能力,这也相应增加了工艺的成本,因此不适合用于较低成本的大规模集成电路的生产。
发明内容
本发明的目的是克服现有技术的不足,提供一种有效提高通孔中钛和氮化钛填充能力的方法,既能有效节省工艺成本,又能达到同样的工艺需求。
为实现上述目的,本发明采用如下技术方案:
一种提高通孔中钛和氮化钛填充能力的方法,在对晶片通孔填充钛和氮化钛之前,在一个反应室中用射频(radiofrequency,RF)激发氩气轰击晶片的表面。
本发明方法处理的晶片通常是具有介质层,在该介质层内形成有所述通孔。通孔通常深直径0.5~0.7μm,深宽比1.1~2。
本发明方法的具体流程可如图1所示,包括下列步骤:
1)设置一个可进行射频操作的反应室;
2)对该反应室抽真空后通入氩气;
3)将形成了通孔的待处理晶片置于该反应室中;
4)对该反应室施加RF功率激发氩气轰击晶片的表面。
上述步骤2)中,反应室先抽真空至5.0E-7Torr以下,然后通入氩气,一般使氩气气压控制在1~7mT范围内。
上述步骤3)中,一般是通过传输带将待处理的晶片传入反应室中,再通过石英手臂将晶片放置在溅射台上。
上述步骤4)中RF处理较为适宜的功率范围为200~600W,优选为350~500W;RF处理时间50~100s,优选65~80s;在此过程中不需要加热处理,室温(通常为25℃)下操作即可。
本发明通过对晶片的表面进行RF预处理,使其通孔表面粘附金属的能力大大提高。传统的PVD设备是没有射频步骤的,是直接轰击靶材来达到物理沉积的效果,本发明通过实验结果证明:在填充钛和氮化钛之前,增加RF处理步骤能显著提高钛和氮化钛的填充能力,有效保证了钨塞和整个后段工艺的实现。由于通孔的深宽比会随着后段工艺台阶的增加而增加,增加射频的步骤可以相应增加等离子体对通孔开口的轰击,从而通过有效降低的深宽比来实现提高钛和氮化钛的填充能力的效果。该方法节省了工艺成本,适合用于较低成本的大规模集成电路的生产中。
附图说明
图1是本发明方法的操作流程图。
图2是实施本发明方法的设备结构示意图。
图3是实施例1中对未经RF处理的晶片通孔进行Ti/TiN填充的切片结果。
图4是实施例1中对经RF处理后的晶片通孔进行Ti/TiN填充的切片结果。
具体的实施方式
下面结合附图,通过实施例进一步详细描述本发明,但本领域的技术人员应当理解,实施例仅作为说明示例,而不以任何方式限制本发明的范围。
实施例1
首先在晶片上沉积介质层,通过刻蚀在介质层中形成通孔,然后对晶片进行射频处理,最后在通孔上依次沉积钛和氮化钛,并切片检测Ti/TiN的填充情况。具体实施步骤如下:
1、通孔的刻蚀
在长了一层铝(厚度)的晶片上均匀的沉积上介质层并平坦化。所述介质层是由CVD(化学气相沉积法)形成。化学气相沉积是指化学气体或蒸气在晶圆表面产生反应,在表面上以薄膜形式产生固态的产品,其它的副产品是挥发性的,会从表面离开。化学气相沉积方法形成的膜具有结构致密、完整,与衬底黏附性好,台阶覆盖性能好的优点。
所述介质层的组成结构是:等离子增强型二氧化硅层+旋涂玻璃层+等离子增强型二氧化硅层其中二氧化硅层是用等离子增强型化学沉积的方法形成的一种大型有机分子——TEOS(正硅酸乙酯),该有机物具有表面迁移率高及良好的台阶覆盖、共型性和间隙填充的特性,是被广泛选用于作为介电层之一的氧化物。旋涂玻璃则旋涂于二氧化硅层上,其目的主要是用于优化介质层的平坦化效果,旋涂玻璃(SOG-spinonglass)也就是自旋涂布的氧化硅。SOG是一种相当简易的平坦化技术。由于介电层材料是以溶剂的形态覆盖在硅片表面,因此SOG对高低起伏外观的“沟填能力”非常好,可以避免纯粹以CVD法制作介质层时所面临的空洞问题。SOG平坦化工艺流程一般采用三明治结构,即由两层CVD法沉积的SiO2膜包夹着SOG膜。
介质层形成后,涂上通孔的掩膜层光刻胶,然后经过曝光显影过程定义通孔的形貌。
定义了通孔的形貌之后需要进行通孔的刻蚀,通过干法刻蚀和湿法刻蚀相结合的方式在晶片上形成通孔。通孔的作用是连接上下两层导电层,形成一条通路。刻蚀条件:RF功率200-800W;气压200-500mT;工作气体为四氟化碳40-60sccm、三氟甲烷90-120sccm和氩气300sccm(最佳体积比例为50∶100∶300);处理时间60-150s。刻蚀形成的通孔角度80-90度,通孔深直径0.5μm-0.7μm。
由于工艺需要,目前的通孔角度都控制在85-90度,深宽比接近2∶1,这些工艺的需求都相应增加了钛和氮化钛填充的难度。
2、RF处理
该反应步骤是通过PVD(物理气相沉积)的方法完成。物理气相沉积是指在一定的电场、压力作用下,气体(一般是氩气)辉光放电产生氩离子,氩离子在电场作用下以一定的能量轰击靶材料,进行能量交换,靶原子获得能量离开靶表面最终淀积在载体上。在该步骤中离化的氩原子直接轰击晶片,对晶片表面的通孔形貌进行处理。
将形成通孔后的晶片放入如图2所示的反应室11中。该反应室11内设置有支持并固定晶片12的石英手臂部件13,并设有出气管15连接真空泵14,进气管16通过通气阀门18连通氩气源17,射频源19则一端连接射频电源,另一端连接溅射台20底部。
晶片12放入反应室11后,先通过真空泵14抽真空至5.0E-7Torr,然后通入氩气,氩气气压达到1~7mT,开启射频源19通过RF激发氩气轰击晶片的表面,其中RF功率200~600W,处理时间50~100s,不加热。
3、沉积钛和氮化钛
取出经过RF处理的晶片,用物理气相沉积的方式沉积钛和氮化钛。其中沉积钛工艺原理是:氩气在一定电场、压力的作用下,辉光放电,离化的氩离子在电场的作用下获得能量去轰击钛靶材,并和钛进行能量交换,钛原子获得能力后脱离靶材,最终落在晶片上形成钛薄膜。沉积氮化钛工艺原理是:氮气和氩气混合气体在一定电场、压力的作用下,辉光放电,离化的氩离子在电场的作用下,获得能量去轰击钛靶材,并和钛进行能量交换,钛原子获得能力后脱离靶材,与离化的氮离子反应生成氮化钛,最终落在晶片上形成氮化钛薄膜。
先沉积Ti,溅射功率范围:1000~4000W,优选2000~3000W;氩气气压范围:1~7mT,优选2~5mT;时间10~40s,优选15~25s;沉积温度:200~300℃。
再沉积TiN,合适功率范围:3000~7000W,优选4000~6000W;氩氮混合气(其中氩气与氮气的体积比是1∶2)气压范围:3~8mT,优选4~6mT;时间40~70s,优选50~60s;沉积温度:200~300℃。
4、切片检查
通过切片检查底部台阶覆盖能力,底部台阶覆盖能力是指通孔底部钛和氮化钛的厚度与通孔外钛和氮化钛最大厚度的比值,该比值小于1,比值越大表示台阶覆盖能力越好。
切片结果如图3和图4所示。图3是未经过上述步骤2,直接在刻蚀后的通孔上沉积钛和氮化钛的对照实验切片结果,可以看到通孔底部Ti/TiN的厚度未使用RF时几乎没有,增加的RF步骤使通孔底部Ti/TiN的厚度明显增加,Ti/TiN沉积层的厚度>
Claims (3)
1.一种提高通孔中钛和氮化钛填充能力的方法,在对晶片通孔填充钛和氮化钛之前,在一个反应室中用射频激发氩气轰击晶片的表面,相应增加等离子体对通孔开口的轰击,从而降低通孔的深宽比;所述通孔角度85-90度,通孔深直径0.5~0.7μm,深宽比1.1~2,所述方法具体实施步骤如下:
1)设置一个可进行射频操作的反应室;
2)先对反应室抽真空至5.0E-7Torr以下,然后通入氩气,使氩气气压控制在1~7mT范围内;
3)将形成了通孔的待处理晶片置于该反应室中;
4)对该反应室施加射频功率激发氩气轰击晶片的表面射频功率为350~500W;射频处理时间65~80s,不加热。
2.如权利要求1所述的方法,其特征在于,所述晶片具有介质层,所述通孔形成于该介质层中。
3.如权利要求1所述的方法,其特征在于,所述步骤3)中,先利用传输带将待处理晶片传入反应室中,再通过石英手臂将晶片放置在溅射台上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010544451.3A CN102468144B (zh) | 2010-11-12 | 2010-11-12 | 一种提高通孔中钛和氮化钛填充能力的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010544451.3A CN102468144B (zh) | 2010-11-12 | 2010-11-12 | 一种提高通孔中钛和氮化钛填充能力的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102468144A CN102468144A (zh) | 2012-05-23 |
CN102468144B true CN102468144B (zh) | 2015-11-25 |
Family
ID=46071628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010544451.3A Active CN102468144B (zh) | 2010-11-12 | 2010-11-12 | 一种提高通孔中钛和氮化钛填充能力的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102468144B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104538439A (zh) * | 2015-01-19 | 2015-04-22 | 北京大学 | 一种耐高温欧姆接触电极结构及其加工方法 |
CN110635032B (zh) * | 2019-09-26 | 2023-06-13 | 上海华力微电子有限公司 | Rram阻变结构下电极的工艺方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1526161A (zh) * | 2000-11-07 | 2004-09-01 | 摩托罗拉公司 | 清除由形成通孔的处理所产生的蚀刻残余物的方法 |
CN101211819A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件金属连接孔的制造方法 |
CN101286473A (zh) * | 2007-04-13 | 2008-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090061623A1 (en) * | 2007-09-05 | 2009-03-05 | United Microelectronics Corp. | Method of forming electrical connection structure |
-
2010
- 2010-11-12 CN CN201010544451.3A patent/CN102468144B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1526161A (zh) * | 2000-11-07 | 2004-09-01 | 摩托罗拉公司 | 清除由形成通孔的处理所产生的蚀刻残余物的方法 |
CN101211819A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件金属连接孔的制造方法 |
CN101286473A (zh) * | 2007-04-13 | 2008-10-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102468144A (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5097554B2 (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
JP3437832B2 (ja) | 成膜方法及び成膜装置 | |
CN101558476B (zh) | 互连结构和制造嵌入结构的方法 | |
JP5267130B2 (ja) | 半導体装置およびその製造方法 | |
US8207061B2 (en) | Semiconductor device manufacturing method using valve metal and nitride of valve metal | |
US20100233876A1 (en) | Film forming apparatus, film forming method, computer program and storage medium | |
JP2009016672A (ja) | 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。 | |
US8198193B2 (en) | Manufacturing method of semiconductor substrate | |
JP5983162B2 (ja) | 半導体装置の製造方法 | |
US20110097897A1 (en) | Method for manufacturing semiconductor device | |
TW201921596A (zh) | 製造自對準通孔的方法 | |
CN102468144B (zh) | 一种提高通孔中钛和氮化钛填充能力的方法 | |
TW201542854A (zh) | 釕膜之成膜方法及成膜裝置,以及半導體裝置之製造方法 | |
US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
FR2643192A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant | |
JP3200085B2 (ja) | 高密度集積回路用導電層又は構造物の製法及び装置 | |
JP5025679B2 (ja) | 半導体装置 | |
JP5862353B2 (ja) | 半導体装置の製造方法 | |
JP4640281B2 (ja) | バリヤメタル層及びその形成方法 | |
US20080003816A1 (en) | Method for forming metal contact in semiconductor device | |
JP5573669B2 (ja) | 半導体装置およびその製造方法 | |
CN112342531A (zh) | 一种利用低频射频电浆制备ild绝缘层的晶圆制造工艺 | |
JPH09205094A (ja) | 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置 | |
KR100831674B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2012074714A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 5th floor, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |