JP2007165703A - 多層レジスト膜のパターニング方法および半導体装置の製造方法 - Google Patents
多層レジスト膜のパターニング方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007165703A JP2007165703A JP2005361812A JP2005361812A JP2007165703A JP 2007165703 A JP2007165703 A JP 2007165703A JP 2005361812 A JP2005361812 A JP 2005361812A JP 2005361812 A JP2005361812 A JP 2005361812A JP 2007165703 A JP2007165703 A JP 2007165703A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- gas
- etching
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000059 patterning Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 115
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 239000007789 gas Substances 0.000 claims description 156
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 56
- 238000001020 plasma etching Methods 0.000 description 16
- 238000000926 separation method Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical compound [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- -1 polysiloxane Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】半導体装置の信頼性を向上させるとともに、エッチング工程を短縮化することが可能な、多層レジスト膜のパターニング方法および半導体装置の製造方法を提供する。
【解決手段】本発明に係る多層レジスト膜のパターニング方法は、半導体基板上に下層レジスト膜１０４を形成する工程と、下層レジスト膜１０４の上に、シリコン含有上層レジスト膜を形成する工程と、該シリコン含有上層レジスト膜を所定の形状にパターニングする工程と、０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされたシリコン含有上層レジスト膜１０６をマスクとして下層レジスト膜１０４をドライエッチングする工程と、を含む。
【選択図】 図１
【解決手段】本発明に係る多層レジスト膜のパターニング方法は、半導体基板上に下層レジスト膜１０４を形成する工程と、下層レジスト膜１０４の上に、シリコン含有上層レジスト膜を形成する工程と、該シリコン含有上層レジスト膜を所定の形状にパターニングする工程と、０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされたシリコン含有上層レジスト膜１０６をマスクとして下層レジスト膜１０４をドライエッチングする工程と、を含む。
【選択図】 図１
Description
本発明は、多層レジスト膜のパターニング方法および半導体装置の製造方法に関する。
半導体装置の製造方法において、被エッチング材料のパターニングは、一般的に単層レジストを露光し、そのレジストをマスクとして、下地材料をドライエッチングにより行う。
近年、半導体素子の微細化に伴いピッチが狭くなってきており、レジストマスクのアスペクト比が高くなり、露光マージンやレジストマスクの応力に対する耐性が低下してきている。そのため、レジスト膜を薄膜化する必要があるが、下地材料をドライエッチする時の耐性が不十分になる。その解決方法として、薄膜のレジスト膜にまずパターンを転写し、このレジスト膜をマスクとして、下層の厚いレジスト膜をエッチングして、さらにこの厚いレジスト膜をマスクとして被エッチング材料をエッチングする多層レジスト膜を用いたパターニング方法が提案されている。
多層レジスト膜を用いたパターニング方法として、２層レジスト膜を用いた方法、または３層レジスト膜を用いた方法の２種類を説明する。
２層レジスト膜を用いたパターニング方法は、図１２（ａ）に示すように、被エッチング膜１２上に、下層レジスト膜１４、シリコン含有上層レジスト膜の順に成膜し、シリコン含有上層レジスト膜を露光してパターンが転写されたシリコン含有上層レジスト膜１６を形成する。次に、図１２（ｂ）に示すように、シリコン含有上層レジスト膜１６をマスクとして、下層レジスト膜１４を反応性イオンエッチング（ＲＩＥ）によりパターンを転写する。ドライエッチングのガスとしては、シリコン含有上層レジスト膜１６に含まれるＳｉと下層レジスト膜１４である有機膜との選択比がとれるように、Ｏ２ガスをベースとした混合ガスが用いられる。
そして、シリコン含有上層レジスト膜１６および下層レジスト膜１８をマスクとして、下地の被エッチング膜１２をドライエッチングにより加工する。
３層レジスト膜を用いたパターニング方法は、図１３（ａ）に示すように、被エッチング膜１２上に、下層レジスト膜１４、シリコン含有中間膜１５(例えば、スピンオングラス塗布膜（ＳＯＧ膜）)、上層レジスト膜の順に成膜し、上層レジスト膜を露光してパターンが転写された上層レジスト膜１７を形成する。次に、図１３（ｂ）に示すように上層レジスト膜１７をマスクとして、シリコン含有中間膜１５をフルオロカーボン系のガスによりエッチングし、パターンが転写されたシリコン含有中間膜２０を形成する。次に、上層レジスト膜１７ａおよびシリコン含有中間膜２０をマスクとして下層レジスト膜１４をドライエッチングしてパターンを転写する。反応性イオンエッチング（ＲＩＥ）のガスとしては、Ｏ２ガスをベースとした混合ガスが用いられる。その後は、２層レジストの場合と同様に、下層レジスト膜２２を用いて被エッチング膜１２をドライエッチングにより加工する。
このように、多層レジスト膜を用いることにより、露光される上層レジスト膜を薄膜化する一方で、厚い下層レジスト膜を選択比の高いドライエッチングにて加工することにより、レジスト膜のアスペクト比の低下を解決することができる。
下層レジスト膜１４をドライエッチングする際に用いられるエッチングガスとして、特許文献１には、Ｏ２ガスとＨｅガスとの混合ガスが記載されている。また、特許文献２には、Ｏ２ガスと還元性ガスとの混合ガスが記載され、還元性ガスとしてＣＯガスやジシランガスなどが例示されている。特許文献３には、Ｏ２ガスと、Ｎ２ガスまたはＣＯガスとの混合ガスが記載されている。
また、特許文献４には、シリコン含有化合物から形成された上層レジスト膜を用い、エッチングガスとして、Ｏ２ガスとＡｒガスとを含む混合ガスを用い、真空度７５ｍＴｏｒｒで下層レジスト膜のエッチングを行った例が記載されている。
特開平５−２９２１１号公報、
特開平５−２１７８８３号公報
特開２００２−１１０６４３号公報
特開２００２−１４４７４号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
特許文献１においては、エッチングガスとして、Ｏ２ガスとＨｅガスとの混合ガスを用いているが、図１２（ｂ）および図１３（ｃ）に示すように下層レジスト膜１８，２２の側壁がサイドエッチングされることがあった。
特許文献１においては、エッチングガスとして、Ｏ２ガスとＨｅガスとの混合ガスを用いているが、図１２（ｂ）および図１３（ｃ）に示すように下層レジスト膜１８，２２の側壁がサイドエッチングされることがあった。
特許文献２または３においては、エッチングガスとして、Ｏ２ガスと、Ｎ２ガスやＣＯガスとの混合ガスを用いているが、依然として下層レジスト膜１８の側壁がサイドエッチングされることがあった。
また、特許文献４においては、Ｏ２ガスとＡｒガスとの混合ガスを用い、真空度７５ｍＴｏｒｒでエッチングを行った例が記載されている。しかしながら、下層レジストパターンの側壁がサイドエッチされるとともに、エッチングレートが小さく、エッチング工程が長時間化することがあった。
Ｏ２ガスを用いた下層レジスト膜の反応性イオンエッチングにおいては、有機膜と酸素ラジカルとの反応性が高いため、下層レジストパターンの側壁がサイドエッチされやすい。例えば、４５ｎｍノードでは、配線ピッチが１４０ｎｍ程度、溝幅が７０ｎｍ程度と狭くなるため、下層レジスト膜を用いて被エッチング膜をエッチングして配線層とする場合、下層レジスト膜加工時の寸法シフトの許容範囲は非常に狭くなる。
また、被エッチング膜をエッチングする際には下層レジスト膜もエッチングされることから、下層レジスト膜のサイドエッチによるパターンの寸法増大は、配線寸法の増大、ラインエッジラフネスの増大、配線接触によるショート等を発生させ、半導体装置の信頼性を低下させる。
このように、下層レジスト膜をエッチングする際のサイドエッチを抑制することにより、半導体装置の信頼性を向上させるとともに、エッチング工程を短縮化することが可能な、多層レジスト膜のパターニング方法および半導体装置の製造方法が求められていた。
本発明によれば、半導体基板上に下層レジスト膜を形成する工程と、
前記下層レジスト膜の上に、シリコン含有上層レジスト膜を形成する工程と、
前記シリコン含有上層レジスト膜を所定の形状にパターニングする工程と、
０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされた前記シリコン含有上層レジスト膜をマスクとして前記下層レジスト膜をドライエッチングする工程と、
を含む、多層レジスト膜のパターニング方法が提供される。
前記下層レジスト膜の上に、シリコン含有上層レジスト膜を形成する工程と、
前記シリコン含有上層レジスト膜を所定の形状にパターニングする工程と、
０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされた前記シリコン含有上層レジスト膜をマスクとして前記下層レジスト膜をドライエッチングする工程と、
を含む、多層レジスト膜のパターニング方法が提供される。
本発明においては、エッチングガスとして、Ｏ２ガスとＡｒガスとの混合ガスを用いている。これにより、エッチングの際にシリコン含有化合物からなる上層レジストをスパッタし、Ｓｉ系のデポが下層レジストの側壁に付着するため、下層レジストのサイドエッチングが抑制される。そのため、下層レジストに形成されるパターンの寸法が増大することがなく、被エッチング膜に所望のパターンを形成することができ、半導体装置の信頼性が向上する。さらに、上記の圧力の範囲でエッチングを行っているため、エッチングガスの異方性が増大するとともに、エッチングレートが大きくなるため、エッチング時間を短縮化することができる。
また本発明によれば、半導体基板上に被エッチング膜を形成する工程と、
上記の方法により、前記被エッチング膜上に下層レジスト膜およびシリコン含有上層レジストを積層して多層レジスト膜を形成するとともに、該シリコン含有上層レジスト膜および該下層レジストを順にパターニングする工程と、
パターニングされた前記下層レジスト膜をマスクとして前記被エッチング膜をエッチングする工程と、
を含む半導体装置の製造方法が提供される。
上記の方法により、前記被エッチング膜上に下層レジスト膜およびシリコン含有上層レジストを積層して多層レジスト膜を形成するとともに、該シリコン含有上層レジスト膜および該下層レジストを順にパターニングする工程と、
パターニングされた前記下層レジスト膜をマスクとして前記被エッチング膜をエッチングする工程と、
を含む半導体装置の製造方法が提供される。
このような方法により、半導体装置の信頼性が向上し、半導体装置の歩留まりが向上する。
本発明によれば、下層レジストをエッチングする際のサイドエッチが抑制され、パターンの寸法が増大することがない。そのため、被エッチング膜に所望のパターンを形成することができるため、半導体装置の信頼性が向上し、半導体装置の歩留まりが向上する。さらに、エッチング工程を短縮化することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
本実施形態においては、２層レジストの場合を例にとって説明する。本実施形態の多層レジスト膜のパターニング方法は以下の工程を含む。
（ｉ）半導体基板上に下層レジスト膜１０４を形成する工程
（ii）下層レジスト膜１０４の上に、シリコン含有上層レジスト膜を形成する工程(図１（ａ）)
（iii）シリコン含有上層レジスト膜を所定の形状にパターニングする工程(図１（ａ）)
（iv）０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下（０．０１Ｐａ以上、６．７Ｐａ以下程度）の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされたシリコン含有上層レジスト膜１０６をマスクとして下層レジスト膜１０４をドライエッチングする工程
本実施形態においては、２層レジストの場合を例にとって説明する。本実施形態の多層レジスト膜のパターニング方法は以下の工程を含む。
（ｉ）半導体基板上に下層レジスト膜１０４を形成する工程
（ii）下層レジスト膜１０４の上に、シリコン含有上層レジスト膜を形成する工程(図１（ａ）)
（iii）シリコン含有上層レジスト膜を所定の形状にパターニングする工程(図１（ａ）)
（iv）０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下（０．０１Ｐａ以上、６．７Ｐａ以下程度）の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされたシリコン含有上層レジスト膜１０６をマスクとして下層レジスト膜１０４をドライエッチングする工程
以下、各工程に沿って説明する。
まず、図示しない半導体基板上に形成された被エッチング膜１０２上に、下層レジスト膜１０４、シリコン含有上層レジスト膜の順に成膜する。下層レジスト膜１０４の膜厚は、１００ｎｍ〜４００ｎｍ程度、上層レジスト膜の膜厚は、３０ｎｍ〜１００ｎｍ程度とすることができる。
まず、図示しない半導体基板上に形成された被エッチング膜１０２上に、下層レジスト膜１０４、シリコン含有上層レジスト膜の順に成膜する。下層レジスト膜１０４の膜厚は、１００ｎｍ〜４００ｎｍ程度、上層レジスト膜の膜厚は、３０ｎｍ〜１００ｎｍ程度とすることができる。
下層レジスト膜１０４の形成方法は、塗布法や、化学気相成長法（ＣＶＤ：Chemical vapor deposition ）等を挙げることができる。本実施形態においては、化学気相成長法を用いることができる。化学気相成長法は、塗布法に比べて、緻密な下層レジスト膜１０４を形成することができ、後述する下層レジスト膜１０４のエッチング工程においてサイドエッチングされ難いと考えられる。さらに、化学気相成長法により形成された下層レジスト膜１０４は、下方からのアミンの拡散をブロックする効果があり、リソグラフィ工程における上層レジスト膜の酸失活を抑制し、解像度が向上する。
上層レジスト膜を形成するシリコン含有感光性組成物としては、ノボラック樹脂とナフトキノンジアジドからなるレジスト組成物に、主鎖にシリコン原子を含有するアルカリ可溶性ラダー型ポリシロキサンを混合した紫外線露光用のシリコン含有感光性組成物、また、側鎖にシリコン原子を有する酸分解性基含有ビニルポリマーと光酸発生剤とを用いた化学増幅型のシリコン含有感光性組成物、主鎖にシリコン原子を有する酸分解性基含有シロキサンポリマーを用いた化学増幅型のシリコン含有感光性組成物等を挙げることができる。上層レジスト膜は、通常、上記組成物を用いて塗布法により形成される。
次いで、シリコン含有上層レジスト膜を所定のパターンに露光して、シリコン含有上層レジスト膜１０６を形成する（図１（ａ））。
そして、シリコン含有上層レジスト膜１０６をマスクとして、下層レジスト膜１０４を反応性イオンエッチング（ＲＩＥ）によりパターンが転写された下層レジスト膜１０８を形成する（図１（ｂ））。
そして、シリコン含有上層レジスト膜１０６をマスクとして、下層レジスト膜１０４を反応性イオンエッチング（ＲＩＥ）によりパターンが転写された下層レジスト膜１０８を形成する（図１（ｂ））。
反応性イオンエッチングは、以下の条件で行うことができる。
（真空度）
（真空度）
反応性イオンエッチングは、０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下、好ましくは０．０７５ｍＴｏｒｒ以上、１５ｍＴｏｒｒ以下の圧力下において行われる。上記範囲の圧力下でエッチングを行うことにより、エッチングガスの異方性が増大し、サイドエッチングを抑制するとともに、エッチングレートが大きくなる。そのため、エッチング時間を短縮化することができる。特に上記の好ましい範囲とすることにより、エッチングガスの異方性がより増大し、サイドエッチングをさらに抑制することができる。
（エッチングガス）
（エッチングガス）
さらにエッチングガスとしては、Ｏ２ガスとＡｒガスとを含む混合ガスを用いることができる。このように、エッチングガスとして不活性ガスであるＡｒガスを混合している。これにより、図１（ｂ）に示すように、エッチングの際にシリコン含有化合物からなる上層レジスト膜１１０をスパッタし、Ｓｉ系のデポ１１２が下層レジスト膜１０８の側壁に物理的に付着するため、下層レジスト膜１０８のサイドエッチングを抑制すると考えられる。Ｓｉ系のデポ１１２は、酸素ラジカルに対する選択性が大きいため、サイドエッチを効果的に抑制できる。そのため、パターンの寸法が増大することがなく、半導体装置の信頼性が向上する。さらに、Ａｒは安価であるため好ましく用いられる。
Ｏ２ガスとＡｒガスとの流量比は、１：０．０５〜１：１０、好ましくは１：１〜１：３とすることができる。流量比が上記範囲にあれば、有機膜である下層レジスト膜に対するエッチレートは高く、サイドエッチを効果的に抑制することができる。
エッチングガスには、さらにＮ２、ＮＨ３およびＣＯからなる群より選択される１種以上の他のガスを含有させることができる。好ましくは、ＮＨ３ガスを用いることができる。デポガスとしてＮＨ３ガスを用いた場合、下層レジスト膜との反応生成物であるＣＮ系やＣＨ系のデポも、下層レジスト側壁に付着するので、サイドエッチ抑制に有効である。上記他のガスを用いる場合、Ｏ２ガスおよびＡｒガスと、上記他のガスとの流量比は、１：０.０１〜１：４とすることができる。流量比が上記範囲にあれば、サイドエッチをより効果的に抑制することができる。
また、本実施形態においては、エッチングガスとして、希ガスであるＨｅ、Ｎｅ、Ｋｒ、ＸｅまたはＲｎを添加することもできる。
（半導体基板の温度）
（半導体基板の温度）
半導体基板の温度は、−２０℃以上２０℃以下とすることができる。上記範囲の温度であると、反応生成物による側壁デポが付着しやすく、サイドエッチングの抑制に有効である。
上記のようにして、下層レジスト膜１０８を形成した後、残った上層レジスト膜１１０と下層レジスト膜１０８とをマスクとして、通常の条件に従い被エッチング膜１０２をエッチングする工程等を実施することにより半導体装置を製造する。
以下に、本実施形態の効果を説明する。
本実施形態においては、エッチングガスに、不活性ガスであるＡｒガスを混合している。これにより、エッチングの際にシリコン含有化合物からなる上層レジスト膜をスパッタし、Ｓｉ系のデポが下層レジスト膜の側壁に付着すると考えられる。そのため、下層レジスト膜のサイドエッチングが抑制され、パターンの寸法が増大することがなく、半導体装置の信頼性が向上する。さらに、上記の圧力範囲でエッチングを行っているため、エッチングガスの異方性が増大するとともにエッチングレートが大きくなるため、エッチング時間を短縮化することができる。
（第２の実施形態）
（第２の実施形態）
本実施形態の多層レジスト膜のパターニング方法は以下の工程を含む。
（ｉ）半導体基板上に下層レジスト膜１０４を形成する工程
（ii）下層レジスト膜１０４の上に、シリコン含有上層レジスト膜（シリコン含有中間膜と上層レジスト膜との積層膜）を形成する工程(図２（ａ）)
（iii）上層レジスト膜を所定の形状にパターニングする工程(図２（ａ）)
（iv）０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされたシリコン含有上層レジスト膜（シリコン含有中間膜１１５と上層レジスト膜１１７との積層膜）をマスクとして下層レジスト膜１０４をドライエッチングする工程
（ｉ）半導体基板上に下層レジスト膜１０４を形成する工程
（ii）下層レジスト膜１０４の上に、シリコン含有上層レジスト膜（シリコン含有中間膜と上層レジスト膜との積層膜）を形成する工程(図２（ａ）)
（iii）上層レジスト膜を所定の形状にパターニングする工程(図２（ａ）)
（iv）０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされたシリコン含有上層レジスト膜（シリコン含有中間膜１１５と上層レジスト膜１１７との積層膜）をマスクとして下層レジスト膜１０４をドライエッチングする工程
以下、３層レジスト膜を用いた場合を、各工程に沿って説明する。
まず、図示しない半導体基板上に形成された被エッチング膜１０２上に、下層レジスト膜１０４、シリコン含有中間膜１１４、レジスト膜を順に成膜する。下層レジスト膜１０４の膜厚は、１００ｎｍ〜４００ｎｍ程度、シリコン含有中間膜１１４の膜厚は、３０ｎｍ〜１００ｎｍ程度、レジスト膜の膜厚は、５０ｎｍ〜２００ｎｍ程度とすることができる。
シリコン含有中間膜１１４としては、ＳｉＯ２膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜等を挙げることができ、本実施形態においては、ＳｉＯ２膜を用いることができる。ＳｉＯ２膜は、スピンオングラス塗布法や、ＣＶＤ法により形成することができる。
次いで、レジスト膜を通常の方法にしたがって露光を行い、パターン形状を有する上層レジスト膜１１６を形成する（図２（ａ））。そして、上層レジスト膜１１６をマスクとしてシリコン含有中間膜１１４をエッチングする。その結果、シリコン含有中間膜１１５が形成されるとともに、上層レジスト膜１１６もエッチングされる（図２（ｂ））。
そして、シリコン含有中間膜１１５および上層レジスト膜１１７の積層膜をマスクとして、下層レジスト膜１０４を反応性イオンエッチング（ＲＩＥ）によりパターンが転写された下層レジスト膜１１８を形成する（図２（ｃ））。なお、反応性イオンエッチングの条件は第１の実施形態と同様である。
これにより、図２（ｃ）に示すように、エッチングの際に、シリコン含有中間膜１１５をスパッタし、Ｓｉ系のデポ１２２が下層レジスト膜１１８の側壁に物理的に付着するため、下層レジスト膜１１８のサイドエッチングが抑制される。Ｓｉ系のデポ１２２は、酸素ラジカルに対する選択性が大きいため、サイドエッチを効果的に抑制できる。そのため、パターンの寸法が増大することがなく、半導体装置の信頼性が向上する。
上記のようにして、下層レジスト膜１１８を形成した後、残ったシリコン含有中間膜１２０と下層レジスト膜１１８とをマスクとして、通常の条件に従い被エッチング膜１０２をエッチングする工程等を実施することにより半導体装置を製造する。
このように、本実施形態においても、第１の実施形態と同様の効果が得られる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、多層レジスト膜として、２層構造、３層構造を例に説明したが、特に限定されるものではなく、２層以上形成されていればよい。
また、レジスト膜の積層数も特に限定されず２層以上有していればよい。さらに、レジスト膜以外の膜が、１層以上形成されていてもよい。
[実施例]
[実験例１〜１８]
[実施例]
[実験例１〜１８]
第１の実施形態（図１）と同様の方法により多層レジスト膜をエッチングした。なお、多層レジスト膜の構成およびエッチング条件等は以下の通りであった。
<多層レジスト膜をエッチング条件>
（多層レジスト膜）
・下層レジスト膜：３００ｎｍ（レジスト液 Ｂ２００（ＪＳＲ株式会社製））
・シリコン含有上層レジスト膜：９０ｎｍ（レジスト液 ＪＳＦ１８７（ＪＳＲ株式会社製））
（上層レジスト膜の露光条件）
・Ｆ２露光（溝７０ｎｍ／スペース７０ｎｍのパターンを形成）
（下層レジスト膜のドライエッチング条件）
・エッチャー：２周波ＲＩＥ(リアクティブイオンエッチング)装置
・エッチングガス：Ｏ２ガス、Ｎ２ガス、ＮＨ３ガス、ＣＯガス、Ａｒガス（図４参照）
・エッチング条件：圧力、エッチングガス流量、半導体基板の温度を図４に示す。なお、図５〜１１に示す下層レジストのエッチレートは、別途測定した。
<評価>
<多層レジスト膜をエッチング条件>
（多層レジスト膜）
・下層レジスト膜：３００ｎｍ（レジスト液 Ｂ２００（ＪＳＲ株式会社製））
・シリコン含有上層レジスト膜：９０ｎｍ（レジスト液 ＪＳＦ１８７（ＪＳＲ株式会社製））
（上層レジスト膜の露光条件）
・Ｆ２露光（溝７０ｎｍ／スペース７０ｎｍのパターンを形成）
（下層レジスト膜のドライエッチング条件）
・エッチャー：２周波ＲＩＥ(リアクティブイオンエッチング)装置
・エッチングガス：Ｏ２ガス、Ｎ２ガス、ＮＨ３ガス、ＣＯガス、Ａｒガス（図４参照）
・エッチング条件：圧力、エッチングガス流量、半導体基板の温度を図４に示す。なお、図５〜１１に示す下層レジストのエッチレートは、別途測定した。
<評価>
下層レジストエッチング後の形状は、断面ＳＥＭにて観察した。その結果、図３のように、ファセット（肩やられ）量ａ、下層レジスト膜１０８の２／３の高さ位置における下層レジスト膜１０８間の離間距離ｂ、底部の下層レジスト膜１０８間の離間距離ｃを算出した。ファセット量ａ、離間距離ｂ，ｃは、１０箇所の測定値の平均値として算出した。なお、ファセット量ａ：４５ｎｍ以下、下層レジスト膜１０８間の離間距離ｂ，ｃ：６０〜７０ｎｍ、エッチレート：４００ｎｍ以上である場合を目標値とした。
ファセット量ａを測定するのは以下の理由による。
シリコン含有上層レジスト膜の膜厚が薄い場合において、ファセット量が増大すると、有機膜である下層レジスト膜をエッチングする際に、上層レジスト膜の肩部がエッチングされる。そのため、肩部直下の下層レジスト膜は、エッチングガスであるＯ２と容易に反応し、エッチングされることにより、溝寸法が増大し、寸法シフトの問題が生じる。
さらに、被エッチング膜としてLow-k膜を用いる場合には、下層レジスト膜をエッチングした後には、シリコン含有上層レジスト膜は、若干残っている方が好ましい。つまり、Low-k膜は、パターニングされた下層レジスト膜をマスクにエッチングするが、シリコン含有上層レジスト膜が残っていれば、下層レジスト膜のマスク残膜を増大することができ、所望のLow-k膜の形状を得ることができる（例えば、Line Edge Roughnessの改善）。
シリコン含有上層レジスト膜の膜厚が薄い場合において、ファセット量が増大すると、有機膜である下層レジスト膜をエッチングする際に、上層レジスト膜の肩部がエッチングされる。そのため、肩部直下の下層レジスト膜は、エッチングガスであるＯ２と容易に反応し、エッチングされることにより、溝寸法が増大し、寸法シフトの問題が生じる。
さらに、被エッチング膜としてLow-k膜を用いる場合には、下層レジスト膜をエッチングした後には、シリコン含有上層レジスト膜は、若干残っている方が好ましい。つまり、Low-k膜は、パターニングされた下層レジスト膜をマスクにエッチングするが、シリコン含有上層レジスト膜が残っていれば、下層レジスト膜のマスク残膜を増大することができ、所望のLow-k膜の形状を得ることができる（例えば、Line Edge Roughnessの改善）。
<結果>
以下に、実験例１〜１８の結果を図面５〜１１を参照しながら説明する。なお、実験例８，１０〜１３，１５〜１８が実施例である。なお、各図では、離間距離ｂを下層Mid寸法、離間距離ｃを下層Btm寸法と表記する。
以下に、実験例１〜１８の結果を図面５〜１１を参照しながら説明する。なお、実験例８，１０〜１３，１５〜１８が実施例である。なお、各図では、離間距離ｂを下層Mid寸法、離間距離ｃを下層Btm寸法と表記する。
[実験例１〜４（図５）]
図５に、単体ガス（Ｏ２ガス、Ｎ２ガス、ＮＨ３ガス、ＣＯガス）を用いて、下層レジスト膜をエッチングした場合の結果を示す。これらのエッチングガスは、本発明の効果を示す参照例である。
Ｏ２ガス（実験例１）は、有機膜である下層レジスト膜との反応性が大きいため、エッチレートは最も早く、サイドエッチが大きいことが確認された。一方、Ｎ２ガス、ＮＨ３ガス、ＣＯガス、Ａｒガス（順に実験例２〜４）では、エッチレートが小さい（図５）。そのため、エッチング時間が長くなり（図４）、ファセット量が増大した。
図５に、単体ガス（Ｏ２ガス、Ｎ２ガス、ＮＨ３ガス、ＣＯガス）を用いて、下層レジスト膜をエッチングした場合の結果を示す。これらのエッチングガスは、本発明の効果を示す参照例である。
Ｏ２ガス（実験例１）は、有機膜である下層レジスト膜との反応性が大きいため、エッチレートは最も早く、サイドエッチが大きいことが確認された。一方、Ｎ２ガス、ＮＨ３ガス、ＣＯガス、Ａｒガス（順に実験例２〜４）では、エッチレートが小さい（図５）。そのため、エッチング時間が長くなり（図４）、ファセット量が増大した。
[実験例５〜７（図６）]
図６に、Ｏ２ガスと、デポガスとしてＮ２ガス、ＮＨ３ガス、またはＣＯガスとを混合したエッチングガスを用いて下層レジスト膜をエッチングした場合の結果を示す。これらのエッチングガスは、従来から用いられているガスであり、参照例である。なお、チャンバー内の圧力は１０ｍＴｏｒｒとした。
図６に示すように、ＮＨ３ガスを用いることにより、下層レジストの底部の離間距離ｃを抑制できるが、サイドエッチングが生じ、下層レジスト間の離間距離ｂは改善されていない。
図６に、Ｏ２ガスと、デポガスとしてＮ２ガス、ＮＨ３ガス、またはＣＯガスとを混合したエッチングガスを用いて下層レジスト膜をエッチングした場合の結果を示す。これらのエッチングガスは、従来から用いられているガスであり、参照例である。なお、チャンバー内の圧力は１０ｍＴｏｒｒとした。
図６に示すように、ＮＨ３ガスを用いることにより、下層レジストの底部の離間距離ｃを抑制できるが、サイドエッチングが生じ、下層レジスト間の離間距離ｂは改善されていない。
[実験例８〜９（図７）]
図７に、Ｏ２ガス＋Ａｒガス、Ｎ２ガス＋Ａｒガスをエッチングガスとして用いて下層レジスト膜をエッチングした場合の結果を示す。なお、チャンバー内の圧力は１０ｍＴｏｒｒとした。
図７に示すように、Ｏ２ガスにＡｒガスを添加した場合、実験例１に比べてファセット量ａは若干増大するものの、サイドエッチが抑制された。下層レジストにおいて離間距離ｂ，ｃの増大がともに抑制され、良好な結果が得られた。Ｎ２ガスにＡｒガスを添加しても、下層レジスト膜はエッチングされなかった。
図７に、Ｏ２ガス＋Ａｒガス、Ｎ２ガス＋Ａｒガスをエッチングガスとして用いて下層レジスト膜をエッチングした場合の結果を示す。なお、チャンバー内の圧力は１０ｍＴｏｒｒとした。
図７に示すように、Ｏ２ガスにＡｒガスを添加した場合、実験例１に比べてファセット量ａは若干増大するものの、サイドエッチが抑制された。下層レジストにおいて離間距離ｂ，ｃの増大がともに抑制され、良好な結果が得られた。Ｎ２ガスにＡｒガスを添加しても、下層レジスト膜はエッチングされなかった。
[実験例１０〜１２（図８）]
図８に、Ｏ２ガス＋Ｎ２ガス＋Ａｒガス、Ｏ２ガス＋ＮＨ３ガス＋Ａｒガス、Ｏ２ガス＋ＣＯガス＋Ａｒガスをエッチングガスとして用いて下層レジスト膜をエッチングした場合の結果を示す。なお、チャンバー内の圧力は１０ｍＴｏｒｒとした。
図８に示すように、いずれのエッチングガスにおいても良好な結果が得られたが、特にＯ２ガス＋ＮＨ３ガス＋Ａｒガスの場合、Ｏ２ガス＋Ａｒガスより、下層レジストにおける離間距離ｃの増大は、さらに抑制された。
このような結果から、チャンバー内の圧力が１０ｍＴｏｒｒの条件下において、下層レジスト膜のエッチングガスをＯ２ガス＋Ａｒガスの混合ガスにした場合、サイドエッチの抑制効果が得られることが確認された。さらに、Ｏ２ガス＋Ａｒガス＋ＮＨ３ガスを用いることにより、上記の効果にさらに優れることが確認された。
図８に、Ｏ２ガス＋Ｎ２ガス＋Ａｒガス、Ｏ２ガス＋ＮＨ３ガス＋Ａｒガス、Ｏ２ガス＋ＣＯガス＋Ａｒガスをエッチングガスとして用いて下層レジスト膜をエッチングした場合の結果を示す。なお、チャンバー内の圧力は１０ｍＴｏｒｒとした。
図８に示すように、いずれのエッチングガスにおいても良好な結果が得られたが、特にＯ２ガス＋ＮＨ３ガス＋Ａｒガスの場合、Ｏ２ガス＋Ａｒガスより、下層レジストにおける離間距離ｃの増大は、さらに抑制された。
このような結果から、チャンバー内の圧力が１０ｍＴｏｒｒの条件下において、下層レジスト膜のエッチングガスをＯ２ガス＋Ａｒガスの混合ガスにした場合、サイドエッチの抑制効果が得られることが確認された。さらに、Ｏ２ガス＋Ａｒガス＋ＮＨ３ガスを用いることにより、上記の効果にさらに優れることが確認された。
[実験例８，１３，１４（図９）]
図９に、Ｏ２ガス＋Ａｒガスをエッチングガスとして用い、チャンバー内の圧力を１０ｍＴｏｒｒ、５０ｍＴｏｒｒ、１００ｍＴｏｒｒ（順に、実験例８，１３，１４）として、下層レジスト膜をエッチングした場合の結果を示す。
低圧化によりイオンの異方性が増大するため、ファセットは増大するが、下層レジストにおいて離間距離ｂ，ｃの増大は抑制された。なお、６０ｍＴｏｒｒにおいて、離間距離ｂ，ｃの増大を確認した。このように、チャンバー内の圧力を寸法抑制には、低圧領域(０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下)が良好であった。ここで、０．０７５ｍＴｏｒｒは、一般にエッチング装置の真空限界で実用的に実施できる最小の圧力である。
図９に、Ｏ２ガス＋Ａｒガスをエッチングガスとして用い、チャンバー内の圧力を１０ｍＴｏｒｒ、５０ｍＴｏｒｒ、１００ｍＴｏｒｒ（順に、実験例８，１３，１４）として、下層レジスト膜をエッチングした場合の結果を示す。
低圧化によりイオンの異方性が増大するため、ファセットは増大するが、下層レジストにおいて離間距離ｂ，ｃの増大は抑制された。なお、６０ｍＴｏｒｒにおいて、離間距離ｂ，ｃの増大を確認した。このように、チャンバー内の圧力を寸法抑制には、低圧領域(０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下)が良好であった。ここで、０．０７５ｍＴｏｒｒは、一般にエッチング装置の真空限界で実用的に実施できる最小の圧力である。
[実験例１６，８，１５（図１０）]
図１０に、エッチングガスとしてＯ２ガス＋Ａｒガスを用い、チャンバー内の圧力を１０ｍＴｏｒｒとし、Ｏ２ガスの流量を３０ｓｃｃｍ，１００ｓｃｃｍ，２００ｓｃｃｍ（順に、実験例１６，８，１５）と変化させて、下層レジスト膜をエッチングした場合の結果を示す。
その結果、寸法とファセットは、トレードオフであり、１００ｓｃｃｍ程度が良好であった。
図１０に、エッチングガスとしてＯ２ガス＋Ａｒガスを用い、チャンバー内の圧力を１０ｍＴｏｒｒとし、Ｏ２ガスの流量を３０ｓｃｃｍ，１００ｓｃｃｍ，２００ｓｃｃｍ（順に、実験例１６，８，１５）と変化させて、下層レジスト膜をエッチングした場合の結果を示す。
その結果、寸法とファセットは、トレードオフであり、１００ｓｃｃｍ程度が良好であった。
[実験例１７，８，１８（図１１）]
図１１に、エッチングガスとしてＯ２ガス＋Ａｒガスを用い、チャンバー内の圧力を１０ｍＴｏｒｒとし、基板温度を−１０℃、２０℃、６０℃（順に、実験例１７，８，１８）と変化させて、下層レジスト膜をエッチングした場合の結果を示す。
図１１に、エッチングガスとしてＯ２ガス＋Ａｒガスを用い、チャンバー内の圧力を１０ｍＴｏｒｒとし、基板温度を−１０℃、２０℃、６０℃（順に、実験例１７，８，１８）と変化させて、下層レジスト膜をエッチングした場合の結果を示す。
その結果、基板温度が低くなると、エッチレートを低下させず、さらにファセット量を増大することなく、ボトム寸法を抑制することが可能であった。特に、−１０℃が良好であった。これは、反応生成物が、下層レジスト側壁へ再付着する量が増大したためと予想される。このように、基板温度は、寸法制御に有効であることが確認された。また、基板温度−２０℃で同様に実験を行ったところ、エッチレートを低下させず、さらにファセット量を増大することなく、ボトム寸法を抑制することを確認した。
さらに、基板温度３０℃で同様に実験を行ったところ、ファセット量が増大し、ボトム寸法が増加した。また、基板温度−３０℃では、製造工程において問題が発生した。このように、基板温度は−２０℃以上、２０℃以下の範囲が好ましいことが確認された。
第２の実施形態（図２）と同様の方法により多層レジスト膜をエッチングした。なお、多層レジスト膜の構成およびエッチング条件等は以下の通りであった。
<多層レジスト膜のエッチング条件>
（多層レジスト膜）
・下層レジスト膜：１８０ｎｍ（レジスト液 Ｂ２００（ＪＳＲ株式会社製））
・シリコン含有中間膜：５０ｎｍ（レジスト液 ＳＨＢ−Ａ６２９（信越化学工業株式会社製））
・上層レジスト膜：１２０ｎｍ（レジスト液 ＥＰ−０３８（東京応化工業株式会社製））
（上層レジスト膜の露光条件）
・電子ビーム投影露光（ＥＰＬ：Electron Projection Lithography）：溝５０ｎｍ／スペース５０ｎｍのパターンを形成
（下層レジスト膜のドライエッチング条件）
・エッチャー： ２周波ＲＩＥ(リアクティブイオンエッチング)装置
・エッチングガスや、圧力、エッチングガス流量、半導体基板の温度等のエッチング条件、評価条件等については、実験例１〜１８と同様に行った。
その結果、実験例１〜１８と同様の傾向が確認された。また、露光装置は、ｉ線、ＫｒＦ、ＡｒＦ、ＡｒＦ液浸、ＥＵＶ等のいずれを用いた装置であってもよい。
<多層レジスト膜のエッチング条件>
（多層レジスト膜）
・下層レジスト膜：１８０ｎｍ（レジスト液 Ｂ２００（ＪＳＲ株式会社製））
・シリコン含有中間膜：５０ｎｍ（レジスト液 ＳＨＢ−Ａ６２９（信越化学工業株式会社製））
・上層レジスト膜：１２０ｎｍ（レジスト液 ＥＰ−０３８（東京応化工業株式会社製））
（上層レジスト膜の露光条件）
・電子ビーム投影露光（ＥＰＬ：Electron Projection Lithography）：溝５０ｎｍ／スペース５０ｎｍのパターンを形成
（下層レジスト膜のドライエッチング条件）
・エッチャー： ２周波ＲＩＥ(リアクティブイオンエッチング)装置
・エッチングガスや、圧力、エッチングガス流量、半導体基板の温度等のエッチング条件、評価条件等については、実験例１〜１８と同様に行った。
その結果、実験例１〜１８と同様の傾向が確認された。また、露光装置は、ｉ線、ＫｒＦ、ＡｒＦ、ＡｒＦ液浸、ＥＵＶ等のいずれを用いた装置であってもよい。
１２ 被エッチング膜
１４，１８，２２ 下層レジスト膜
１５，２０ シリコン含有中間膜
１６ シリコン含有上層レジスト膜
１７，１７ａ 上層レジスト膜
１０２ 被エッチング膜
１０４ 下層レジスト膜
１０６ シリコン含有上層レジスト膜
１０８ 下層レジスト膜
１１０ シリコン含有上層レジスト膜
１１２ デポ
１１６ 上層レジスト膜
１１４，１１５，１２０ シリコン含有中間膜
１１７ 上層レジスト膜
１１８ 下層レジスト膜
１２２ デポ
ａ，ｂ，ｃ 離間距離
１４，１８，２２ 下層レジスト膜
１５，２０ シリコン含有中間膜
１６ シリコン含有上層レジスト膜
１７，１７ａ 上層レジスト膜
１０２ 被エッチング膜
１０４ 下層レジスト膜
１０６ シリコン含有上層レジスト膜
１０８ 下層レジスト膜
１１０ シリコン含有上層レジスト膜
１１２ デポ
１１６ 上層レジスト膜
１１４，１１５，１２０ シリコン含有中間膜
１１７ 上層レジスト膜
１１８ 下層レジスト膜
１２２ デポ
ａ，ｂ，ｃ 離間距離
Claims (5)
- 半導体基板上に下層レジスト膜を形成する工程と、
前記下層レジスト膜の上に、シリコン含有上層レジスト膜を形成する工程と、
前記シリコン含有上層レジスト膜を所定の形状にパターニングする工程と、
０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされた前記シリコン含有上層レジスト膜をマスクとして前記下層レジスト膜をドライエッチングする工程と、
を含む、多層レジスト膜のパターニング方法。 - 請求項１に記載の多層レジスト膜のパターニング方法であって、
前記エッチングガスは、さらにＮ２、ＮＨ３およびＣＯからなる群より選択される１種以上のガスを含む、多層レジスト膜のパターニング方法。 - 請求項１または２に記載の多層レジスト膜のパターニング方法であって、
前記下層レジスト膜をドライエッチングする前記工程は、
前記半導体基板の温度−２０℃以上、２０℃以下において前記下層レジスト膜をドライエッチングする工程である、多層レジスト膜のパターニング方法。 - 請求項１乃至３のいずれかに記載の多層レジスト膜のパターニング方法であって、
前記上層レジスト膜を形成する前記工程は、前記下層レジスト膜の上に、シリコン含有中間膜と、レジスト膜とを積層することにより上層レジスト膜を形成する工程であって、
前記下層レジスト膜をドライエッチングする前記工程が、
パターニングされた前記レジスト膜をマスクとして前記シリコン含有中間膜をエッチングする工程と、
０．０７５ｍＴｏｒｒ以上、５０ｍＴｏｒｒ以下の圧力下において、Ｏ２ガスとＡｒガスとを含むエッチングガスを用い、パターニングされた前記中間膜をマスクとして前記下層レジスト膜をドライエッチングする工程と、
を含む、多層レジスト膜のパターニング方法。 - 半導体基板上に被エッチング膜を形成する工程と、
前記請求項１乃至４のいずれかに記載の方法により、前記被エッチング膜上に下層レジスト膜およびシリコン含有上層レジストを積層して多層レジスト膜を形成するとともに、該シリコン含有上層レジスト膜および該下層レジスト膜を順にパターニングする工程と、
パターニングされた前記下層レジスト膜をマスクとして前記被エッチング膜をエッチングする工程と、
を含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005361812A JP4734111B2 (ja) | 2005-12-15 | 2005-12-15 | 多層レジスト膜のパターニング方法および半導体装置の製造方法 |
| US11/638,499 US7754543B2 (en) | 2005-12-15 | 2006-12-14 | Method of patterning multiple-layered resist film and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005361812A JP4734111B2 (ja) | 2005-12-15 | 2005-12-15 | 多層レジスト膜のパターニング方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007165703A true JP2007165703A (ja) | 2007-06-28 |
| JP4734111B2 JP4734111B2 (ja) | 2011-07-27 |
Family
ID=38174167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005361812A Expired - Fee Related JP4734111B2 (ja) | 2005-12-15 | 2005-12-15 | 多層レジスト膜のパターニング方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7754543B2 (ja) |
| JP (1) | JP4734111B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016788A (ja) * | 2007-06-29 | 2009-01-22 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009164406A (ja) * | 2008-01-08 | 2009-07-23 | Pulstec Industrial Co Ltd | 基板のピット形成方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090070980A (ko) * | 2007-12-27 | 2009-07-01 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 그 제조 방법 |
| JP2009204674A (ja) * | 2008-02-26 | 2009-09-10 | Toshiba Corp | パターン形成方法 |
| JP2010283095A (ja) * | 2009-06-04 | 2010-12-16 | Hitachi Ltd | 半導体装置の製造方法 |
| US10089410B2 (en) | 2010-04-02 | 2018-10-02 | Objectivity, Inc. | For acceleration of pathway selection, application, and ranking in a hybrid network |
| US11301514B2 (en) | 2013-03-02 | 2022-04-12 | Leon Guzenda | System and method to identify islands of nodes within a graph database |
| US10789294B2 (en) | 2013-03-02 | 2020-09-29 | Leon Guzenda | Method and system for performing searches of graphs as represented within an information technology system |
| US10346423B2 (en) | 2015-11-17 | 2019-07-09 | Leon Guzenda | Minimizing resource contention while loading graph structures into a distributed database |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529211A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 多層レジスト法 |
| JPH0536599A (ja) * | 1991-07-30 | 1993-02-12 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JPH05217883A (ja) * | 1992-02-03 | 1993-08-27 | Mitsubishi Electric Corp | 多層レジストのエッチング方法 |
| JPH10268526A (ja) * | 1997-03-24 | 1998-10-09 | Toshiba Corp | 半導体装置の製造方法およびパターン形成方法 |
| JP2002014474A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | パターン形成方法 |
| JP2002110643A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | エッチング方法および半導体装置の製造方法 |
| US6787455B2 (en) * | 2001-12-21 | 2004-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Bi-layer photoresist method for forming high resolution semiconductor features |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4443757B2 (ja) | 2000-11-14 | 2010-03-31 | 大日本印刷株式会社 | 熱転写シート |
| US6541361B2 (en) * | 2001-06-27 | 2003-04-01 | Lam Research Corp. | Plasma enhanced method for increasing silicon-containing photoresist selectivity |
| US7067235B2 (en) * | 2002-01-15 | 2006-06-27 | Ming Huan Tsai | Bi-layer photoresist dry development and reactive ion etch method |
| GR1004403B (el) * | 2002-05-30 | 2003-12-19 | "����������", ���������� ����������������� | Υλικα λιθογραφιας με βαση πολυμερη που περιεχουν πολυεδρικες ολιγομερεις σιλεναμισοξανες |
| JP4488215B2 (ja) * | 2004-08-19 | 2010-06-23 | 信越化学工業株式会社 | レジスト組成物並びにこれを用いたパターン形成方法 |
-
2005
- 2005-12-15 JP JP2005361812A patent/JP4734111B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-14 US US11/638,499 patent/US7754543B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529211A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 多層レジスト法 |
| JPH0536599A (ja) * | 1991-07-30 | 1993-02-12 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JPH05217883A (ja) * | 1992-02-03 | 1993-08-27 | Mitsubishi Electric Corp | 多層レジストのエッチング方法 |
| JPH10268526A (ja) * | 1997-03-24 | 1998-10-09 | Toshiba Corp | 半導体装置の製造方法およびパターン形成方法 |
| JP2002014474A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | パターン形成方法 |
| JP2002110643A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | エッチング方法および半導体装置の製造方法 |
| US6787455B2 (en) * | 2001-12-21 | 2004-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Bi-layer photoresist method for forming high resolution semiconductor features |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016788A (ja) * | 2007-06-29 | 2009-01-22 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009164406A (ja) * | 2008-01-08 | 2009-07-23 | Pulstec Industrial Co Ltd | 基板のピット形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070141764A1 (en) | 2007-06-21 |
| JP4734111B2 (ja) | 2011-07-27 |
| US7754543B2 (en) | 2010-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4734111B2 (ja) | 多層レジスト膜のパターニング方法および半導体装置の製造方法 | |
| TWI698929B (zh) | 半導體裝置的圖案化方法 | |
| JP5122106B2 (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
| US7939446B1 (en) | Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication | |
| US20060154477A1 (en) | Polymer spacer formation | |
| US20040092113A1 (en) | Process for forming a dual damascene structure | |
| JP2003243505A (ja) | 窒素含有部分と酸素含有部分とを含む分割バリア層 | |
| US11131919B2 (en) | Extreme ultraviolet (EUV) mask stack processing | |
| CN107481969B (zh) | 一种通孔的形成方法 | |
| JP2004281936A (ja) | 半導体装置の製造方法 | |
| US8124537B2 (en) | Method for etching integrated circuit structure | |
| TW202109618A (zh) | 圖案化半導體裝置的方法 | |
| JP2008227465A (ja) | 半導体装置の製造方法 | |
| TW202203295A (zh) | 半導體裝置的形成方法及其用於製造積體電路的方法 | |
| JP2004273483A (ja) | 配線構造の形成方法 | |
| US20030186534A1 (en) | Method for manufacturing semiconductor device using dual-damascene techniques | |
| KR101037485B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| JPH10135193A (ja) | 感光膜のエッチング方法 | |
| JP3282607B2 (ja) | 半導体装置の製造方法 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| KR100782479B1 (ko) | 질화막을 구비한 마스크 형성방법 | |
| US20100068882A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| KR20050067500A (ko) | 하드마스크를 이용한 반도체 소자의 패턴 형성방법 | |
| US20030064599A1 (en) | Pattern forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |