KR100374958B1 - 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치 - Google Patents

레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치 Download PDF

Info

Publication number
KR100374958B1
KR100374958B1 KR10-2000-0063491A KR20000063491A KR100374958B1 KR 100374958 B1 KR100374958 B1 KR 100374958B1 KR 20000063491 A KR20000063491 A KR 20000063491A KR 100374958 B1 KR100374958 B1 KR 100374958B1
Authority
KR
South Korea
Prior art keywords
resist pattern
resist
organic antireflection
antireflection film
forming
Prior art date
Application number
KR10-2000-0063491A
Other languages
English (en)
Other versions
KR20010081950A (ko
Inventor
이또지로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010081950A publication Critical patent/KR20010081950A/ko
Application granted granted Critical
Publication of KR100374958B1 publication Critical patent/KR100374958B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576Boride, carbide or nitride component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991Coated

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

레지스트 패턴의 치수 정밀도를 올리도록 개량된, 레지스트 패턴의 형성 방법을 제공하는 것을 주요한 목적으로 한다.
반도체 기판(501) 상에, 유기계 반사 방지막(503)을 형성한다. 유기계 반사 방지막(503)을 개재시켜, 반도체 기판(501) 상에 레지스트(504)를 형성한다. 레지스트(504)를 패터닝하고, 개구부를 포함한 레지스트 패턴(508)을 형성한다. 레지스트 패턴(508)의 개구부의 바닥부에 노출된, 유기계 반사 방지막(503)의 일부를, 원자형 산소를 이용하여 제거한다.

Description

레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 유기계 반사 방지막의 제거 장치{METHOD OF FORMING RESIST PATTERN, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND APPARATUS FOR REMOVING ORGANIC ANTIREFLECTION COATING}
본 발명은, 일반적으로, 레지스트 패턴의 형성 방법에 관한 것으로, 보다 특정적으로는, 이온 주입을 위해 사용하는 레지스트 패턴의 형성 방법에 관한 것이다. 본 발명은, 또한, 그와 같은 레지스트 패턴의 형성 방법을 포함하는, 반도체 장치의 제조 방법에 관한 것이다. 본 발명은, 또한, 유기계 반사 방지막의 제거 장치에 관한 것이다.
도 12∼도 16은, 종래의 반도체 집적 회로의 제조 방법의 공정의 일부이고,이온 주입을 위해 사용하는 레지스트 패턴의 형성 방법을 나타내는, 반도체 장치의 단면도이다.
도 12를 참조하여, 분리 산화막(101)이 형성된 실리콘 기판(102)을 준비한다.
도 13을 참조하여, 실리콘 기판(102) 상에, 감광성 레지스트(103)를 형성한다.
도 14를 참조하여, 우선 마스크 패턴(104)을 이용하여, X 선이나 자외선등의 노광 광(105)으로 감광성 레지스트(103)를 노광한다.
이어서, 도 15를 참조하여, 노광부의 레지스트를 제거하기 위해, 노광된 감광성 레지스트(103)를, 트리메틸 암모늄수소화 수용액(TMAH)을 주성분으로 하는 현상액(106)에 접촉시켜, 레지스트 패턴(107)을 얻는다.
도 16을 참조하여, 레지스트 패턴(107)을 마스크에 이용하여, 실리콘 기판(102) 내에, 이온 주입을 행한다.
종래의 이온 주입은, 상술된 바와 같이 함으로써 행해지고 있었다. 그러나, 하층 형상이나 하층와 마스크의 상대적 위치 관계에 따라, 형성되는 레지스트 패턴(107)의 형상이나 치수가, 이상해진다고 하는 문제점이 있었다.
예를 들면, 도 17A, 도 17B을 참조하여, 마스크(201)를 통과한 노광 광(202)의 일부는, 분리 산화막(203) 상단의 테이퍼 부분에 닿고, 반사광(205)이 발생한다. 반사광(205)은, 본래, 미노광 부분이 되는 영역에 있는 감광성 레지스트(206)를 노광시켜 버린다. 그 때문에, 원하는 형상과 다른 형상의 레지스트 패턴(207)이, 도면과 같이 완성된다. 즉, 분리 산화막(203)의 형상에 따라, 레지스트 패턴(207)의 치수가 변화한다고 하는 문제점이 있었다.
또한, 도 18A, 도 18B를 참조하여, 분리 산화막(203)은, 노광 광(202)에 대해 투과성이 높다. 한편, 실리콘 기판(204)은, 투과성이 거의 없어, 고반사율을 갖고 있다. 따라서, 마스크(201)를 통과한 노광 광(202)은, 분리 산화막(203)의 최상면과 저면에 있어서 반사하고, 반사광(211) 및 반사광(212)을 발생시킨다. 반사광(211)과 반사광(212) 2개의 빛이 합성된 것이, 감광성 레지스트(206)를 감광시킨다. 반사광(211)과 반사광(212)을 합성한 빛의 강도는, 이들 2개의 빛의 위상차에 크게 의존하고 있다. 따라서, 분리 산화막(203)의 막 두께가 변동하면, 반사광(211)의 광로 길이가 변화하고, 2개의 빛의 위상차도 변화한다. 그 때문에, 실효적으로, 감광성 레지스트(206)를 감광하는 빛의 강도가 변화한다. 이 때문에, 형성되는 레지스트 패턴(207)의 치수가 변화한다. 즉, 분리 산화막(203)의 두께에 따라, 레지스트 치수가 변화한다고 하는 문제가 생겼다.
또한, 도 19A, 도 19B를 참조하여, 분리 산화막(203)의 바닥부의 단부의 테이퍼 형상이 다르면, 분리 산화막(203) 내에서의 다중 반사에 의해, 반사광(221)이 발생한다. 반사광(221)은, 본래, 미노광부 영역에 있는 감광성 레지스트(206)를 감광시켜 버린다. 그 때문에, 원하는 형상과 다른 형상의 레지스트 패턴(207)이 완성된다. 즉, 분리 산화막(203)의 형상에 따라, 레지스트 패턴(207)이 변화한다고 하는 문제점이 있었다.
이와 같이, 하층의 영향을 받기 쉬운 레지스트 패턴의 형성 공정에서는, 일반적으로, 색소가 함유된 감광성 레지스트나, 유기계 반사 방지막을 이용할 수 있다.
본 발명이 해결하고자 하는 대상은, 이온 주입 공정에서의 레지스트 패턴의 형성 방법이다. 본 발명에 따른 레지스트 패턴은, 일반적으로, 주입종에 대한 마스크로 되어 있기 때문에, 감광성 레지스트의 막 두께는, 2∼6㎛이고, 이 막 두께는, 통상의 반도체 집적 회로의 형성 공정으로 이용하는, 레지스트 중에서, 가장 두꺼운 것이다.
도 20에, 색소가 함유된 감광성 레지스트를 이용한 경우의, 레지스트 패턴의 단면 형상을 나타낸다.
감광성 레지스트가, 노광 광으로부터 받는 빛의 에너지량은, 레지스트의 최상층으로부터 최하층으로 감에 따라 작아지기 때문에, 레지스트 패턴(303)의 단부는, 도면과 같이 단부가 가려지는 형상으로 되기 쉬워, 치수 정밀도가 저하한다고 하는 문제점이 있다.
도 21은, 유기계 반사 방지막을 이용한 경우의 레지스트 패턴의 단면 형상이다. 유기계 반사 방지막을 이용한 경우, 하층의 영향을 억제할 수 있기 때문에, 형성되는 레지스트 패턴(404)의 형상은 안정된다. 그러나, 레지스트 패턴(404)의 형성 후에, 본래 이온 주입되어야되는 개구부(405)의 바닥부에 유기계 반사 방지막(403)이 남아 있다. 개구부(405)의 바닥부에 남은 유기계 반사 방지막(403)은, 이온 주입에 대해 마스크가 되어, 문제가 되었다.
또한, 유기계 반사 방지막(403)너머로 이온 주입한 경우, 유기계 반사 방지막(403) 내에 포함되는 물질이, 실리콘 기판(401) 내에, 2차적으로 주입되어, 실리콘 기판(401)의 오염을 야기한다고 하는 문제점이 있었다.
이상과 같이, 반도체 집적 회로의 제조에서의 이온 주입 공정은, 도 12∼도 21에 도시된 바와 같이, 레지스트 패턴을 형성하는 하층의 막질이, 광학적으로 같지 않은 경우가 많다. 특히, 소자 분리 공정에서는, 반사율이 높은 실리콘 기판과, 투명하고, 또한 막 두께에 의한 빛의 간섭을 야기하기 쉬운 분리 산화막이 교대로 배열되고, 또한 레지스트 패턴은, 실리콘 기판과 분리 산화막의 계면 상에 형성된다. 따라서, 상술된 문제점이, 매우 발생하기 쉽다. 이러한 상황하에서는, 하층의 영향을 억제하기 위한 반사 방지막은 필수이고, 그 경우, 이온 주입시에, 실리콘 기판에 악영향을 미치게 하지 않은 기술이 필요해졌다.
본 발명은, 상기된 바와 같은 문제점을 해결하기 위해 이루어진 것으로, 이온 주입시에, 실리콘 기판에 악영향을 미치게 하지 않도록 개량된, 레지스트 패턴의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은, 또한 그와 같은 레지스트 패턴의 형성 방법을 포함한, 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의, 또 다른 목적은, 이온 주입시에 실리콘 기판에 악영향을 미치게 하는 유기계 반사 방지막의 제거 장치를 제공하는 것을 목적으로 한다.
제1 국면에 따른 발명은, 이온 주입을 위해 사용하는 레지스트 패턴의 형성 방법에 관한 것이다. 우선, 반도체 기판 상에 유기 반사 방지막을 형성한다. 상기 유기 반사 방지막을 개재시켜, 상기 반도체 기판 상에 레지스트를 형성한다. 상기 레지스트를 패터닝하고, 개구부를 포함하는 레지스트 패턴을 형성한다. 상기 레지스트 패턴의 개구부의 바닥부에 노출된, 상기 유기계 반사 방지막의 일부를 제거한다.
바람직하게는, 상기 유기계 반사 방지막의 일부의 제거는, 오존을 이용하여 행해진다.
바람직하게는, 상기 유기계 반사 방지막의 일부의 제거는, 원자형 산소를 이용하여 행해진다.
바람직하게는, 상기 원자형 산소는, 공기로 형성된다.
바람직하게는, 상기 원자형 산소는, O2플라즈마로 형성된다.
바람직하게는, 상기 오존을 이용하여 유기계 반사 방지막을 제거하는 공정은, 상기 반도체 기판을 오존에 접촉시키는 공정과, 상기 반도체 기판을 가열하고, 그에 따라 상기 오존을 열 분해시키는 공정을 포함한다.
바람직하게는, 상기 공기로 상기 원자형 산소를 형성하는 공정은, 상기 반도체 기판을 공기에 접촉시키는 공정과, 상기 반도체 기판에 엑시머 광을 조사하는 공정을 포함한다.
바람직하게는, 상기 O2플라즈마로 상기 원자형 산소를 형성하는 공정은, 상기 O2플라즈마로부터, 플러스 전하를 갖는 전하 입자와 마이너스 전하를 갖는 하전 입자를 제거하는 공정을 포함한다.
본 발명의 제2 국면에 따른 반도체 장치의 제조 방법에 있어서는, 우선 반도체 기판 상에 유기계 반사 방지막을 형성한다. 상기 유기계 반사 방지막을 개재시켜, 상기 반도체 기판 상에 레지스트를 형성한다. 상기 레지스트를 패터닝하고, 개구부를 포함한 레지스트 패턴을 형성한다. 상기 레지스트 패턴의 개구부의 바닥부에 노출된, 상기 유기계 반사 방지막의 일부를 제거한다. 상기 레지스트 패턴을 이용하여, 상기 반도체 기판의 표면에 이온 주입한다.
바람직하게는, 상기 유기계 반사 방지막의 일부의 제거는, 오존을 이용하여 행해진다.
바람직하게는, 상기 유기계 반사 방지막의 일부의 제거는, 원자형 산소를 이용하여 행해진다.
바람직하게는, 상기 원자형 산소는, 공기로 형성된다.
바람직하게는, 상기 원자형 산소는, O2플라즈마로 형성된다.
바람직하게는, 상기 오존을 이용하여, 유기계 반사 방지막을 제거하는 공정은, 상기 반도체 기판을 오존에 접촉시키는 공정과, 상기 반도체 기판을 가열하고, 그에 따라, 상기 오존을 열 분해시키는 공정을 포함한다.
바람직하게는, 상기 공기로 상기 원자형 산소를 형성하는 공정은, 상기 반도체 기판을 공기에 접촉시키는 공정과, 상기 반도체 기판에 엑시머 광을 조사하는 공정을 포함한다.
바람직하게는, 상기 O2플라즈마로 상기 원자형 산소를 형성하는 공정은, 상기 O2플라즈마 중에서, 플러스 전하를 갖는 하전 입자와 마이너스 전하를 갖는 하전 입자를 제거하는 공정을 포함한다.
제3 국면에 따른 발명은, 반도체 기판 상에 형성된 유기계 반사 방지막의 제거 장치에 관한 것이다. 상기 장치는, 유기계 반사 방지막이 형성된 반도체 기판을 수용하는 반응 용기를 포함한다. 상기 반응 용기 내에, 상기 반도체 기판을 가열하는 가열 장치가 설치되어 있다. 상기 제거 장치는, 상기 반응 용기 내에 오존을 공급하는 오존 공급 장치를 더욱 구비한다.
상기 유기계 반사 방지막의 제거 장치에 있어서는, 바람직하게는 상기 반응 용기 내에 설치되고, 상기 오존 공급 수단으로부터 이송되어 오는 오존을 상기 반도체 기판을 향해 균일하게 분사하는, 다수의 가스 분출로를 포함하는 가스 샤워 헤드를 더욱 구비한다.
도 1은 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제1 공정에서의 반도체 장치의 단면도.
도 2는 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제2 공정에서의 반도체 장치의 단면도.
도 3은 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제3 공정에서의 반도체 장치의 단면도.
도 4는 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제4 공정에서의 반도체 장치의 단면도.
도 5는 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제5 공정에서의 반도체 장치의 단면도.
도 6은 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제6 공정에서의 반도체 장치의 단면도.
도 7은 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제7 공정에서의 반도체 장치의 단면도.
도 8은 실시의 형태에 따른 레지스트 패턴의 형성 방법 순서의 제8 공정에서의 반도체 장치의 단면도.
도 9는 실시예1에 따른, 유기계 반사 방지막의 제거 장치의 개념도.
도 10은 실시예2에 따른, 유기계 반사 방지막의 제거 장치의 개념도.
도 11은 실시예3에 따른, 유기계 반사 방지막의 제거 장치의 개념도.
도 12는 종래의 레지스트 패턴의 형성 방법 순서의 제1 공정에서의 반도체 장치의 단면도.
도 13은 종래의 레지스트 패턴의 형성 방법 순서의 제2 공정에서의 반도체 장치의 단면도.
도 14는 종래의 레지스트 패턴의 형성 방법 순서의 제3 공정에서의 반도체 장치의 단면도.
도 15는 종래의 레지스트 패턴의 형성 방법 순서의 제4 공정에서의 반도체 장치의 단면도.
도 16은 종래의 레지스트 패턴의 형성 방법 순서의 제5 공정에서의 반도체 장치의 단면도.
도 17은 종래의 레지스트 패턴의 형성 방법의 문제점을 나타낸 도면.
도 18은 종래의 레지스트 패턴의 형성 방법의 다른 문제점을 나타낸 도면.
도 19는 종래의 레지스트 패턴의 형성 방법의, 또 다른 문제점을 나타낸 도면.
도 20은 종래의, 색소 함유 감광 레지스트를 이용한 경우에 형성되는 레지스트 패턴의 단면도.
도 21은 종래의 유기계 반사 방지막을 이용한 경우에 형성되는 레지스트 패턴의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
501 : 실리콘 기판
502 : 분리 산화막
503 : 유기계 반사 방지막
508 : 레지스트 패턴
510 : 오존 또는 O2래디컬 분위기
이하, 본 발명의 실시의 형태를 도면에 대해 설명한다.
도 1을 참조하여, 분리 산화막(502)이 형성된 실리콘 기판(501)을 준비한다.
도 2를 참조하여, 실리콘 기판(501) 상에 유기계 반사 방지막(503)을 형성한다.
도 3을 참조하여, 유기계 반사 방지막(503)을 개재시켜, 실리콘 기판(501) 상에 감광성 레지스트(504)를 형성한다.
도 4를 참조하여, 마스크 패턴(505)을 이용하여, 감광성 레지스트(504)를,노광 광(506)으로 노광한다.
도 5와 도 6을 참조하여, 레지스트(504)를 현상액(507)으로 현상하고, 레지스트 패턴(508)을 형성한다. 이 때, 레지스트 패턴(508)에는, 개구부(509)가 형성된다.
도 7을 참조하여, 실리콘 기판(501)을 가열하고, 오존 혹은 O 래디컬 분위기(510)에, 실리콘 기판(501)을 노출시킨다. 오존은, 가열된 실리콘 기판(501) 상에서 열 분해하여, O 래디컬 즉 원자형 산소를 발생시킨다.
도 7과 도 8을 참조하여, 이 원자형 산소는, 유기물에 대한 반응성이 높고, 유기계 반사 방지막(503)을 구성하는 물질은, COX, NOX, SOX및 H2O로 분해되고, 기화하기 때문에, 개구부(509)의 바닥부의 유기계 반사 방지막(503)은 제거된다.
개구부(509)의 바닥부의 유기계 반사 방지막(503)을 제거하기 위해, O2플라즈마를 이용하는 것도 생각할 수 있다. 그러나, 플라즈마를 이용하면, 하전 입자에 의해 실리콘 기판(501)이 충격을 받아, 유기계 반사 방지막(503) 내의 물질이, 실리콘 기판(501) 내에 2차적으로 주입되어, 실리콘 기판(501)이 오염된다. 따라서, 유기계 반사 방지막(503)을 플라즈마에 직접 노출시키지 않은 것이 필요해진다. 구체적인 오염에 의한 문제점으로는, 레지스트 내에 극히 미량으로 포함되는 Na 원자가, 실리콘 기판 표면 근방에, 2차 주입되고, 후속 공정으로 기판을 산화하는 경우에, 주입된 Na 원자가 작용하여, 산화 속도가 높아져, 산화층이 이상한 형상으로 형성되는 것을 예로 들 수 있다.
본 발명에 있어서, 오존을 이용하는 경우에는, 적절히 실리콘 기판(501)을 가열하는 것이 필요하다. 상술된 바와 같이, 오존을 열 분해하여, 원자형 산소를 발생시키기 때문이다. 또한, 원자형 산소가 직접 포함되어 있는 분위기를 이용하는 경우에도, 실리콘 기판(501)을 가열함으로써, 유기물의 분해 속도를 제어성 좋게 높일 수 있다. 단, 온도를 너무 올리면, 레지스트 패턴이 그 유리 전이 온도를 넘기 때문에, 형상이 열화한다. 따라서, 주의가 필요하다.
본 발명에서는, 도 7을 참조하여, 개구부(509) 바닥부의 유기계 반사 방지막(503)을 제거할 때에, 동일 유기계 재료인 레지스트 패턴(508)도 에칭된다. 그러나, 일반적으로, 유기계 반사 방지막(503)의 두께는, 레지스트 패턴(508)의 높이(두께)나 패턴 치수에 비해, 10분의 1이하 정도이기 때문에, 큰 영향은 없다. 미리, 마스크 패턴(505)의 치수에, 유기계 반사 방지막의 제거 시의, 레지스트 패턴의 후퇴분을 가함과 함께, 두께 방향에 대해서도, 막 감소량을 가미해 둠으로써, 이 문제는 해결할 수 있다.
<실시예>
이하, 본 발명의 실시예를 도면에 대해 설명한다.
실시예 1
본 실시예는, CMOS형 집적 회로의 제조 공정 내의, 소자 분리에 사용하는 웰 형성에 있어서 이용된, 이온 주입용의 레지스트 패턴의 형성 프로세스에 적용한 예이다.
도 1을, 다시 참조하여, P형 실리콘 기판(501) 상에, 통상법에 따라, 얕은트렌치형 분리 구조를 형성한다. 얕은 트렌치형 분리 구조는, Si3N4를 마스크로 하여, 실리콘 기판(501)에 얕은 트렌치를 드라이 에칭법으로 형성한 후에, CVD(chemical vapor deposition)법으로 분리 산화막(502)을 트렌치 내에 매립하고, 이어서 CMP(chemical mechanical polish)법에 따라, 분리 산화막(502)을 Si3N4막이 노출할 때까지 연마하고, Si3N4를 제거함으로써 형성된다. 도 1은, Si3N4막을 제거한 직후의, 반도체 장치의 단면도이다.
일반적으로, 드라이 에칭법과 CMP 법의 성질 상, 분리 산화막의 패턴 배치 및 프로세스의 경시 변화에 따라, 분리 산화막(502)의 형상도 변화한다. 이 때문에, 실리콘 기판(1) 상에, 직접, 감광성 레지스트를 도포하여, 레지스트 패턴의 형성을 행하면, 도 12∼도 20에 도시된 종래 기술에서 진술한 문제점이 발생한다.
본 실시예에서는, 상술된 바와 같이, 도 1의 공정을 거친 후, 도 2∼도 8의 공정을 거쳐, 레지스트 패턴(508)을 형성한다. 이어서, 레지스트 패턴(508)을 마스크로 하여, P 웰 및 N 웰을 형성하기 위한 이온 주입을 행한다.
더 자세히 설명하면, 도 2를 참조하여, 유기계 반사 방지막(503)으로서, SWKT5(도쿄오카 공업 주식회사제, 상품명)를 회전 도포법에 따라, 120㎚의 막 두께로 형성한다.
도 3을 참조하여, 감광성 레지스트(504)로서, i선 포지티브형 레지스트인 IX305(니혼 합성 고무 주식회사제, 상품명)를 회전 도포법에 따라, 2920㎚의 막 두께로 형성한다. 이온 주입에 대해 필요한 레지스트 막 두께는, 회전 도포 직후에,2700㎚이지만, 나중에 유기계 반사 방지막(503)을 제거할 때에, 레지스트 패턴(508)도 220㎚ 정도 막감소하기 때문에, 미리 여분으로 도포해 둔다.
도 4를 참조하여, i 선 스테퍼 및 포지티브형 마스크(505)를 이용하여 감광성 레지스트(504)를 노광한다. 이 때, 레지스트 패턴의 개구부(509)의 유기계 반사 방지막의 제거시에, 레지스트 패턴(508)도 수평 방향으로 220㎚ 후퇴하기 때문에, 유기계 마스크 패턴(505)에 후퇴분의 오프셋량을 제공해 두는 것이 바람직하다.
도 5와 도 6을 참조하여, 노광 후에 현상 처리를 행하여 레지스트 패턴(508)을 얻는다.
본 실시예에 따르면, 유기계 반사 방지막(503)을 이용하기 때문에, 하층의 영향을 거의 억제한 상태에서, 노광할 수 있다. 그 결과, 얻어진 패턴은 단면 형상에 있어서, 구형일 가능성이 높아, 치수 안정성이 높다. 1.5㎛의 샘플링 패턴(패턴의 개구부의 패턴)을 측정한 경우의, (최대 치수-최소 치수)는, 유기계 반사 방지막(503)이 없는 경우에는, 0.1㎛ 인데 비해, 유기계 반사 방지막(503)을 사용한 경우에는, 0.04㎛이었다. 그 결과, 웰의 치수의 제어성이 향상되어, 종래에 비해, 소자 사이를, 약 0.06㎛, 축소할 수 있었다.
도 7을 참조하여, 레지스트 패턴의 개구부(509)의 바닥부에 있는 유기계 반사 방지막(503)을, 오존(510)을 이용하여 제거하였다.
도 9는, 사용하는 장치의 개념도이다.
도 9를 참조하여, 프로세스 가스로서의 오존, N2, O2가 각각, 오존 발생기(601), N2봄베(602), O2봄베(603)로부터, 컷트 밸브(604), 매스플로우 컨트롤러(605)를 통해, 반응 용기(606) 내의 가스 샤워 헤드(607)로 도입된다. 가스 샤워 헤드에는, 다수의 가스 분출구가 뚫려 있어, 프로세스 가스는, 웨이퍼(608)에 대해, 균일하게 공급된다. 웨이퍼(608)는, 반응 용기(606) 내에 있는, 온도 조절된 웨이퍼 지지대(609) 상에서 처리된다. 반응 용기(606) 내에는, 압력 제어 밸브(610) 및 펌프(611)에 의해, 적절한 압력 상태로 유지되고 있다. 본 실시예에서는, 이하의 웨이퍼 처리 조건을 이용하였다.
오존 유량: 40SLM(Standard Litter per Minute), 웨이퍼 지지대 온도: 110℃
O2유량: 20SLM, 반응 용기 압력: 110KPa
N2유량: 20SLM
상기 조건에서의, 유기물 제거 속도는 다음과 같았다.
유기계 반사 방지막: 70㎚/min
레지스트: 110㎚/min 유기계 반사 방지막 120㎚을 완전히 제거하기 위해, 웨이퍼 처리 시간을, 2min으로 하였다. 결과적으로, 레지스트 패턴의 개구부의 바닥에 있는 유기계 반사 방지막은 완전히 제거되어, 레지스트 패턴도 소정의 치수 및 막 두께의 것을 얻었다. 또한, 본 처리를 행함에 따른 문제점은, 일체 보이지 않았다.
실시예2
반도체 집적 회로의 제조 공정에서, 본 실시예2를 이용하는 점은, 실시예1과 동일하다. 본 실시예에서는, 도 10에 도시된 장치를 이용하였다.
건조 공기의 공급원(701)으로부터 나온 공기(N2: 79%, O2: 21%)는, 컷 밸(702)를 통해, 반응실(703) 내로 도입된다. 반응실(703) 상부에는, 172㎚의 엑시머 광을 발생시키는 엑시머 광 램프(705)가 설치되어 있다. 반응실(703)과 엑시머 광 램프(705)는, 석영창(704)으로 구획되어 있다. 엑시머 광 램프(705)로부터 발생하는 172㎚의 엑시머 광이, 석영창(704)을 통해, 웨이퍼(706)에 조사된다. 웨이퍼(706)는, 웨이퍼 지지대(707)에 실려 있다. 웨이퍼 지지대(707)는, 프로세스 안정성을 얻기 위해 온도 제어되고 있다. 반응실(703)은, 압력 제어 밸브(708)와 펌프(709)에 의해, 일정한 압력으로 유지된다. 172㎚의 엑시머 광은, 이하의 반응을, 공기 속에서 발생시키고, 결과적으로, 유기물에 대해 반응성이 높은 원자형 산소를 발생시킨다.
본 실시예의 특징으로는, 오존의 열 분해 과정이 없기 때문에, 저온에서 프로세스를 행할 수 있는 것을 예로 들 수 있다.
O2+172㎚→O3
O3+172㎚→O+O2
원자형 산소에 의한 효과는, 실시예1과 동일하였다.
본 실시예에서는, 이하의 조건에 따라, 웨이퍼의 처리를 행하였다.
건조 공기의 흐름량: 30SLM, 반응실 압력: 90kPa
웨이퍼 지지대 온도: 50℃, 램프 조도: 10㎽/㎠
석영창-웨이퍼간 거리 1㎜
이 조건 하에서의, 유기물의 제거 속도는 이하와 같았다.
유기계 반사 방지막: 10㎜/min
레지스트: 11㎚/min
실시예 3
본 실시예는, 반도체 집적 회로의 제조 공정에서 적용되는 점은, 실시예1과 동일하다. 본 실시예에서는, 도 11에 도시된 장치를 이용할 수 있다.
도 9 장치와 도 11 장치가 다른 점은, 오존 발생기를 대신하여, 원자형 산소를 공급하는 장치를 이용하는 점이다.
원리는, O2플라즈마를 발생시키고, 이제부터 하전 입자를 제거하는 것이다. O2봄베(801)로부터, 매스플로우 컨트롤러(802), 컷트 밸브(803)를 통해, O2가 반응실(804)로 도입된다. 반응실(804)은, 압력 제어 밸브(805)와 펌프(806)에 의해, 일정한 압력으로 유지되고 있다. 반응실(804) 내에는, RF 전원(809)에 연결되는 전극(807)과, 대향하는 접지 전극(808)이 존재하며, RF 전력을 공급함으로써, 전극(807)과 전극(808)사이에 O2플라즈마가 발생한다. O2플라즈마는, 절연체제 배관(810)을 통해, 마이너스 전위를 인가된 도전체제 감압기(811)로 도입된다. 여기서, O2플라즈마 내의 플러스 전하를 갖는 하전 입자는 트랩되고, 도전체제 감압기(811)의 후류에는, 마이너스 전하를 갖는 하전 입자 및 중성의 입자만이, 도전체제 감압기(812)로 흘러간다. 도전체제 감압기(812)에는 플러스 전위가 인가되고, 통과하는 가스 내의 마이너스 전하를 갖는 하전 입자를 트랩한다. 결과적으로, 전기적으로 중성으며, 여기 상태에 있는 원자형 산소를 포함하는 O2가스가, 컷트 밸브(813)를 통해, 반응실(703)로 공급된다. 원자형 산소는 OX(X=1∼3) 래디컬이라고 환언할 수 있다. 또, 반응실(703)은, 도 9 내의 반응 용기(606)에 상당하는 것이다.
여기서 주의해야 할 것으로, 반응실(804)로부터 후류(後流)는, 플라즈마를 생성하기 때문에, 감압밑에 있다는 점이다. 도전체제 감압기(811 및 812)에 있어서, 전위차를 너무 제공하면, 직류 플로우 방전이 발생하기 때문에, 주의가 필요하다. 또한, 절연체제 배관(810, 810)을 이용하는 이유는, 반응실(804)과 도전체제 감압기(811)를 전기적으로 분리하고, 도전체제 감압기(811)와 도전체제 감압기(812)를 전기적으로 분리하기 위해서이다.
또, 본 실시예에서는, O2플라즈마를 발생시키기 위해, RF 및 평행 평판형 전극을 이용했지만, 본 발명은 이것에 한정되는 것이 아니고, 마이크로파 여기법이나, ECR법, 마그네트론법을 이용해도 좋다.
본 실시예에서는, 이하의 조건에서, 도 11에 도시된 장치를 동작시켰다.
O2유량: 0.5SLM, 도전체제 감압기(811)의 인가 전압: -1.0V
RF 전력: 500W, 도전체제 감압기(812)의 인가 전압: +1.0V
반응실 압력: 50Pa
본 실시예를 이용한 유기물의 제거 속도는, 이하와 같았다.
유기계 반사 방지막: 20㎚/min
레지스트: 25㎚/min
이번 개시된 실시의 형태는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야한다. 본 발명의 범위는 상기된 설명이 아니라 특허 청구의 범위에 의해 도시되고, 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
이상 설명한 바와 같이, 본 발명에 따르면, 오존, 원자형 산소를 이용하고 있으므로, 웨이퍼에 대한 플라즈마의 직접 폭로가 없기 때문에, 오염이 없다고 하는 효과를 발한다. 또한, 오존, 원자형 산소를 이용하고 있으므로, 처리 시간을 단축할 수 있고, 레지스트 패턴에의 손상을 회피할 수 있고, 저온에서 처리할 수 있어, 실용적인 효과를 발한다.

Claims (3)

  1. 이온 주입을 위해 사용하는 레지스트 패턴의 형성 방법에 있어서,
    반도체 기판(501) 상에 유기 반사 방지막(503)을 형성하는 공정;
    상기 유기 반사 방지막(503)을 개재시켜 상기 반도체 기판(501) 상에 레지스트(504)를 형성하는 공정;
    상기 레지스트(504)를 패터닝하고, 개구부를 포함하는 레지스트 패턴(508)을 형성하는 공정; 및
    상기 레지스트 패턴(508)의 개구부의 바닥부에 노출된 상기 유기계(有機系) 반사 방지막(503)의 일부를 원자형 산소를 이용하여 제거하는 공정
    을 포함하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  2. 반도체 기판(501) 상에 유기계 반사 방지막(503)을 형성하는 공정;
    상기 유기계 반사 방지막(503)을 개재시켜 상기 반도체 기판(501) 상에 레지스트(504)를 형성하는 공정;
    상기 레지스트(504)를 패터닝하고, 개구부를 포함한 레지스트 패턴(508)을 형성하는 공정;
    상기 레지스트 패턴(508)의 개구부의 바닥부에 노출된 상기 유기계 반사 방지막(503)의 일부를 원자형 산소를 이용하여 제거하는 공정; 및
    상기 레지스트 패턴(508)을 이용하여, 상기 반도체 기판(501)의 표면에 이온을 주입하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 삭제
KR10-2000-0063491A 2000-02-15 2000-10-27 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치 KR100374958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-36408 2000-02-15
JP2000036408A JP2001228632A (ja) 2000-02-15 2000-02-15 レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置

Publications (2)

Publication Number Publication Date
KR20010081950A KR20010081950A (ko) 2001-08-29
KR100374958B1 true KR100374958B1 (ko) 2003-03-06

Family

ID=18560457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0063491A KR100374958B1 (ko) 2000-02-15 2000-10-27 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치

Country Status (5)

Country Link
US (1) US6481119B1 (ko)
JP (1) JP2001228632A (ko)
KR (1) KR100374958B1 (ko)
DE (1) DE10046023A1 (ko)
TW (1) TW507251B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069303A1 (en) * 2003-09-25 2005-03-31 Mario Maione Hair dryers
DE102005018737A1 (de) * 2005-04-22 2006-10-26 Infineon Technologies Ag Verfahren zum Übertragen von Strukturen von einer Fotomaske in eine Fotolackschicht
KR200453467Y1 (ko) * 2009-01-14 2011-05-06 서관오 레벨미터가 구비된 헤드셋 및 레벨미터가 구비된 헤드셋에 연결되는 레벨미터 악세서리

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026718A (ko) * 1996-10-11 1998-07-15 문정환 유기 반사방지막(arc) 식각방법
JPH10199868A (ja) * 1996-12-23 1998-07-31 Texas Instr Inc <Ti> 反射防止コーティングのプラズマ・エッチング・プロセス
KR19980065274A (ko) * 1997-01-07 1998-10-15 문정환 반도체 소자의 제조를 위한 유기막의 식각 방법
JPH11186235A (ja) * 1997-12-24 1999-07-09 Nec Corp 半導体装置の製造方法
KR20000045237A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
JPH10242127A (ja) 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026718A (ko) * 1996-10-11 1998-07-15 문정환 유기 반사방지막(arc) 식각방법
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
JPH10199868A (ja) * 1996-12-23 1998-07-31 Texas Instr Inc <Ti> 反射防止コーティングのプラズマ・エッチング・プロセス
KR19980065274A (ko) * 1997-01-07 1998-10-15 문정환 반도체 소자의 제조를 위한 유기막의 식각 방법
KR100239719B1 (ko) * 1997-01-07 2000-01-15 김영환 반도체 소자의 제조를 위한 유기막의 식각 방법
JPH11186235A (ja) * 1997-12-24 1999-07-09 Nec Corp 半導体装置の製造方法
KR20000045237A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20010081950A (ko) 2001-08-29
DE10046023A1 (de) 2001-09-13
US6481119B1 (en) 2002-11-19
JP2001228632A (ja) 2001-08-24
TW507251B (en) 2002-10-21

Similar Documents

Publication Publication Date Title
US10811256B2 (en) Method for etching a carbon-containing feature
KR100188508B1 (ko) 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US7037639B2 (en) Methods of manufacturing a lithography template
US4687544A (en) Method and apparatus for dry processing of substrates
US4882008A (en) Dry development of photoresist
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
EP1679741A1 (en) Method of quartz etching
US20010027023A1 (en) Organic substance removing methods, methods of producing semiconductor device, and organic substance removing apparatuses
KR0170558B1 (ko) 반도체장치의 제조방법
US6465356B2 (en) Method for forming fine patterns by thinning developed photoresist patterns using oxygen radicals
KR100374958B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치
US6440638B2 (en) Method and apparatus for resist planarization
KR101152367B1 (ko) 저온 및 감소된 증착 속도로 teos 캡 층을 형성하는방법
US20020168594A1 (en) Method for reducing roughness of photoresist through cross-linking reaction of deposit and photoresist
JP2007521660A (ja) 低温かつ低堆積レートでteosキャップ層を形成する方法
US8198015B2 (en) Method of forming mask pattern
US20220390847A1 (en) Metal oxide resist patterning with electrical field guided post-exposure bake
KR20030077302A (ko) 미세패턴 형성 방법
JP2010062212A (ja) 半導体装置の製造方法
JP2001085407A (ja) 半導体集積回路装置の製造方法および製造装置
JP5063535B2 (ja) プラズマ処理方法
US20220091513A1 (en) Film structure for electric field assisted bake process
KR100270908B1 (ko) 진공리소그래피공정및레지스트박막
Nault et al. Single layer chemical vapor deposition photoresist for 193 nm deep ultraviolet photolithography
KR100422958B1 (ko) 아르곤이온주입처리를통한미세패턴형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee