KR19980065274A - 반도체 소자의 제조를 위한 유기막의 식각 방법 - Google Patents
반도체 소자의 제조를 위한 유기막의 식각 방법 Download PDFInfo
- Publication number
- KR19980065274A KR19980065274A KR1019970000163A KR19970000163A KR19980065274A KR 19980065274 A KR19980065274 A KR 19980065274A KR 1019970000163 A KR1019970000163 A KR 1019970000163A KR 19970000163 A KR19970000163 A KR 19970000163A KR 19980065274 A KR19980065274 A KR 19980065274A
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- organic film
- etching
- film
- layer
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 title abstract description 7
- 239000001307 helium Substances 0.000 claims abstract description 11
- 229910052734 helium Inorganic materials 0.000 claims abstract description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 68
- 239000012044 organic layer Substances 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims 2
- 238000005260 corrosion Methods 0.000 abstract description 3
- 230000007797 corrosion Effects 0.000 abstract description 3
- 238000009832 plasma treatment Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 제조를 위한 유기막의 식각 방법에 관한 것으로, 그 구성은 기저층(21) 상에 유기 아크층(Organic Anti-reflection Layer)과 같은 제1유기막(23)을 형성하는 공정과; 상기 제1유기막(23) 상에 감광막(Photo Resist:PR)과 같은 제2유기막(25)을 형성하는 공정과; 상기 제2유기막(25)을 패터닝하는 공정과; 상기 구조 전체를 헬륨(He) 플라즈마와 같은 경화제를 이용하여 경화시키는 공정과; 상기 노출된 제1유기막(23)을 식각하는 공정과; 상기 기저층(21)을 식각하는 공정과; 그리고, 상기 패턴화된 제2유기막(25) 및 제1유기막(23)을 제거하는 공정을 포함하여 구성되어, 제2유기막(감광막)에 대한 제1유기막(유기아크층)의 식각 속도비를 크게 증가시키므로써, 제1유기막(유기 아크층)의 식각시 제2유기막(감광막)의 식각 및 부식을 최소화시키면서 그 제1유기막(유기아크층)을 제거하도록 하는 효과가 있다.
Description
본 발명은 반도체 소자의 제조를 위한 유기막의 식각 방법에 관한 것으로, 특히 유기 아크층(Organic Anti-reflection Layer)을 사용하여 노광 작업을 수행한 웨이퍼 등의 기저층을 식각하기 전에, 감광막의 손실없이 그 유기 아크층을 먼저 효과적으로 제거하기 위한 유기막의 식각 방법에 관한 것이다.
최근에는 반도체 소자의 제조를 위한 식각 공정에 있어, i-Line/DUV(Deep UV)용 감광막(photo resist:PR)을 사용할 때, 광의 촛점 깊이(DOF) 및 해상도를 향상시키기 위해 무반사(Anti-reflection)용으로 버텀 유기층(Button Organic Layer)의 사용이 크게 늘고 있는 추세이다.
상용되는 유기 아크층은 제작 회사와 쓰이는 감광막(PR)의 종류에 따라 그 조성이 다르지만, 대부분 카본(C)이 주성분인 방향기를 포함하고 있다. 이로 인해 버텀 유기 아크층의 식각특성은 감광막의 식각 특성과 상당히 유사하다. 특히, 상온의 옥시젼(O2) 플라즈마 내에서는 감광막과 버텀 유기 아크층 모두 CO2가스의 주 프로덕트(product)를 형성하는 화학적 식각 특성으로 인해, 첨가 가스 없이는 버텀 유기 아크층의 등방성 식각 프로파일(profile)이 형성되어 큰 임계치수(Critical Dimension:CD) 바이어스(Bias)의 원인이 되고 있다. 따라서, 종래 기술에서는 옥시젼 플라즈마에 N2AR, SO2등이나, 플루오린을 포함하는 화합물 가스인 CF4, CHF3, C2F6등을 첨가하여 유기 아크층을 식각하도록 함으로써, 식각후 잔류된 유기 아크층의 측벽에 CNx, CSx, CFx, CHFx 등의 폴리머가 형성되도록 하고, 그 유기 아크층의 비등방성 식각 프로파일을 유지 하여, 잔류 유기 아크층과 감광막과의 임계치수(CD) 바이어스(Bias)를 최소화시키고 있다.
도 1은 종래의 식각 기술을 설명하는 도면으로, 도 1(a)에 도시된 바와 같이, 식각 대상층이 되는 기저층(11) 상에 유기 아크층과 같은 제1유기막(13)이 코팅되어 있고, 그 제1유기막(13)의 상면에 기저층(11)을 식각하기 위해 패턴화된 감광막과 같은 제2유기막(15)이 형성되어 있다. 그 패턴화된 제2유기막(15)은 기저층(11)을 식각할 때 마스크로 이용하기 위한 것이다. 이어, 도1(b)에 도시된 바와 같이, 상기 기저층(11)의 식각전에 O2플라즈마에 CF4, CHF3, N2등의 패시베이션(passivation) 가스를 첨가하여 노출된 상기 제1유기막(13)을 식각한다. 그런데 이때, 상기 제2유기막(15)도 함께 식각 및 부식되어 그 제2유기막(15)이 삼각형에 가까운 형태의 제2유기막(15a)으로 변형되고, 그 변형된 제2유기막(15a) 밑에 남아있는 제1유기막(13a)의 측벽에는 상기 CF4, CHF3, N2등의 첨가 가스에 의해 측벽 패시베이션막(17)이 형성된다. 이어, 도 1(c)에 도시된 바와 같이, 상기 변형된 제2유기막(15a)을 마스크로 이용하여 기저층(11)을 식각한 후, 그 제2유기막(15a) 및 측벽 패시베이션막(17)을 포함한 제1유기막(13a)을 제거하여, 상기 기저층(11)의 식각 공정을 완료한다. 그러나, 상기 측벽 패시베이션막(17)에 의해 제1유기막의 비등방성 식각 프로파일을 유지 하고, 제1유기막(13a)과 제2유기막(15a)의 임계치수(CD)의 바이어스(Bias)를 최소화시키기는 하였지만, 상기 제2유기막(15)대(對) 제1유기막(13)의 식각 속도비가 약 1:0.84로 거의 유사하기 때문에, 상기 1유기막(13)의 식각시 상기 제2유기막(5)도 함게 부식되면서 상부 모서리 부분부터 식각되어 심하게 변형된 제2유기막(15a)의 프로파일을 나타낸다. 따라서, 그 변형된 제2유기막(15a)을 마스크로 이용하여 상기 기저층(11)을 식각하면, 도 1(c)와 같이 상부가 좁고 하부가 넓게 경사(slope)진 기저층(11a)의 패턴이 형성된다.
상기와 같은 종래 기술의 단점은 다음과 같다.
1) 유기 아크층과 같은 제1유기막을 식각할 때, SO2, CHF3, C2F6등의 큰 분자량을 가진 무거운 가스 첨가로 인하여 이온 스퍼터링(Ion Sputtering) 효과가 증가하기 때문에, 감광막과 같은 제2유기막이 심하게 부식(erpsoiion) 및 식각된다. 따라서, 그 변형된 제2유기막을 마스크로 이용하여 기저층(식각대상층)을 식각할 때, 그 기저층의 정상적인 프로파일 유지가 곤란하다.
2) 제2유기막 대(對) 제1유기막의 식각속도 선택비가 거의 동일하기 때문에, 제1유기막을 식각할 때 제2유기막의 손실이 매우 커지게 된다. 따라서, 기저층을 식각할 때 제2유기막이 마스크로서의 역할을 못하게 되어 기저층을 어택(Attack)하는 현상이 관찰된다.
3) CFx, CHFx 등의 유기 폴리머(측벽 패시베이션막)가 기저층 위에 형성되기 때문에, 기저층 식각시 그 측벽 패시베이션막이 장벽(Barrier)으로 작용된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 감광막에 대한 유기아크층의 식각 속도비를 크게 증가시키므로써, 유기 아크층의 식각시 감광막의 식각 및 부식을 최소화시키면서 그 유기아크층을 제거하도록 개선된 유기막의 식각 방법을 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 유기막의 식각방법은, 식각 대상층이 되는 기저층 상에 유기아크층과 같은 제1유기막을 형성하는 공정과; 상기 제1유기막 상에 감광막과 같은 제2유기막을 형성하는 공정과; 상기 제2유기막을 패터닝하는 공정과; 상기 구조 전체를 헬륨(He) 플라즈마와 같은 경화제를 이용하여 경화시키는 공정과; 상기 노출된 제1유기막을 식각하는 공정과; 상기 기저층을 식각하는 공정과; 그리고 상기 제1유기막 및 패턴화된 제2유기막을 제거하는 공정을 포함하여 구성된다.
상기와 같이 본 발명에 따른 유기막 식각 방법은, 헬륨 플라즈마 처리를 하였을 때, 유기 아크층 보다 감광막이 심하게 경화되는 특성이 나타나므로, 헬륨 플라즈마 처리를 이용하여 감광막에 대한 유기 아크층의 식각 속도 선택비를 크게 증가시킬 수 있다.
도 1(a) 내지 도 1(c)는 종래의 식각 기술을 설명하기 위한 종단면도..
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 제조를 위한 유기막의 식각 방법을 설명하는 종단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
21:기저층(식각 대상층)23:제1유기막(유기 아크층)
25:제2유기막(감광막)
이하, 첨부 도면을 참조하여 본 발명에 따른 반도체 소자의 제조시 유기막의 식각 방법에 대하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 소자의 제조를 위한 유기막의 식각 방법을 설명하는 도면이다.
먼저, 도 2(a)에 도시된 바와 같이, 식각 대상층이 되는 기저층(21)상에 유기아크층과 같은 제1유기막(23)이 코팅되어 있고, 그 제1유기막(23)의 상면에 패턴화된 제2유기막(25)이 형성되어 있다. 그 패턴화된 제2유기막(25)은 감광막으로 이루어진 것으로서, 그 감광막 패턴은 기저층(21)을 식각할 때 마스크로 이용하기 위한 것이다. 이어, 도 2(b)에 도시된 바와 같이, RIE(Reactive Ion Etch)형, MERIE(Magnetically Enhanced Reactive Ion Etch)형, ICP(Inductively Coupled Plasma)형(type) 등과 같은 건식각 장비(미도시)에서 헬륨 플라즈마를 생성하고, 도 2(a)에 도시된 전체 구조를 그 헬륨 플라즈마내에서 경화시킨 후, 인-시튜(In-situ)로 옥시젼(O2)을 포함한 가스 혼합물 플라즈마를 생성하고, 그 가스 혼합물 플라즈마를 이용하여 상기 제1유기막(23)을 식각하면, 도 2(b)와 같이 제2유기막(25a)의 하부에 있는 제1유기막(23a)만 남고 그외의 제1유기막(23)은 제거된다. 이때, 상기 경화된 제2유기막(25)은 그의 상부만 약간 식각된 제2유기막(25a)의 프로파일을 유지한다. 상기 ICP형 장비를 사용하여 헬륨 플라즈마 처리를 할 경우에는 바이어스 파워(Bias Power)를 약 100W 이하로 조절하여 약 3분간 헬륨 플라즈마 처리를 수행하도록 함이 바람직하다.
이어, 도 2(c)에 도시된 바와 같이, 상기 제2유기막(25a)을 마스크로 이용하여 상기 기저층(21)을 식각한 후, 그 제2유기막(25a) 및 제1유기막(23a)을 제거하여, 상기 기저층(21)의 식각 공정을 완료한다. 이와같이 본 발명에 따라 식각되어 패턴환된 상기 기저층(21a)은 경사지지 않은 정상적인 프로파일을 갖는다.
참고로, 약 3분간 헬륨 플라즈마 처리를 수행하였을 때, 감광막은 약 267Å의 두께 변화를 일으키고, 유기 아크층은 약 125Å의 두께 변화를 일으킨다. 상기 헬륨 플라즈마 처리를 완료한 후 유기 아크층의 식각 공정을 수행할 때, 그 유기 아크층의 식각 속도는 약 2184Å/min 이고, 유기아크층:감광막의 식각 선택비는 1.7:1로서 감광막에 대한 유기아크층의 식각 속도 선택비가 약 2배가 된다.
또한, 약 3분간 아르곤(Ar) 플라즈마 처리를 수행하였을 때, 감광막은 약 1295Å의 두께 변화를 일으키고, 유기 아크층은 약 75Å의 두께 변화를 일으킨다. 상기 아르곤 플라즈마 처리를 완료한 후 유기 아크층의 식각 공정을 수행할 때, 그 유기 아크층의 식각 속도는 약 2751Å/min 이고, 유기아크층:감광막의 식각 선택비는 0.87:1이다.
이상과 같이 본 발명에 따른 유기막의 식각 방법에 의하면, 제2유기막(감광막)의 경화를 위해 별도의 장비를 요하지 않고 식각 장비와 동일 장비에서 인-시튜(In-situ)로 진행하므로 경제적이며, 옥시젼(O2) 플라즈마를 이용하여 제1유기막(유기 아크층)을 식각할 때에 제2유기막(감광막)에 대한 제1유기막(유기아크층)의 식각 속도 선택비를 약 2배로 올릴 수 있고, 제2유기막(감광막)이 효과적으로 경화되므로 제1유기막(유기 아크층)을 식각할 때 그 제2유기막(감광막)의 부식 현상이 크게 줄어 기저층을 식각할 때 그 기저층의 프로파일을 경사지지 않은 정상 상태로 유지하는 효과가 있다.
Claims (8)
- 기저층(21) 상에 제1유기막(23)을 형성하는 공정과;상기 제1유기막(23) 상에 제2유기막(25)을 형성하는 공정과;상기 제2유기막(25)을 패터닝하는 공정과;상기 구조 전체를 경화제를 이용하여 경화시키는 공정과;상기 노출된 제1유기막(23)을 식각하는 공정과;상기 기저층(21)을 식각하는 공정과; 그리고상기 패턴화된 제2유기막(25) 및 제1유기막(23)을 제거하는 공정을 포함하여 구성된 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제1항에 있어서, 상기 제1유기막(23)은 유기아크층(Organic Anti-reflection Layer)인 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제1항에 있어서, 상기 제2유기막(25)은 감광막(Photo Resist:PR)인 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제1항에 있어서, 상기 경화제는 헬륨(He) 플라즈마인 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제1항에 있어서, 상기 경화 공정은 RIE(Reactive Ion Etch)형 건식각 장비를 사용하는 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제1항에 있어서, 상기 경화 공정은 ICP(Inductively Coupled Plasma)형 건식각 장비를 사용하는 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제6항에 있어서, 상기 ICP형 건식각 장비의 바이어스 파워(Bias Power)를 약 100W 이하로 조절하는 반도체 소자의 제조를 위한 유기막의 식각 방법.
- 제1항에 있어서, 상기 유기 아크층의 식각은 옥시젼(O2)을 포함한 가스혼합물 플라즈마를 이용하는 반도체 소자의 제조를 위한 유기막의 식각 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000163A KR100239719B1 (ko) | 1997-01-07 | 1997-01-07 | 반도체 소자의 제조를 위한 유기막의 식각 방법 |
| US08/929,425 US5976395A (en) | 1997-01-07 | 1997-09-15 | Selective etching method for stacked organic film |
| JP9349594A JPH10209135A (ja) | 1997-01-07 | 1997-12-18 | 積層有機膜の選択的食刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000163A KR100239719B1 (ko) | 1997-01-07 | 1997-01-07 | 반도체 소자의 제조를 위한 유기막의 식각 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980065274A true KR19980065274A (ko) | 1998-10-15 |
| KR100239719B1 KR100239719B1 (ko) | 2000-01-15 |
Family
ID=19494175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970000163A KR100239719B1 (ko) | 1997-01-07 | 1997-01-07 | 반도체 소자의 제조를 위한 유기막의 식각 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5976395A (ko) |
| JP (1) | JPH10209135A (ko) |
| KR (1) | KR100239719B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374958B1 (ko) * | 2000-02-15 | 2003-03-06 | 미쓰비시덴키 가부시키가이샤 | 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228279B1 (en) * | 1998-09-17 | 2001-05-08 | International Business Machines Corporation | High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials |
| US7022611B1 (en) * | 2003-04-28 | 2006-04-04 | Lam Research Corporation | Plasma in-situ treatment of chemically amplified resist |
| US20060248185A1 (en) * | 2005-04-29 | 2006-11-02 | Morris Robert P | System and method for utilizing a presence service to advertise activity availability |
| US7567553B2 (en) | 2005-06-10 | 2009-07-28 | Swift Creek Systems, Llc | Method, system, and data structure for providing a general request/response messaging protocol using a presence protocol |
| US7512880B2 (en) | 2005-12-23 | 2009-03-31 | Swift Creek Systems, Llc | Method and system for presenting published information in a browser |
| US7587450B2 (en) | 2006-02-01 | 2009-09-08 | Swift Creek Systems, Llc | HTTP publish/subscribe communication protocol |
| US9330190B2 (en) | 2006-12-11 | 2016-05-03 | Swift Creek Systems, Llc | Method and system for providing data handling information for use by a publish/subscribe client |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960000375B1 (ko) * | 1991-01-22 | 1996-01-05 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
| US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5271800A (en) * | 1991-07-12 | 1993-12-21 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Method for anisotropic etching in the manufacture of semiconductor devices |
| JPH07183194A (ja) * | 1993-12-24 | 1995-07-21 | Sony Corp | 多層レジストパターン形成方法 |
| JP2639372B2 (ja) * | 1995-02-21 | 1997-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5807790A (en) * | 1996-05-07 | 1998-09-15 | Advanced Micro Devices, Inc. | Selective i-line BARL etch process |
-
1997
- 1997-01-07 KR KR1019970000163A patent/KR100239719B1/ko not_active IP Right Cessation
- 1997-09-15 US US08/929,425 patent/US5976395A/en not_active Expired - Lifetime
- 1997-12-18 JP JP9349594A patent/JPH10209135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374958B1 (ko) * | 2000-02-15 | 2003-03-06 | 미쓰비시덴키 가부시키가이샤 | 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5976395A (en) | 1999-11-02 |
| JPH10209135A (ja) | 1998-08-07 |
| KR100239719B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5968844A (en) | Method for etching nitride features in integrated circuit construction | |
| US6080678A (en) | Method for etching anti-reflective coating film | |
| KR100209698B1 (ko) | 유기 반사방지막 식각방법 | |
| JPS63104338A (ja) | 複合絶縁層に傾斜のついた開口を形成する方法 | |
| US7531102B2 (en) | Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning | |
| US6156629A (en) | Method for patterning a polysilicon gate in deep submicron technology | |
| KR100277150B1 (ko) | 반도체 장치 제조 방법 | |
| KR100990064B1 (ko) | 식각 공정에서 포토레지스트를 경화하는 방법 및 조성물 | |
| US5342481A (en) | Dry etching method | |
| US5807790A (en) | Selective i-line BARL etch process | |
| US6933236B2 (en) | Method for forming pattern using argon fluoride photolithography | |
| US5387312A (en) | High selective nitride etch | |
| KR100239719B1 (ko) | 반도체 소자의 제조를 위한 유기막의 식각 방법 | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| US6900139B1 (en) | Method for photoresist trim endpoint detection | |
| KR20030020439A (ko) | 반도체 애플리케이션내의 ｎｈ3 플라즈마 디스커밍 및레지스트 박리 | |
| US6686296B1 (en) | Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing | |
| KR100268926B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100591133B1 (ko) | 불화아르곤용 포토레지스트를 이용한 게이트 패턴 형성 방법 | |
| KR100687858B1 (ko) | 반도체소자의 패터닝 방법 | |
| TWI249202B (en) | Dielectric etching method to prevent photoresist damage and bird's beak | |
| Monget et al. | Application of plasma-polymerized methylsilane for 0.18-um photolithography | |
| KR20020002903A (ko) | 유기 ｂａｒｃ를 이용한 반도체소자의 미세 패턴 형성방법 | |
| KR100562290B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |