JP2001228632A - レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置 - Google Patents

レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置

Info

Publication number
JP2001228632A
JP2001228632A JP2000036408A JP2000036408A JP2001228632A JP 2001228632 A JP2001228632 A JP 2001228632A JP 2000036408 A JP2000036408 A JP 2000036408A JP 2000036408 A JP2000036408 A JP 2000036408A JP 2001228632 A JP2001228632 A JP 2001228632A
Authority
JP
Japan
Prior art keywords
forming
resist pattern
semiconductor substrate
antireflection film
ozone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000036408A
Other languages
English (en)
Inventor
Jiro Ito
次郎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000036408A priority Critical patent/JP2001228632A/ja
Priority to US09/631,624 priority patent/US6481119B1/en
Priority to DE10046023A priority patent/DE10046023A1/de
Priority to TW089121656A priority patent/TW507251B/zh
Priority to KR10-2000-0063491A priority patent/KR100374958B1/ko
Publication of JP2001228632A publication Critical patent/JP2001228632A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576Boride, carbide or nitride component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991Coated

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 レジストパターンの寸法精度を上げるように
改良された、レジストパターンの形成方法を提供するこ
とを主要な目的とする。 【解決手段】 半導体基板501の上に、有機系反射防
止膜503を形成する。有機系反射防止膜503を介在
させて、半導体基板501の上にレジスト504を形成
する。レジスト504をパターニングし、開口部を有す
るレジストパターン508を形成する。レジストパター
ン508の開口部の底部に露出した、有機系反射防止膜
503の一部を、原子状酸素を用いて除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、一般に、レジス
トパターンの形成方法に関するものであり、より特定的
には、イオン注入のために使用するレジストパターンの
形成方法に関する。この発明は、また、そのようなレジ
ストパターンの形成方法を含む、半導体装置の製造方法
に関する。この発明は、さらに、有機系反射防止膜の除
去装置に関する。
【0002】
【従来の技術】図12〜図16は、従来の半導体集積回
路の製造方法の工程の一部であり、イオン注入のために
使用するレジストパターンの形成方法を示す、半導体装
置の断面図である。
【0003】図12を参照して、分離酸化膜101が形
成されたシリコン基板102を準備する。
【0004】図13を参照して、シリコン基板102の
上に、感光性レジスト103を形成する。
【0005】図14を参照して、まずマスクパターン1
04を用いて、X線や紫外線などの露光光105で感光
性レジスト103を露光する。
【0006】次に、図15を参照して、露光部のレジス
トを除去するために、露光された感光性レジスト103
を、トリメチルアンモニウムハイドライド水溶液(TM
AH)を主成分とする現像液106に接触させ、レジス
トパターン107を得る。
【0007】図16を参照して、レジストパターン10
7をマスクに用いて、シリコン基板102中に、イオン
注入を行なう。
【0008】
【発明が解決しようとする課題】従来のイオン注入は、
上述のようにして行なわれていた。しかし、下地形状や
下地とマスクの相対的位置関係によって、形成されるレ
ジストパターン107の形状や寸法が、異常になるとい
う問題点があった。
【0009】たとえば、図17を参照して、マスク20
1を通過した露光光202の一部は、分離酸化膜203
の上端のテーパ部分に当たり、反射光205が発生す
る。反射光205は、本来、未露光部分になる領域にあ
る感光性レジスト206を露光させてしまう。そのた
め、所望の形状と異なる形状のレジストパターン207
が、図のようにでき上がる。つまり、分離酸化膜203
の形状によって、レジストパターン207の寸法が変化
するという問題点があった。
【0010】また、図18を参照して、分離酸化膜20
3は、露光光202に対して透過性が高い。一方、シリ
コン基板204は、透過性がほとんどなく、高反射率を
有している。よって、マスク201を通過した露光光2
02は、分離酸化膜203の最上面と底面において反射
し、反射光211および反射光212を発生させる。反
射光211と反射光212の2つの光の合成されたもの
が、感光性レジスト206を感光させる。反射光211
と反射光212を合成した光の強度は、これら2つの光
の位相差に大きく依存している。よって、分離酸化膜2
03の膜厚が変動すると、反射光211の光路長が変化
し、2つの光の位相差も変化する。そのため、実効的
に、感光性レジスト206を感光する光の強度が変化す
る。このため、形成されるレジストパターン207の寸
法が変化する。つまり、分離酸化膜203の厚さによっ
て、レジスト寸法が変化するという問題が生じていた。
【0011】また、図19を参照して、分離酸化膜20
3の底部の端部のテーパ形状が異なると、分離酸化膜2
03内での多重反射により、反射光221が発生する。
反射光221は、本来、未露光部領域にある感光性レジ
スト206を感光させてしまう。そのため、所望の形状
と異なる形状のレジストパターン207ができ上がる。
すなわち、分離酸化膜203の形状によって、レジスト
パターン207が変化するという問題点があった。
【0012】このように、下地の影響を受けやすいレジ
ストパターンの形成工程では、一般的に、色素入りの感
光性レジストや、有機系反射防止膜が用いられる。
【0013】本発明が解決しようする対象は、イオン注
入工程におけるレジストパターンの形成方法である。本
発明に係るレジストパターンは、一般的に、注入種に対
するマスクになっているため、感光性レジストの膜厚
は、2〜6μmであり、この膜厚は、通常の半導体集積
回路の形成工程で用いる、レジストの中で、最も厚いも
のである。
【0014】図20に、色素入り感光性レジストを用い
た場合の、レジストパターンの断面形状を示す。
【0015】感光性レジストが、露光光から受ける光の
エネルギー量は、レジストの最上層から最下層にいくに
つれて小さくなるため、レジストパターン303の端部
は、図のように裾引き形状になりやすく、寸法精度が低
下するという問題点があった。
【0016】図21は、有機系反射防止膜を用いた場合
のレジストパターンの断面形状である。有機系反射防止
膜を用いた場合、下地の影響を抑えることをできるた
め、形成されるレジストパターン404の形状は安定す
る。しかし、レジストパターン404の形成後に、本来
イオン注入されるべき開口部405の底部に有機系反射
防止膜403が残っている。開口部405の底部に残っ
た有機系反射防止膜403は、イオン注入に対してマス
クとなり、問題となっていた。
【0017】また、有機系反射防止膜403越しにイオ
ン注入した場合、有機系反射防止膜403中に含まれる
物質が、シリコン基板401中に、二次的に注入され、
シリコン基板401の汚染を引き起こすという問題点が
あった。
【0018】以上のように、半導体集積回路の製造にお
けるイオン注入工程は、図12〜図21に示すように、
レジストパターンを形成する下地の膜質が、光学的に一
様でない場合が多い。特に、素子分離工程では、反射率
の高いシリコン基板と、透明で、かつ膜厚による光の干
渉を引き起こしやすい分離酸化膜とが交互に並び、さら
に、レジストパターンは、シリコン基板と分離酸化膜の
界面の上に形成される。したがって、上述した問題点
が、非常に発生しやすい。このような状況下では、下地
の影響を抑えるための反射防止膜は必須であり、その場
合、イオン注入時に、シリコン基板へ悪影響を及ぼさな
い技術が必要となっている。
【0019】この発明は、上記のような問題点を解決す
るためになされたもので、イオン注入時に、シリコン基
板へ悪影響を及ぼさないように改良された、レジストパ
ターンの形成方法を提供することを目的とする。
【0020】この発明は、さらに、そのようなレジスト
パターンの形成方法を含む、半導体装置の製造方法を提
供することにある。
【0021】この発明の、さらに他の目的は、イオン注
入時にシリコン基板へ悪影響を及ぼす有機系反射防止膜
の除去装置を提供することを目的とする。
【0022】
【課題を解決するための手段】請求項1に係る発明は、
イオン注入のために使用するレジストパターンの形成方
法に係る。まず、半導体基板の上に有機反射防止膜を形
成する。上記有機反射防止膜を介在させて、上記半導体
基板の上にレジストを形成する。上記レジストをパター
ニングし、開口部を有するレジストパターンを形成す
る。上記レジストパターンの開口部の底部に露出した、
上記有機系反射防止膜の一部を除去する。
【0023】請求項2に係るレジストパターンの形成方
法においては、上記有機系反射防止膜の一部の除去は、
オゾンを用いて行なわれる。
【0024】請求項3に係るレジストパターンの形成方
法においては、上記有機系反射防止膜の一部の除去は、
原子状酸素を用いて行なわれる。
【0025】請求項4に係るレジストパターンの形成方
法においては、上記原子状酸素は、空気より形成され
る。
【0026】請求項5に係るレジストパターンの形成方
法においては、上記原子状酸素は、O2プラズマより形
成される。
【0027】請求項6に係るレジストパターンの形成方
法において、上記オゾンより上記原子状酸素を形成する
工程は、上記半導体基板をオゾンに接触させる工程と、
上記半導体基板を加熱し、それによって上記オゾンを熱
分解させる工程と、を含む。
【0028】請求項7に係るレジストパターンの形成方
法において、上記空気より上記原子状酸素を形成する工
程は、上記半導体基板を空気に接触させる工程と、上記
半導体基板にエキシマ光を照射する工程と、を含む。
【0029】請求項8に係るレジストパターンの形成方
法において、上記O2プラズマより上記原子状酸素を形
成する工程は、上記O2プラズマより、正電荷を持った
荷電粒子と負電荷を持った荷電粒子を除去する工程を含
む。
【0030】請求項9に係る半導体装置の製造方法にお
いては、まず、半導体基板の上に有機系反射防止膜を形
成する。上記有機系反射防止膜を介在させて、上記半導
体基板の上にレジストを形成する。上記レジストをパタ
ーニングし、開口部を有するレジストパターンを形成す
る。上記レジストパターンの開口部の底部に露出した、
上記有機系反射防止膜の一部を除去する。上記レジスト
パターンを用いて、上記半導体基板の表面にイオン注入
する。
【0031】請求項10に係る半導体装置の製造方法に
おいては、上記有機系反射防止膜の一部の除去は、オゾ
ンを用いて行なわれる。
【0032】請求項11に係る半導体装置の製造方法に
おいては、上記有機系反射防止膜の一部の除去は、原子
状酸素を用いて行なわれる。
【0033】請求項12に係る半導体装置の製造方法に
おいては、上記原子状酸素は、空気より形成される。
【0034】請求項13に係る半導体装置の製造方法に
おいては、上記原子状酸素は、O2プラズマより形成さ
れる。
【0035】請求項14に係る半導体装置の製造方法に
おいて、上記オゾンより上記原子状酸素を形成する工程
は、上記半導体基板をオゾンに接触させる工程と、上記
半導体基板を加熱し、それによって、上記オゾンを熱分
解させる工程と、を含む。
【0036】請求項15に係る半導体装置の製造方法に
おいて、上記空気より上記原子状酸素を形成する工程
は、上記半導体基板を空気に接触させる工程と、上記半
導体基板にエキシマ光を照射する工程と、を含む。
【0037】請求項16に係る半導体装置の製造方法に
おいて、上記O2プラズマより上記原子状酸素を形成す
る工程は、上記O2プラズマ中より、正電荷を持った荷
電粒子と負電荷を持った荷電粒子を除去する工程と、を
備える。
【0038】請求項17に係る発明は、半導体基板の上
に形成された有機系反射防止膜の除去装置に係る。当該
装置は、有機系反射防止膜が形成された半導体基板を収
容する反応容器を備える。上記反応容器内に、上記半導
体基板を加熱する加熱手段が設けられている。当該除去
装置は、上記反応室内にオゾンを供給するオゾン供給手
段をさらに備える。
【0039】請求項18に係る有機系反射防止膜の除去
装置においては、上記反応室内に設けられ、上記オゾン
供給手段から送られてくるオゾンを上記半導体基板に向
けて均一に噴射する、多数のガス噴出し口を有するガス
シャワーヘッドをさらに備える。
【0040】請求項19に係る発明は、基板の上に形成
された有機系反射防止膜の除去装置に係る。当該除去装
置は、有機系反射防止膜が形成された半導体基板を収容
する反応容器と、上記反応容器内に空気を供給する空気
供給手段と、上記半導体基板に向けてエキシマ光を照射
するエキシマ光照射手段と、を備える。
【0041】請求項20に係る発明は、半導体基板の上
に形成された有機系反射防止膜の除去装置に係る。当該
除去装置は、O2プラズマを形成するO2プラズマ形成手
段と、上記O2プラズマ中の、正電荷を持った荷電粒子
をトラップする正電荷粒子トラップ手段と、上記O2
ラズマ中の、負電荷を持った荷電粒子をトラップする負
電荷粒子トラップ手段と、上記半導体基板を収容する反
応室と、を備える。上記反応室内には、上記O2プラズ
マ形成手段、上記正電荷粒子トラップ手段および上記負
電荷粒子トラップ手段によって処理されて生成した、電
気的に中性で、励起状態にある原子状酸素が導入され
る。
【0042】この発明の好ましい実施形態によれば、上
記正電荷粒子トラップ手段は、負電位を印加された導電
体性減圧器を含み、上記負電荷粒子トラップ手段は、正
電位を印加された導電体製減圧器を含む。
【0043】この発明のさらに好ましい実施形態によれ
ば、上記O2プラズマ形成手段と上記正電荷粒子トラッ
プ手段との間に、これらを電気的に分離しながら、かつ
これらを接続する第1の絶縁体製配管が設けられてい
る。上記正電荷粒子トラップ手段と上記負電荷粒子トラ
ップ手段の間に、これらを電気的に分離しながら、かつ
これらを接続する第2の絶縁体製配管が設けられてい
る。
【0044】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
【0045】図1を参照して、分離酸化膜502が形成
されたシリコン基板501を準備する。
【0046】図2を参照して、シリコン基板501の上
に有機系反射防止膜503を形成する。
【0047】図3を参照して、有機系反射防止膜503
を介在させて、シリコン基板501の上に感光性レジス
ト504を形成する。
【0048】図4を参照して、マスクパターン505を
用いて、感光性レジスト504を、露光光506で露光
する。
【0049】図5と図6を参照して、レジスト504を
現像液507で現像し、レジストパターン508を形成
する。このとき、レジストパターン508には、開口部
509が形成される。
【0050】図7を参照して、シリコン基板501を加
熱し、オゾンもしくはOラジカル雰囲気510に、シリ
コン基板501を晒す。オゾンは、加熱されたシリコン
基板501上で熱分解し、Oラジカルつまり原子状酸素
を発生させる。
【0051】図7と図8を参照して、この原子状酸素
は、有機物に対しての反応性が高く、有機系反射防止膜
503を構成する物質は、COX、NOX、SOXおよび
2Oへと分解され、気化するため、開口部509の底
部の有機系反射防止膜503は除去される。
【0052】開口部509の底部の有機系反射防止膜5
03を除去するために、O2プラズマを用いることも考
えられる。しかし、プラズマを用いると、荷電粒子によ
りシリコン基板501が衝撃を受け、有機系反射防止膜
503中の物質が、シリコン基板501中に二次的に注
入され、シリコン基板501が汚染される。したがっ
て、有機系反射防止膜503をプラズマに直接に晒さな
いことが必要とされる。具体的な汚染による問題点とし
ては、レジスト中にごく微量に含まれるNa原子が、シ
リコン基板表面近傍に、二次注入され、後工程で基板を
酸化する場合に、注入されたNa原子が作用して、酸化
速度が高まり、酸化層が異常な形状に形成されることが
挙げられる。
【0053】本発明において、オゾンを用いる場合に
は、適度にシリコン基板501を加熱することが必要で
ある。上述のとおり、オゾンを熱分解し、原子状酸素を
発生させるためである。また、原子状酸素が直接含まれ
ている雰囲気を用いる場合にも、シリコン基板501を
加熱することで、有機物の分解速度を制御性よく高める
ことができる。ただし、温度を上げ過ぎると、レジスト
パターンがそのガラス転移温度を超えてしまうため、形
状が劣化する。したがって、注意が必要である。
【0054】本発明においては、図7を参照して、開口
部509の底部の有機系反射防止膜503を除去する際
に、同じ有機系材料であるレジストパターン508もエ
ッチングされる。しかし、一般に、有機系反射防止膜5
03の厚さは、レジストパターン504の高さ(厚さ)
やパターン寸法に比べて、10分の1以下程度であるた
め、大きな影響はない。予め、マスクパターン505の
寸法に、有機系反射防止膜の除去時の、レジストパター
ンの後退分を加えるとともに、厚さ方向に関しても、膜
減り量を加味しておくことで、この問題は解決できる。
【0055】
【実施例】以下、この発明の実施例を図について説明す
る。
【0056】実施例1 本実施例は、CMOS型集積回路の製造工程中の、素子
分離に使用するウェル形成において用いられる、イオン
注入用のレジストパターンの形成プロセスに適用した例
である。
【0057】図1を、再び参照して、P型シリコン基板
501の上に、常法により、シャロートレンチ型分離構
造を形成する。シャロートレンチ型分離構造は、Si3
4をマスクとして、シリコン基板501にシャロート
レンチをドライエッチング法で形成した後に、CVD
(chemical vapor deposition)法で分離酸化膜502
をトレンチ内に埋込み、次にCMP(chemical mechani
cal polish)法により、分離酸化膜502をSi34
が露出するまで研磨し、Si34を除去することによっ
て形成される。図1は、Si34膜を除去した直後の、
半導体装置の断面図である。
【0058】一般的に、ドライエッチング法とCMP法
の性質上、分離酸化膜のパターン配置およびプロセスの
経時変化によって、分離酸化膜502の形状も変化す
る。このため、シリコン基板1上に、直接、感光性レジ
ストを塗布して、レジストパターンの形成を行なうと、
図12〜図20に示す従来技術で述べた問題点が発生す
る。
【0059】本実施例では、上述したように、図1の工
程を経た後、図2〜図8の工程を経て、レジストパター
ン508を形成する。次に、レジストパターン508を
マスクにして、PウェルおよびNウェルを形成するため
のイオン注入を行なう。
【0060】さらに詳しく説明すると、図2を参照し
て、有機系反射防止膜503として、SWKT5(東京
応化工業株式会社製、商品名)を回転塗布法によって、
120nmの膜厚に形成する。
【0061】図3を参照して、感光性レジスト504と
して、i線ポジ型レジストであるIX305(日本合成
ゴム株式会社製、商品名)を回転塗布法により、292
0nmの膜厚に形成する。イオン注入に対して必要なレ
ジスト膜厚は、回転塗布直後で、2700nmである
が、後で有機系反射防止膜503を除去する際に、レジ
ストパターン508も220nm程度膜減りするため、
予め余分に塗布しておく。
【0062】図4を参照して、i線ステッパおよびポジ
型マスク505を用いて感光性レジスト504を露光す
る。このとき、レジストパターンの開口部509の有機
系反射防止膜の除去時に、レジストパターン508も水
平方向に220nm後退するため、有機系マスクパター
ン505に後退分のオフセット量を与えておくのが好ま
しい。
【0063】図5と図6を参照して、露光後に現像処理
を行ないレジストパターン508を得る。
【0064】本実施例によれば、有機系反射防止膜50
3を用いているため、下地の影響をほぼ抑えた状態で、
露光できる。その結果、得られたパターンは断面形状に
おいて、矩型性が高く、寸法安定性が高い。1.5μm
の抜きパターン(パターンの開口部のパターン)を測定
した場合の、(最大寸法−最小寸法)は、有機系反射防
止膜503がない場合には、0.1μmであったのに対
して、有機系反射防止膜503を使用した場合には、
0.04μmであった。その結果、ウェルの寸法の制御
性が向上し、従来に比べ、素子間を、約0.06μm、
縮小することができた。
【0065】図7を参照して、レジストパターンの開口
部509の底部にある有機系反射防止膜503を、オゾ
ン510を用いて除去した。
【0066】図9は、使用する装置の概念図である。図
9を参照して、プロセスガスとしてのオゾン、N2、O2
がそれぞれ、オゾン発生器601、N2ボンベ602、
2ボンベ603から、カットバルブ604、マスフロ
ーコントローラ605を通って、反応容器606内のガ
スシャワーヘッド607に導入される。ガスシャワーヘ
ッドには、多数のガス噴出口があいており、プロセスガ
スは、ウェハ608に対して、均一に供給される。ウェ
ハ608は、反応容器606内にある、温度調節された
ウェハ支持台609の上に載って処理される。反応容器
606内は、圧力制御バルブ610およびポンプ611
によって、適切な圧力状態に保たれている。本実施例で
は、以下のウェハ処理条件を用いた。
【0067】 オゾン流量:40SLM、ウェハ支持台温度:110℃ O2流量:20SLM、反応室圧力:110KPa N2流量:20SLM 上記条件での、有機物除去速度は次のとおりであった。
【0068】有機系反射防止膜:70nm/min レジスト:110nm/min 有機系反射防止膜120nmを完全に除去するために、
ウェハ処理時間を、2minとした。結果として、レジ
ストパターンの開口部の底にある有機系反射防止膜は完
全に除去され、レジストパターンも所定の寸法および膜
厚のものを得た。また、本処理を行なうことによる不具
合は、一切見られなかった。
【0069】実施例2 半導体集積回路の製造工程において、本実施例2を用い
る点は、実施例1と同じである。本実施例では、図10
に示す装置を用いた。
【0070】乾燥空気源701から出た空気(N2:7
9%、O2:21%)は、カットバルブ702を通っ
て、反応室703内に導入される。反応室703上部に
は、172nmのエキシマ光を発生するエキシマ光ラン
プ705が設けられている。反応室703とエキシマ光
ランプ705は、石英窓704で仕切られている。エキ
シマ光ランプ705から発生する172nmのエキシマ
光が、石英窓704を通って、ウェハ706に照射され
る。ウェハ706は、ウェハ支持台707に載ってい
る。ウェハ支持台707は、プロセス安定性を得るため
に温度制御されている。反応室703は、圧力制御バル
ブ708とポンプ709によって、一定の圧力に保たれ
る。172nmのエキシマ光は、以下の反応を、空気中
で発生させ、結果として、有機物に対して反応性の高い
原子状酸素を発生させる。
【0071】本実施例の特徴としては、オゾンの熱分解
過程がないため、低温でプロセスを行なうことができる
ことが挙げられる。
【0072】O2+172nm→O33+172nm→O+O2 原子状酸素による効果は、実施例1と同じであった。
【0073】本実施例では、以下の条件によって、ウェ
ハの処理を行なった。 乾燥空気流量:30SLM、反応室圧力:90kPa ウェハ支持台温度:50℃、ランプ照度:10mW/c
2 石英窓−ウェハ間距離1mm この条件下での、有機物の除去速度は以下のとおりであ
った。
【0074】有機系反射防止膜:10nm/min レジスト:11nm/min実施例3 本実施例は、半導体集積回路の製造工程において適用さ
れる点は、実施例1と同じである。本実施例では、図1
1に示す装置が用いられる。
【0075】図9装置と図11装置が異なる点は、オゾ
ン発生器の代わりに、原子状酸素を供給する装置を用い
る点である。
【0076】原理は、O2プラズマを発生させ、これか
ら荷電粒子を除去するものである。O2ボンベ801か
ら、マスフローコントローラ802、カットバルブ80
3を通って、O2が反応室804に導入される。反応室
804は、圧力制御バルブ805とポンプ806によっ
て、一定の圧力に保たれている。反応室804内には、
RF電源809につながっている電極807と、対向す
る接地電極808が存在し、RF電力を供給すること
で、電極807と電極808の間にO2プラズマが発生
する。O2プラズマは、絶縁体製配管810を通って、
負電位を印加された導電体製減圧器811に導入され
る。ここで、O2プラズマ中の正電荷を持った荷電粒子
はトラップされ、導電体製減圧器811の後流には、負
電荷を持った荷電粒子および中性の粒子のみが、導電体
製減圧器812へと流れていく。導電体製減圧器812
には正電位が印加されており、通過するガス中の負電荷
を持った荷電粒子をトラップする。結果として、電気的
に中性で、励起状態にある原子状酸素を含むO2ガス
が、カットバルブ813を通って、反応室703に供給
される。原子状酸素はOX(X=1〜3)ラジカルとい
い換えることができる。なお、反応室703は、図9中
の反応容器606に相当するものである。
【0077】ここで注意すべきこととして、反応室80
4から後流は、プラズマを生成するため、減圧下にある
点である。導電体製減圧器811および812におい
て、電位差を与え過ぎると、直流フロー放電が発生する
ため、注意が必要である。また、絶縁体製配管810,
810を用いている理由は、反応室804と導電体製減
圧器811とを電気的に分離し、導電体製減圧器811
と導電体製減圧器812を電気的に分離するためであ
る。
【0078】なお、本実施例では、O2プラズマを発生
させるために、RFおよび平行平板型電極を用いたが、
この発明はこれに限られるものでなく、マイクロ波励起
法や、ECR法、マグネトロン法を用いてもよい。
【0079】本実施例では、以下の条件で、図11に示
す装置を動作させた。 O2流量:0.5SLM、導電体製減圧器811の印加
電圧:−1.0V RF電力:500W、導電体製減圧器812の印加電
圧:+1.0V 反応室圧力:50Pa 本実施例を用いた有機物の除去速度は、以下のとおりで
あった。
【0080】有機系反射防止膜:20nm/min レジスト:25nm/min 今回開示された実施の形態はすべての点で例示であって
制限的なものではないと考えられるべきである。本発明
の範囲は上記した説明ではなくて特許請求の範囲によっ
て示され、特許請求の範囲と均等の意味および範囲内で
のすべての変更が含まれることが意図される。
【0081】
【発明の効果】以上説明したとおり、この発明によれ
ば、オゾン、原子状酸素を用いているので、ウェハに対
するプラズマの直接の曝露がないため、汚染がないとい
う効果を奏する。また、オゾン、原子状酸素を用いてい
るので、処理時間を短縮でき、レジストパターンへのダ
メージを回避でき、低温で処理でき、実用的であるとい
う効果を奏する。
【図面の簡単な説明】
【図1】 実施の形態に係るレジストパターンの形成方
法の順序の第1の工程における半導体装置の断面図であ
る。
【図2】 実施の形態に係るレジストパターンの形成方
法の順序の第2の工程における半導体装置の断面図であ
る。
【図3】 実施の形態に係るレジストパターンの形成方
法の順序の第3の工程における半導体装置の断面図であ
る。
【図4】 実施の形態に係るレジストパターンの形成方
法の順序の第4の工程における半導体装置の断面図であ
る。
【図5】 実施の形態に係るレジストパターンの形成方
法の順序の第5の工程における半導体装置の断面図であ
る。
【図6】 実施の形態に係るレジストパターンの形成方
法の順序の第6の工程における半導体装置の断面図であ
る。
【図7】 実施の形態に係るレジストパターンの形成方
法の順序の第7の工程における半導体装置の断面図であ
る。
【図8】 実施の形態に係るレジストパターンの形成方
法の順序の第8の工程における半導体装置の断面図であ
る。
【図9】 実施例1に係る、有機系反射防止膜の除去装
置の概念図である。
【図10】 実施例2に係る、有機系反射防止膜の除去
装置の概念図である。
【図11】 実施例3に係る、有機系反射防止膜の除去
装置の概念図である。
【図12】 従来のレジストパターンの形成方法の順序
の第1の工程における半導体装置の断面図である。
【図13】 従来のレジストパターンの形成方法の順序
の第2の工程における半導体装置の断面図である。
【図14】 従来のレジストパターンの形成方法の順序
の第3の工程における半導体装置の断面図である。
【図15】 従来のレジストパターンの形成方法の順序
の第4の工程における半導体装置の断面図である。
【図16】 従来のレジストパターンの形成方法の順序
の第5の工程における半導体装置の断面図である。
【図17】 従来のレジストパターンの形成方法の問題
点を示す図である。
【図18】 従来のレジストパターンの形成方法の他の
問題点を示す図である。
【図19】 従来のレジストパターンの形成方法の、さ
らに他の問題点を示す図である。
【図20】 従来の、色素含有感光レジストを用いた場
合に形成されるレジストパターンの断面図である。
【図21】 従来の有機系反射防止膜を用いた場合に形
成されるレジストパターンの断面図である。
【符号の説明】
501 シリコン基板、502 分離酸化膜、503
有機系反射防止膜、508 レジストパターン、510
オゾンまたはO2ラジカル雰囲気。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H025 AA03 AA04 AB16 DA34 FA30 FA41 2H096 AA25 CA05 HA24 HA25 JA04 KA30 5F004 AA09 BA04 BB05 BC03 BC07 BD01 DA21 DA25 DA26 DA27 DB26 5F046 PA07 PA19

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 イオン注入のために使用するレジストパ
    ターンの形成方法であって、 半導体基板の上に有機反射防止膜を形成する工程と、 前記有機反射防止膜を介在させて前記半導体基板の上に
    レジストを形成する工程と、 前記レジストをパターニングし、開口部を有するレジス
    トパターンを形成する工程と、 前記レジストパターンの開口部の底部に露出した、前記
    有機系反射防止膜の一部を除去する工程と、を備えたレ
    ジストパターンの形成方法。
  2. 【請求項2】 前記有機系反射防止膜の一部の除去は、
    オゾンを用いて行なわれる、請求項1に記載のレジスト
    パターンの形成方法。
  3. 【請求項3】 前記有機系反射防止膜の一部の除去は、
    原子状酸素を用いて行なわれる、請求項1に記載のレジ
    ストパターンの形成方法。
  4. 【請求項4】 前記原子状酸素は、空気より形成され
    る、請求項3に記載のレジストパターンの形成方法。
  5. 【請求項5】 前記原子状酸素は、O2プラズマより形
    成される、請求項3に記載のレジストパターンの形成方
    法。
  6. 【請求項6】 前記オゾンを用いて有機系反射防止膜を
    除去する工程は、 前記半導体基板をオゾンに接触させる工程と、 前記半導体基板を加熱し、それによって前記オゾンを熱
    分解させる工程と、を含む、請求項2に記載のレジスト
    パターンの形成方法。
  7. 【請求項7】 前記空気より前記原子状酸素を形成する
    工程は、 前記半導体基板を空気に接触させる工程と、 前記半導体基板にエキシマ光を照射する工程と、を含
    む、請求項4に記載のレジストパターンの形成方法。
  8. 【請求項8】 前記O2プラズマより前記原子状酸素を
    形成する工程は、 前記O2プラズマより、正電荷を持った荷電粒子と負電
    荷を持った荷電粒子を除去する工程を含む、請求項5に
    記載のレジストパターンの形成方法。
  9. 【請求項9】 半導体基板の上に有機系反射防止膜を形
    成する工程と、 前記有機系反射防止膜を介在させて前記半導体基板の上
    にレジストを形成する工程と、 前記レジストをパターニングし、開口部を有するレジス
    トパターンを形成する工程と、 前記レジストパターンの開口部の底部に露出した、前記
    有機系反射防止膜の一部を除去する工程と、 前記レジストパターンを用いて、前記半導体基板の表面
    にイオン注入する工程と、を備えた半導体装置の製造方
    法。
  10. 【請求項10】 前記有機系反射防止膜の一部の除去
    は、オゾンを用いて行なわれる、請求項9に記載の半導
    体装置の製造方法。
  11. 【請求項11】 前記有機系反射防止膜の一部の除去
    は、原子状酸素を用いて行なわれる、請求項9に記載の
    半導体装置の製造方法。
  12. 【請求項12】 前記原子状酸素は、空気より形成され
    る、請求項11に記載の半導体装置の製造方法。
  13. 【請求項13】 前記原子状酸素は、O2プラズマより
    形成される、請求項11に記載の半導体装置の製造方
    法。
  14. 【請求項14】 前記オゾンを用いて、有機系反射防止
    膜を除去する工程は、 前記半導体基板をオゾンに接触させる工程と、 前記半導体基板を加熱し、それによって、前記オゾンを
    熱分解させる工程と、を含む、請求項10に記載の半導
    体装置の製造方法。
  15. 【請求項15】 前記空気より前記原子状酸素を形成す
    る工程は、 前記半導体基板を空気に接触させる工程と、 前記半導体基板にエキシマ光を照射する工程と、を含
    む、請求項12に記載の半導体装置の製造方法。
  16. 【請求項16】 前記O2プラズマより前記原子状酸素
    を形成する工程は、 前記O2プラズマ中より、正電荷を持った荷電粒子と負
    電荷を持った荷電粒子を除去する工程と、を備える、請
    求項13に記載の半導体装置の製造方法。
  17. 【請求項17】 半導体基板の上に形成された有機系反
    射防止膜の除去装置であって、 有機系反射防止膜が形成された半導体基板を収容する反
    応容器と、 前記反応容器内に設けられ、前記半導体基板を加熱する
    加熱手段と、 前記反応室内にオゾンを供給するオゾン供給手段と、を
    備えた、有機系反射防止膜の除去装置。
  18. 【請求項18】 前記反応室内に設けられ、前記オゾン
    供給手段から送られてくるオゾンを前記半導体基板に向
    けて均一に噴射する、多数のガス噴出し口を有するガス
    シャワーヘッドをさらに備える、請求項17に記載の有
    機系反射防止膜の除去装置。
  19. 【請求項19】 基板の上に形成された有機系反射防止
    膜の除去装置であって、 有機系反射防止膜が形成された半導体基板を収容する反
    応容器と、 前記反応容器内に空気を供給する空気供給手段と、 前記半導体基板に向けてエキシマ光を照射するエキシマ
    光照射手段と、を備えた有機系反射防止膜の除去装置。
  20. 【請求項20】 半導体基板の上に形成された有機系反
    射防止膜の除去装置であって、 O2プラズマを形成するO2プラズマ形成手段と、 前記O2プラズマ中の、正電荷を持った荷電粒子をトラ
    ップする正電荷粒子トラップ手段と、 前記O2プラズマ中の、負電荷を持った荷電粒子をトラ
    ップする負電荷粒子トラップ手段と、 前記O2プラズマ形成手段、前記正電荷粒子トラップ手
    段および前記負電荷粒子トラップ手段によって処理され
    て生成した、電気的に中性で、励起状態にある原子状酸
    素が導入される、前記半導体基板を収容する反応室と、
    を備えた、有機系反射防止膜の除去装置。
JP2000036408A 2000-02-15 2000-02-15 レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置 Withdrawn JP2001228632A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000036408A JP2001228632A (ja) 2000-02-15 2000-02-15 レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置
US09/631,624 US6481119B1 (en) 2000-02-15 2000-08-04 Apparatus for removing organic antireflection coating
DE10046023A DE10046023A1 (de) 2000-02-15 2000-09-18 Verfahren zum Bilden eines Resistmusters, Verfahren zum Herstellen einer Halbleitervorrichtung und Vorrichtung zum Entfernen einer organischen Antireflexionsbedeckung
TW089121656A TW507251B (en) 2000-02-15 2000-10-17 Method of forming resist pattern, method of manufacturing semiconductor device and apparatus for removing organic antireflection coating
KR10-2000-0063491A KR100374958B1 (ko) 2000-02-15 2000-10-27 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및유기계 반사 방지막의 제거 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000036408A JP2001228632A (ja) 2000-02-15 2000-02-15 レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置

Publications (1)

Publication Number Publication Date
JP2001228632A true JP2001228632A (ja) 2001-08-24

Family

ID=18560457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000036408A Withdrawn JP2001228632A (ja) 2000-02-15 2000-02-15 レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置

Country Status (5)

Country Link
US (1) US6481119B1 (ja)
JP (1) JP2001228632A (ja)
KR (1) KR100374958B1 (ja)
DE (1) DE10046023A1 (ja)
TW (1) TW507251B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005032299A2 (en) * 2003-09-25 2005-04-14 Rovcal, Inc. Hair dryers
DE102005018737A1 (de) * 2005-04-22 2006-10-26 Infineon Technologies Ag Verfahren zum Übertragen von Strukturen von einer Fotomaske in eine Fotolackschicht
KR200453467Y1 (ko) * 2009-01-14 2011-05-06 서관오 레벨미터가 구비된 헤드셋 및 레벨미터가 구비된 헤드셋에 연결되는 레벨미터 악세서리

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
KR100209698B1 (ko) 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
EP0859400A3 (en) * 1996-12-23 1998-09-02 Texas Instruments Incorporated Improvements in or relating to integrated circuits
KR100239719B1 (ko) 1997-01-07 2000-01-15 김영환 반도체 소자의 제조를 위한 유기막의 식각 방법
JPH10242127A (ja) 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
KR20000045237A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
DE10046023A1 (de) 2001-09-13
TW507251B (en) 2002-10-21
KR100374958B1 (ko) 2003-03-06
US6481119B1 (en) 2002-11-19
KR20010081950A (ko) 2001-08-29

Similar Documents

Publication Publication Date Title
JP7094336B2 (ja) フィールドガイドによる埋設式露光、及び露光後ベークプロセス
JP4254238B2 (ja) パターン形成方法および装置
CN108885990B (zh) 对被处理物进行处理的方法
JP7061653B2 (ja) 被処理体を処理する方法
KR102362462B1 (ko) 피처리체를 처리하는 방법
WO2009114244A2 (en) Line width roughness improvement with noble gas plasma
US9927709B2 (en) Resist sensitivity and profile improvement via acid anion control during field-guided post exposure bake
US9996006B2 (en) Resist sensitivity and profile improvement via acid anion control during field-guided post exposure bake
US5308791A (en) Method and apparatus for processing surface of semiconductor layer
US6713401B2 (en) Method for manufacturing semiconductor device
JP2010500758A (ja) エッチング処理を実行する前のマスク層処理方法
KR0170558B1 (ko) 반도체장치의 제조방법
JP2003332313A (ja) 半導体装置の製造方法
TW200307323A (en) Method of removing resist using functional water and device thereof
US5573891A (en) Method and apparatus for fine processing
JP2006522480A (ja) 多層フォトレジストのドライ現像のための方法及び装置
JP2001228632A (ja) レジストパターンの形成方法、半導体装置の製造方法および有機系反射防止膜の除去装置
US20220293587A1 (en) Methods for reduction of photoresist defect
US20220390847A1 (en) Metal oxide resist patterning with electrical field guided post-exposure bake
JP2968138B2 (ja) ドライエッチング方法
US20220091513A1 (en) Film structure for electric field assisted bake process
JP2709188B2 (ja) 半導体デバイスの微細加工方法およびその装置
JP2667930B2 (ja) 微細加工方法及び装置
JP2001237229A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
VOSHCHENKOV Fundamentals of plasma etching for silicon technology (Part 1)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501