KR20070096600A - Method of manufacturing a semiconductor device - Google Patents

Method of manufacturing a semiconductor device Download PDF

Info

Publication number
KR20070096600A
KR20070096600A KR1020060027405A KR20060027405A KR20070096600A KR 20070096600 A KR20070096600 A KR 20070096600A KR 1020060027405 A KR1020060027405 A KR 1020060027405A KR 20060027405 A KR20060027405 A KR 20060027405A KR 20070096600 A KR20070096600 A KR 20070096600A
Authority
KR
South Korea
Prior art keywords
hard mask
film
layer
etched
mask layer
Prior art date
Application number
KR1020060027405A
Other languages
Korean (ko)
Inventor
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060027405A priority Critical patent/KR20070096600A/en
Publication of KR20070096600A publication Critical patent/KR20070096600A/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B9/00—Presses specially adapted for particular purposes
    • B30B9/32—Presses specially adapted for particular purposes for consolidating scrap metal or for compacting used cars
    • B30B9/321—Presses specially adapted for particular purposes for consolidating scrap metal or for compacting used cars for consolidating empty containers, e.g. cans
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09B—DISPOSAL OF SOLID WASTE
    • B09B3/00—Destroying solid waste or transforming solid waste into something useful or harmless
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09B—DISPOSAL OF SOLID WASTE
    • B09B5/00—Operations not covered by a single other subclass or by a single other group in this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B9/00—Presses specially adapted for particular purposes
    • B30B9/02—Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material
    • B30B9/04—Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material using press rams
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/20—Waste processing or separation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/62—Plastics recycling; Rubber recycling

Abstract

A method for fabricating a semiconductor device is provided to prevent particles and an arcing phenomenon occurring in forming an amorphous carbon layer by forming a hard mask layer having a stack structure of a tungsten layer and an aluminum layer. A barrier metal layer(102), a metal layer(104), a first hard mask layer and a second hard mask layer are sequentially formed on a semiconductor substrate(100) having a predetermined structure. A predetermined region of the second and first hard mask layers is etched. By using the etched second and first hard mask layers as a mask, the metal layer is etched. The first and the second hard mask layers can be formed by using a metal.

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}Method of manufacturing a semiconductor device

도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.1A to 1D are cross-sectional views of devices illustrated for describing a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 베리어 메탈막100 semiconductor substrate 102 barrier metal film

104 : 금속막 106 : 제1 하드 마스크막104: metal film 106: first hard mask film

108 : 제2 하드 마스크막 110 : 반사 방지막108: second hard mask film 110: antireflection film

112 : 포토레지스트 패턴112: photoresist pattern

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 낮은 온도에서 비결정 카본층(amorphous carbon layer) 형성시 발생하는 파티클(particle) 및 아킹(arcing) 현상을 방지하기 위한 반도체 소자의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for preventing particles and arcing, which occur when an amorphous carbon layer is formed at a low temperature. will be.

소자가 고집적화되어감에 따라 비트 라인 폭이 지속적으로 감소하고 있다. 플래시 메모리 소자의 비트 라인의 경우를 예를 들면, 알루미늄(Al) 막을 비트 라인의 물질로 사용할 경우 알루미늄(Al) 막의 낮은 녹는점(Low Melting Poing)으로 인하여 후속 증착 물질의 증착 온도가 낮아야 한다. 이에 대한 플래시 메모리 소자의 제조방법에 대해 설명하면 다음과 같다.As the devices become more integrated, the bit line width continues to decrease. In the case of the bit line of the flash memory device, for example, when the aluminum (Al) film is used as the material of the bit line, the deposition temperature of the subsequent deposition material must be low due to the low melting point of the aluminum (Al) film. Hereinafter, a method of manufacturing a flash memory device will be described.

소자분리막, 게이트, 스페이서, 드레인 콘택 플러그 등의 소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 하드 마스크막 및 포토레지스트 패턴을 순차적으로 형성한다. 이때, 금속막은 알루미늄(Al) 막 또는 텅스텐(W) 막으로 형성하고, 하드 마스크막은 낮은 온도에서 비결정 카본층으로 형성한다. A barrier metal film, a metal film, a hard mask film, and a photoresist pattern are sequentially formed on the semiconductor substrate having a predetermined structure such as an isolation layer, a gate, a spacer, a drain contact plug, and the like. At this time, the metal film is formed of an aluminum (Al) film or a tungsten (W) film, and the hard mask film is formed of an amorphous carbon layer at a low temperature.

포토레지스트 패턴을 마스크로 하드 마스크막을 식각한 후 포토레지스트 패턴을 제거한다. 식각된 하드 마스크막을 마스크로 금속막을 건식 식각하여 비트 라인을 형성한다. After etching the hard mask layer using the photoresist pattern as a mask, the photoresist pattern is removed. The bit line is formed by dry etching the metal layer using the etched hard mask layer as a mask.

그러나, 상기와 같이 금속막을 건식 식각하기 위해 금속막 상부에 낮은 온도, 예컨데 300℃ 이하의 온도에서 하드 마스크막인 비결정 카본층을 형성하는데, 비결정 카본층 형성 공정시 파티클 및 아킹 현상이 발생하게 된다. 이러한 현상은 비결정 카본층 형성 공정과 비결정 카본층을 이용하여 후속 공정을 진행할 경우 심각한 문제가 발생한다.However, in order to dry etch the metal film as described above, an amorphous carbon layer, which is a hard mask film, is formed on the upper part of the metal film at a low temperature, for example, 300 ° C. or less. Particles and arcing occur during the amorphous carbon layer forming process. . This phenomenon causes serious problems when the subsequent process using the amorphous carbon layer forming process and the amorphous carbon layer.

상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 하드 마스크막인 텅스텐(W) 막과 알루미늄(Al) 막을 적층 구조로 형성하여 파티클 및 아킹 현상을 방지하기 위한 반도체 소자의 제조방법을 제공하는 데 있다. SUMMARY OF THE INVENTION An object of the present invention devised to solve the above problems is to provide a method of manufacturing a semiconductor device for preventing particles and arcing by forming a tungsten (W) film and an aluminum (Al) film, which are hard mask films, in a laminated structure. There is.

본 발명의 실시 예에 따른 반도체 소자의 제조방법은, 소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계와, 상기 제2 및 제1 하드 마스크막의 소정 영역을 식각하는 단계와, 상기 식각된 제2 및 제1 하드 마스크막을 마스크로 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention may include sequentially forming a barrier metal film, a metal film, and first and second hard mask films on a semiconductor substrate on which a predetermined structure is formed. A method of manufacturing a semiconductor device includes etching a predetermined region of a hard mask layer, and etching the metal layer using the etched second and first hard mask layers as a mask.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.1A to 1D are cross-sectional views of devices sequentially illustrated to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 소자분리막, 게이트, 스페이서, 드레인 콘택 플러그 등 소정의 구조가 형성된 반도체 기판(100) 상부에 베리어 메탈막(102) 및 금속막(104)을 순차적으로 형성한다. 이때, 베리어 메탈막(102)은 티타늄(Ti) 또는 티타늄질화막(TiN)으로 형성하고, 금속막(104)은 알루미늄막(Al)으로 형성한다. Referring to FIG. 1A, a barrier metal layer 102 and a metal layer 104 are sequentially formed on a semiconductor substrate 100 on which a predetermined structure such as an isolation layer, a gate, a spacer, a drain contact plug, and the like is formed. In this case, the barrier metal film 102 is formed of titanium (Ti) or titanium nitride film (TiN), and the metal film 104 is formed of aluminum film (Al).

전체 구조 상부에 제1 하드 마스크막(106) 및 제2 하드 마스크막(108)을 적층하는데 바람직하게 금속 물질을 이용하여 형성한다. 예컨데, 제1 하드 마스크막 (106)은 물리적 기상 증착 방법(Physical Vapor Deposition; PVD)을 이용한 텅스텐(W) 막을 이용하여 100Å 내지 500Å의 두께로 형성하고, 제2 하드 마스크막(108)은 물리적 기상 증착 방법(PVD)을 이용한 알루미늄(Al) 막, 티타늄(Ti) 또는 티타늄질화막(TiN) 중 어느 하나를 이용하여 100Å 내지 1000Å의 두께로 형성한다. 전체 구조 상부에 반사 방지막(110) 및 포토레지스트 패턴(112)을 순차적으로 형성한다. The first hard mask film 106 and the second hard mask film 108 are preferably stacked on the entire structure by using a metal material. For example, the first hard mask layer 106 may be formed to have a thickness of 100 to 500 microseconds using a tungsten (W) film using a physical vapor deposition method (PVD), and the second hard mask layer 108 may have a physical thickness. It is formed to a thickness of 100 kV to 1000 kV using any one of an aluminum (Al) film, a titanium (Ti) or a titanium nitride film (TiN) using the vapor deposition method (PVD). The antireflection film 110 and the photoresist pattern 112 are sequentially formed on the entire structure.

도 1b를 참조하면, 포토레지스트 패턴(112)을 마스크로 반사 방지막(110) 및 제2 하드 마스크막(108)을 식각한다. 이때, 제2 하드 마스크막(108)은 BCl3 또는 Cl2 가스를 단독으로 사용하거나, BCl3 및 Cl2 가스를 혼합한 혼합 가스를 사용하여 식각한다. Referring to FIG. 1B, the anti-reflection film 110 and the second hard mask film 108 are etched using the photoresist pattern 112 as a mask. In this case, the second hard mask layer 108 may be etched by using BCl 3 or Cl 2 gas alone or by using a mixed gas of BCl 3 and Cl 2 gases mixed therein.

도 1c를 참조하면, 잔류하는 포토레지스트 패턴(112), 식각된 반사 방지막(110) 및 제2 하드 마스크막(108)을 마스크로 제1 하드 마스크막(106)을 식각한다. 이때, 제1 하드 마스크막(106)은 SF6 또는 NF3와 같이 플루오르(Fluorine; F)가 함유된 가스에 식각 프로파일(profile)을 조절하기 위한 목적으로 N2 또는 HBr 가스를 첨가한 식각 가스를 이용하여 식각 공정을 실시한다. 또한, 제1 하드 마스크막(106) 식각 공정시 텅스텐(W) 막인 제1 하드 마스크막(106)에 대한 알루미늄(Al) 막인 제2 하드 마스크막(108)의 식각 선택비를 2 내지 20으로 조절함으로 제1 하드 마스크막(106)을 두껍게 형성할 수 있다. 이후, 포토레지스트 패턴(112) 및 반사 방지막(110)을 제거한다.Referring to FIG. 1C, the first hard mask layer 106 is etched using the remaining photoresist pattern 112, the etched anti-reflection layer 110, and the second hard mask layer 108 as a mask. In this case, the first hard mask layer 106 is an etching gas to which an N 2 or HBr gas is added for the purpose of adjusting an etching profile to a gas containing fluorine (F), such as SF 6 or NF 3 . The etching process is performed using. In addition, the etching selectivity of the second hard mask film 108, which is an aluminum (Al) film, with respect to the first hard mask film 106, which is a tungsten (W) film, may be 2 to 20 during the etching process of the first hard mask film 106. By adjusting, the first hard mask layer 106 may be thickened. Thereafter, the photoresist pattern 112 and the anti-reflection film 110 are removed.

도 1d를 참조하면, 식각된 제2 및 제1 하드 마스크막(108 및 106)을 마스크로 금속막(104)을 건식 식각하여 비트 라인을 형성한다. 이렇게 하면, 금속막(104)을 식각하는 동시에 제2 하드 마스크막(108)이 완전히 제거되고, 제1 하드 마스크막(106)도 일부 제거된다. 비트 라인을 형성하기 위한 상기 식각 공정은 인-시튜(in-situ)로 진행된다.Referring to FIG. 1D, a bit line is formed by dry etching the metal layer 104 using the etched second and first hard mask layers 108 and 106 as a mask. In this way, the second hard mask film 108 is completely removed while the metal film 104 is etched, and the first hard mask film 106 is also partially removed. The etching process for forming the bit line proceeds in-situ.

본 발명은 플래시 메모리 소자에 대해 기재하고 있지만, 플래시 메모리 소자뿐만 아니라, 이와 유사한 구조를 갖는 모든 반도체 소자에도 적용가능하다.Although the present invention describes a flash memory device, it is applicable not only to a flash memory device but also to all semiconductor devices having a similar structure.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이 본 발명의 효과는 다음과 같다.As described above, the effects of the present invention are as follows.

첫째, 텅스텐(W) 막과 알루미늄(Al) 막으로 구성된 하드 마스크막을 적층 구조로 형성함으로써 비결정 카본층 형성시 발생하는 파티클 및 아킹 현상을 방지할 수 있다. First, by forming a hard mask film including a tungsten (W) film and an aluminum (Al) film in a stacked structure, it is possible to prevent particles and arcing from occurring when the amorphous carbon layer is formed.

둘째, 텅스텐(W) 막에 대한 알루미늄(Al) 막의 식각 선택비가 매우 높으므로 제1 하드 마스크막을 두껍게 형성할 수 있고, 이로 인하여 공정 마진을 확보할 수 있다. Second, since the etching selectivity of the aluminum (Al) film to the tungsten (W) film is very high, the first hard mask film may be formed thick, thereby securing a process margin.

셋째, 하드 마스크막으로 기존의 텅스텐(W) 막과 알루미늄(Al) 막을 사용함으로써 투자를 감소시킬 수 있다.Third, investment can be reduced by using a conventional tungsten (W) film and an aluminum (Al) film as the hard mask film.

넷째, 비트 라인 형성 공정시의 식각 공정을 인-시튜로 진행함으로써 공정을 단순화시킬 수 있다.Fourth, the etching process in the bit line forming process can be simplified in-situ.

Claims (7)

소정의 구조가 형성된 반도체 기판 상부에 베리어 메탈막, 금속막, 제1 및 제2 하드 마스크막을 순차적으로 형성하는 단계;Sequentially forming a barrier metal film, a metal film, and first and second hard mask films on the semiconductor substrate having a predetermined structure formed thereon; 상기 제2 및 제1 하드 마스크막의 소정 영역을 식각하는 단계; 및Etching predetermined regions of the second and first hard mask layers; And 상기 식각된 제2 및 제1 하드 마스크막을 마스크로 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 제조방법.And etching the metal layer using the etched second and first hard mask layers as a mask. 제1항에 있어서, 상기 제1 및 제2 하드 마스크막은 금속 물질을 이용하여 형성하는 반도체 소자의 제조방법.The method of claim 1, wherein the first and second hard mask layers are formed using a metal material. 제1항에 있어서, 상기 제1 하드 마스크막은 물리적 기상 증착 방법을 이용한 텅스텐막을 이용하여 100Å 내지 500Å의 두께로 형성하는 반도체 소자의 제조방법.The method of claim 1, wherein the first hard mask layer is formed to a thickness of 100 μs to 500 μs using a tungsten film using a physical vapor deposition method. 제1항에 있어서, 상기 제2 하드 마스크막은 물리적 기상 증착 방법을 이용한 알루미늄막, 티타늄 또는 티타늄질화막을 이용하여 100Å 내지 1000Å의 두께로 형 성하는 반도체 소자의 제조방법.The method of claim 1, wherein the second hard mask layer is formed to a thickness of 100 μs to 1000 μs using an aluminum film, titanium, or titanium nitride film using a physical vapor deposition method. 제1항에 있어서, 상기 제2 하드 마스크막은 BCl3 또는 Cl2 가스를 단독으로 사용하거나, BCl3 및 Cl2 가스를 혼합한 혼합 가스를 사용하여 식각하는 반도체 소자의 제조방법.The method of claim 1, wherein the second hard mask layer is etched using BCl 3 or Cl 2 gas alone, or using a mixed gas of BCl 3 and Cl 2 gases. 제1항에 있어서, 상기 제1 하드 마스크막은 SF6 또는 NF3와 같이 플루오르가 함유된 가스에 N2 또는 HBr 가스를 첨가한 식각 가스를 이용하여 식각하는 반도체 소자의 제조방법.The method of claim 1, wherein the first hard mask layer is etched using an etching gas in which N 2 or HBr gas is added to a fluorine-containing gas such as SF 6 or NF 3 . 제1항에 있어서, 상기 제1 하드 마스크막 식각 공정시 상기 제1 하드 마스크막에 대한 상기 제2 하드 마스크막의 식각 선택비를 2 내지 20으로 조절하는 반도체 소자의 제조방법.The method of claim 1, wherein the etching selectivity of the second hard mask layer with respect to the first hard mask layer is adjusted to 2 to 20 during the first hard mask layer etching process.
KR1020060027405A 2006-03-27 2006-03-27 Method of manufacturing a semiconductor device KR20070096600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060027405A KR20070096600A (en) 2006-03-27 2006-03-27 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060027405A KR20070096600A (en) 2006-03-27 2006-03-27 Method of manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
KR20070096600A true KR20070096600A (en) 2007-10-02

Family

ID=38803419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027405A KR20070096600A (en) 2006-03-27 2006-03-27 Method of manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR20070096600A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120047600A (en) * 2010-11-04 2012-05-14 삼성전자주식회사 Method of forming a fine pattern and method of fabricating a semiconductor device
CN106486343A (en) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 Method for integrated circuit patterns

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120047600A (en) * 2010-11-04 2012-05-14 삼성전자주식회사 Method of forming a fine pattern and method of fabricating a semiconductor device
CN106486343A (en) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 Method for integrated circuit patterns
US10727061B2 (en) 2015-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd Method for integrated circuit patterning

Similar Documents

Publication Publication Date Title
US9443742B2 (en) Patterned feature and multiple patterning method thereof
US20060124587A1 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
KR20080086686A (en) Method for fabricating semiconductor device
KR100953049B1 (en) Flash memory device and manufacturing method thereof
US8921189B2 (en) Method for fabricating semiconductor device
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
KR20080060305A (en) Method for manufacturing semiconductor device
KR20070096600A (en) Method of manufacturing a semiconductor device
KR100831975B1 (en) Method for forming pattern in semiconductor device
CN109037040B (en) Method for improving process window of dual damascene etching sub-groove
KR20060122578A (en) Method for forming hard mask in semiconductor memory device
KR100303357B1 (en) Method of manufacturing semiconductor device
KR100788587B1 (en) Method of manufacturing flash memory device
KR100303997B1 (en) Metal gate electrode formation method
KR100835506B1 (en) Manufacturing method of semiconductor device
KR20040059981A (en) Method for fabrication of semiconductor device using ArF photo-lithography capable of protecting tapered profile of hardmask
KR20050001104A (en) Method for fabrication of semiconductor device
KR100322885B1 (en) Method of forming gate electrode in high integrated semiconductor device
US20130122703A1 (en) Method for fabricating semiconductor device
KR20000030956A (en) Method for etching polysilicon for forming gate electrode in semiconductor device
KR20050011210A (en) Fabricating method of gate electrode in semiconductor device
KR20100053898A (en) Method for fabricating semiconductor device
KR20080089030A (en) Method for fabricating recess gate in semiconductor device
KR20110076661A (en) Method for forming micropattern in semiconductor device
KR20060062490A (en) Method for fabrication of semiconductor device capable of protecting electric short

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application