KR20060122578A - Method for forming hard mask in semiconductor memory device - Google Patents

Method for forming hard mask in semiconductor memory device Download PDF

Info

Publication number
KR20060122578A
KR20060122578A KR1020050045157A KR20050045157A KR20060122578A KR 20060122578 A KR20060122578 A KR 20060122578A KR 1020050045157 A KR1020050045157 A KR 1020050045157A KR 20050045157 A KR20050045157 A KR 20050045157A KR 20060122578 A KR20060122578 A KR 20060122578A
Authority
KR
South Korea
Prior art keywords
hard mask
poly
forming
sidewall
poly hard
Prior art date
Application number
KR1020050045157A
Other languages
Korean (ko)
Inventor
이병기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050045157A priority Critical patent/KR20060122578A/en
Publication of KR20060122578A publication Critical patent/KR20060122578A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

A method for forming a hard mask of a semiconductor memory device is provided to prevent the sidewall attack of a second poly hard mask by forming a protection layer at the sidewalls of the second poly hard mask. A first dielectric hard mask(112) and a second poly hard mask(114) are sequentially deposited on an etch target layer of a substrate(100). After the second poly hard mask is etched using a photoresist pattern as a mask, a protection layer(118) is formed at sidewalls of the second poly hard mask. The photoresist pattern is removed, and the resultant structure is cleaned.

Description

반도체 메모리 소자의 하드 마스크 형성방법{Method for forming hard mask in semiconductor memory device}Method for forming hard mask in semiconductor memory device

도 1a 내지 도 1c는 본 발명의 바람직한 제1 실시예에 따른 하드 마스크 형성방법을 나타낸 공정 단면도이다.1A to 1C are cross-sectional views illustrating a hard mask forming method according to a first exemplary embodiment of the present invention.

도 2a 내지 도 2d는 본 발명의 바람직한 제2 실시예에 따른 하드 마스크 형성방법을 나타내는 공정 단면도이다.2A to 2D are cross-sectional views illustrating a hard mask forming method according to a second exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

112, 212 : 제1 하드 마스크 114, 214 : 제2 하드 마스크112, 212: first hard mask 114, 214: second hard mask

116, 216 : 포토 레지스트 패턴 118, 218 : 보호막116 and 216 photoresist pattern 118 and 218 protective film

본 발명은 반도체 메모리 소자의 하드 마스크 형성 방법에 관한 것으로서, 특히 폴리 하드 마스크의 측벽 손실을 개선하기 위한 하드 마스크 형성방법에 관한 것이다.The present invention relates to a method of forming a hard mask of a semiconductor memory device, and more particularly, to a method of forming a hard mask for improving sidewall loss of a poly hard mask.

기존의 하드 마스크 형성 방법은 패턴 사이즈가 감소하고, 포토 레지스트 두께가 감소하며, KrF에서 ArF로 포토 레지스트 종류가 바뀜에 따라 제1 유전체 하드 마스크 상에 제2 하드 마스크를 형성해야 한다. 제2 하드 마스크로 사용되는 물질로서는 메탈(W, WN, TiN, Ti)계열과 폴리(poly) 계열을 사용한다. Conventional hard mask formation methods require a second hard mask on the first dielectric hard mask as the pattern size decreases, the photoresist thickness decreases, and the photoresist type changes from KrF to ArF. As the material used as the second hard mask, metal (W, WN, TiN, Ti) series and poly series are used.

그러나, 제2 하드 마스크로 사용되는 물질인 메탈 계열은 제1 유전체 하드 마스크의 식각 가스(F 계열)에서 식각이 잘 되지 않아 제2 하드 마스크로의 역할을 잘 수행하는 반면, 제2 하드 마스크로 사용되는 물질인 폴리 계열은 제1 유전체 하드 마스크의 식각 가스(F 계열)에서 식각이 잘 되어 제2 하드 마스크의 식각 시에 제2 하드 마스크의 측벽에 어택이 발생한다.However, the metal, which is a material used as the second hard mask, does not etch well in the etching gas (F series) of the first dielectric hard mask, and thus serves as a second hard mask. The poly-based material, which is used, is well etched in the etching gas (F-based) of the first dielectric hard mask, so that an attack occurs on the sidewall of the second hard mask when the second hard mask is etched.

본 발명이 이루고자 하는 기술적 과제는 제2 폴리 하드 마스크의 측벽에 보호막을 형성하여 제1 유전체 하드 마스크 식각 시 발생하는 제2 폴리 하드 마스크의 측벽 어택(attack)을 방지한다.The technical problem to be achieved by the present invention is to form a protective film on the sidewalls of the second poly hard mask to prevent sidewall attack of the second poly hard mask generated during etching of the first dielectric hard mask.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 소자의 하드 마스크 형성방법은 반도체 기판 위에 형성된 식각 대상 물질 상에 제1 유전체 하드 마스크와 제2 폴리 하드 마스크를 순차적으로 증착하고, 상기 제2 폴리 하드 마스 크 상에 포토 레지스터 패턴을 형성하는 단계; 상기 포토 레지스트 패턴을 식각 마스크로 사용하여 상기 제2 폴리 하드 마스크를 식각한 후에 상기 제2 폴리 하드 마스크의 측벽에 보호막을 형성하는 단계; 및 상기 포토 레지스터 패턴을 제거한 후에 웨이퍼를 크리닝하는 단계를 포함한다.In the method of forming a hard mask of a semiconductor memory device according to the present invention, a first dielectric hard mask and a second poly hard mask are sequentially deposited on an etching target material formed on a semiconductor substrate, and the second poly Forming a photoresist pattern on the hard mask; Forming a passivation layer on sidewalls of the second poly hard mask after etching the second poly hard mask using the photoresist pattern as an etching mask; And cleaning the wafer after removing the photoresist pattern.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only the embodiments to complete the disclosure of the present invention and complete the scope of the invention to those skilled in the art. It is provided to inform you. Like reference numerals in the drawings denote like elements.

도 1a 내지 도 1c는 본 발명의 바람직한 제1 실시예에 따른 하드 마스크 형성방법을 나타내는 공정 단면도이다.1A to 1C are cross-sectional views illustrating a hard mask forming method according to a first exemplary embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(미도시) 상에 형성된 식각 대상 물질(100) 상에 제1 유전체 하드 마스크(112)를 형성한다. 그 다음에 제1 유전체 하드 마스크(112) 상에 제2 폴리 하드 마스크(114)를 형성하고, 제2 폴리 하드 마스크(114) 상에 포토 레지스트 패턴(116)을 형성한다. 여기서, 제1 유전체 하드 마스크(112)는 산화막(oxide), 질화막(nitride), 또는 SiON막으로 이루어진다. Referring to FIG. 1A, a first dielectric hard mask 112 is formed on an etch target material 100 formed on a semiconductor substrate (not shown). Next, a second poly hard mask 114 is formed on the first dielectric hard mask 112, and a photoresist pattern 116 is formed on the second poly hard mask 114. Here, the first dielectric hard mask 112 is formed of an oxide film, a nitride film, or a SiON film.

도 1b를 참조하면, 포토 레지스트 패턴(116)을 식각 마스크로 이용하여 제2 폴리 하드 마스크(114)를 수직하게(vertical) 식각하고 포토 레지스트 패턴(116)을 제거한다. 제2 폴리 하드 마스크(114)의 프로파일을 수직하게(vertical) 하는 이유는 제2 폴리 하드 마스크(214)의 측벽 보호를 극대화하기 위함이다. 제2 폴리 하드 마스크(114)를 식각할 때 HBr/Cl2가스를 사용하면, 제2 폴리 하드 마스크(114)의 측벽에 도 1b에 도시한 바와 같이 폴리머(SiBrxClyOz;118)가 형성된다. 이 폴리머(118)는 후에 제1 유전체 하드 마스크(112)를 식각할 때 식각 가스에 대하여 보호막(passivation film) 역할을 하게 된다. Referring to FIG. 1B, the second poly hard mask 114 is vertically etched using the photoresist pattern 116 as an etching mask and the photoresist pattern 116 is removed. The reason for verticalizing the profile of the second poly hard mask 114 is to maximize sidewall protection of the second poly hard mask 214. When HBr / Cl 2 gas is used to etch the second poly hard mask 114, a polymer (SiBr x Cl y O z ; 118) is formed on the sidewall of the second poly hard mask 114 as shown in FIG. 1B. Is formed. The polymer 118 later serves as a passivation film for the etching gas when the first dielectric hard mask 112 is etched.

다음에, H2SO4:H202(Sulfuric Acid-Peroixde Mixture) & NH4OH:H2O2:H2O(Ammonium Hydroxide-Peroxide Mixture)로 웨이퍼를 크리닝한다. 웨이퍼 클리닝 시에는 제2 하드 마스크(114)의 측벽에 형성된 폴리머(SiBrxClyOz; 118)가 손실되지 않도록 HF가 포함되지 않은 클리닝 용액을 이용한다.The wafer is then cleaned with H 2 SO 4 : H 2 0 2 (Sulfuric Acid-Peroixde Mixture) & NH 4 OH: H 2 O 2 : H 2 O (Ammonium Hydroxide-Peroxide Mixture). When cleaning the wafer, a cleaning solution containing no HF is used so that the polymer (SiBr x Cl y O z ; 118) formed on the sidewall of the second hard mask 114 is not lost.

도 1c를 참조하면, 제2 폴리 하드 마스크(114)를 이용해서 제1 유전체 하드 마스크(112)를 식각한다. 제2 폴리 하드 마스크(114)의 측벽에 형성된 폴리머(118)는 제1 유전체 하드 마스크(112)를 식각할 때 이용되는 식각 가스로부터 제2 폴리 하드 마스크(114)를 보호하는 보호막 역할을 한다. 이러한 폴리머(118)에 의해, 제2 폴리 하드 마스크(114)의 측벽에는 어택이 발생하지 않게 된다.Referring to FIG. 1C, the first dielectric hard mask 112 is etched using the second poly hard mask 114. The polymer 118 formed on the sidewall of the second poly hard mask 114 serves as a protective layer to protect the second poly hard mask 114 from an etching gas used to etch the first dielectric hard mask 112. By the polymer 118, no attack occurs on the sidewall of the second poly hard mask 114.

도 2a 내지 도 2c는 본 발명의 바람직한 제2 실시예에 따른 하드 마스크 형성방법을 나타내는 공정 단면도이다.2A to 2C are cross-sectional views illustrating a hard mask forming method according to a second exemplary embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(미도시) 상에 형성된 식각 대상 물질(200) 상에 제1 유전체 하드 마스크(212)를 형성한다. 그 다음에 제1 유전체 하드 마스크(212) 상에 제2 폴리 하드 마스크(214)를 형성하고, 제2 폴리 하드 마스크(214) 상 에 포토 레지스트 패턴(216)을 형성한다. 여기서, 제1 유전체 하드 마스크(212)는 산화막, 질화막, 또는 SiON막으로 이루어진다. Referring to FIG. 2A, a first dielectric hard mask 212 is formed on an etch target material 200 formed on a semiconductor substrate (not shown). Next, a second poly hard mask 214 is formed on the first dielectric hard mask 212, and a photoresist pattern 216 is formed on the second poly hard mask 214. Here, the first dielectric hard mask 212 is formed of an oxide film, a nitride film, or a SiON film.

도 2b를 참조하면, 포토 레지스트 패턴(216)을 감광막으로 이용하여 제2 폴리 하드 마스크(214)를 수직하게 식각하고 포토 레지스트 패턴(216)을 제거한다. 제2 폴리 하드 마스크(214)의 프로파일을 수직하게 하는 이유는 제2 폴리 하드 마스크(214)의 측벽 보호를 극대화하기 위함이다. 다음에, HF가 포함된 용액, 즉 DHF 혹은 BOE으로 웨이퍼를 크리닝한다. Referring to FIG. 2B, the second poly hard mask 214 is vertically etched using the photoresist pattern 216 as a photoresist film, and the photoresist pattern 216 is removed. The reason for verticalizing the profile of the second poly hard mask 214 is to maximize the sidewall protection of the second poly hard mask 214. Next, the wafer is cleaned with a solution containing HF, that is, DHF or BOE.

도 2c를 참조하면, 제2 폴리 하드 마스크(214)의 측벽에 얇은 산화막(oxide;218) 또는 질화막(nitride;218)을 30~80Å의 두께로 증착한다. 여기서 얇은 산화막(oxide; 218) 또는 질화막(nitride;218)은 후에 제1 유전체 하드 마스크(212)를 식각할 때 이용되는 식각 가스로부터 제2 폴리 하드 마스크(214)를 보호하는 보호막 역할을 한다. Referring to FIG. 2C, a thin oxide layer 218 or a nitride layer 218 is deposited on the sidewall of the second poly hard mask 214 to a thickness of 30 to 80 μm. The thin oxide layer 218 or the nitride layer 218 serves as a protective layer to protect the second poly hard mask 214 from an etching gas used to later etch the first dielectric hard mask 212.

도 2d를 참조하면, 제2 폴리 하드 마스크(214)를 이용해서 제1 유전체 하드 마스크(212)를 식각한다. 제2 폴리 하드 마스크(214)의 측벽에 형성된 얇은 산화막(oxide; 218) 또는 질화막(nitride;118)은 제1 유전체 하드 마스크(212)를 식각할 때 이용되는 식각 가스로부터 제2 폴리 하드 마스크(114)를 보호하는 보호막 역할을 한다. 이러한 얇은 산화막(oxide; 216) 또는 질화막(nitride;116)에 의해, 제2 폴리 하드 마스크(114)의 측벽에는 어택이 발생하지 않게 된다.Referring to FIG. 2D, the first dielectric hard mask 212 is etched using the second poly hard mask 214. The thin oxide 218 or nitride 118 formed on the sidewall of the second poly hard mask 214 may be formed of a second poly hard mask etched from an etching gas used to etch the first dielectric hard mask 212. It acts as a protective shield. By such a thin oxide 216 or nitride 116, no attack occurs on the sidewall of the second poly hard mask 114.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이, 본 발명에 의하면, 폴리를 제2 하드 마스크로 이용하는 게이트 산화막 형성 전 공정에서 패턴 형성을 용이하게 할 수 있다.As described above, according to the present invention, pattern formation can be facilitated in a step before forming the gate oxide film using poly as the second hard mask.

또한, 식각 후에 CD(Critical Dimension)의 신뢰성을 향상시킬 수 있다. In addition, the reliability of the CD (critical dimension) can be improved after etching.

Claims (12)

반도체 기판 위에 형성된 식각 대상 물질 상에 제1 유전체 하드 마스크와 제2 폴리 하드 마스크를 순차적으로 증착하고, 상기 제2 폴리 하드 마스크 상에 포토 레지스터 패턴을 형성하는 단계;Sequentially depositing a first dielectric hard mask and a second poly hard mask on an etching target material formed on the semiconductor substrate, and forming a photoresist pattern on the second poly hard mask; 상기 포토 레지스트 패턴을 식각 마스크로 사용하여 상기 제2 폴리 하드 마스크를 식각한 후에 상기 제2 폴리 하드 마스크의 측벽에 보호막을 형성하는 단계; 및Forming a passivation layer on sidewalls of the second poly hard mask after etching the second poly hard mask using the photoresist pattern as an etching mask; And 상기 포토 레지스터 패턴을 제거한 후에 웨이퍼를 크리닝하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 하드 마스크 형성방법.And cleaning the wafer after removing the photoresist pattern. 제 1 항에 있어서,The method of claim 1, 상기 제2 폴리 하드 마스크를 HBr/Cl2 가스를 이용하여 식각하여, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 폴리머를 형성하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And etching the second poly hard mask using HBr / Cl 2 gas to form a polymer as the passivation layer on the sidewall of the second poly hard mask. 제 2 항에 있어서,The method of claim 2, 상기 제2 폴리 하드 마스크의 측벽에 형성되는 상기 폴리머는 SiBrxClyOz인 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And the polymer formed on the sidewall of the second poly hard mask is SiBr x Cl y O z . 제 2 항에 있어서,The method of claim 2, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 상기 폴리머를 형성한 경우에, HF를 포함하지 않는 크리닝 용액을 이용하여 상기 웨이퍼를 크리닝하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And forming the polymer as the protective film on the sidewall of the second poly hard mask, and cleaning the wafer using a cleaning solution containing no HF. 제 1 항에 있어서,The method of claim 1, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 폴리머를 형성하는 경우에, H2SO4:H202(Sulfuric Acid-Peroixde Mixture)과 NH4OH:H2O2:H2O(Ammonium Hydroxide-Peroxide Mixture)를 이용하여 상기 웨이퍼를 크리닝하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.When a polymer is formed on the sidewall of the second poly hard mask as the protective film, H 2 SO 4 : H 2 0 2 (Sulfuric Acid-Peroixde Mixture) and NH 4 OH: H 2 O 2 : H 2 O (Ammonium A method of forming a mask of a semiconductor memory device, characterized in that for cleaning the wafer using a Hydroxide-Peroxide Mixture. 제 1 항에 있어서,The method of claim 1, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 산화막을 형성하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And forming an oxide film on the sidewall of the second poly hard mask as the protective film. 제 6 항에 있어서,The method of claim 6, 상기 제2 폴리 하드 마스크의 측벽에 상기 산화막을 30-80Å의 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And forming the oxide film on the sidewall of the second poly hard mask to a thickness of 30-80 Å. 제 1 항에 있어서,The method of claim 1, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 질화막을 형성하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And forming a nitride film as the passivation film on the sidewall of the second poly hard mask. 제 8 항에 있어서,The method of claim 8, 상기 제2 폴리 하드 마스크의 측벽에 상기 질화막을 30-80Å의 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 마스크 형성방법.And forming the nitride film on the sidewall of the second poly hard mask to a thickness of 30 to 80 占 퐉. 제 6 항 또는 제 8 항에 있어서,The method of claim 6 or 8, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 상기 산화막 또는 상기 질화막을 형성한 경우에, HF를 포함하는 용액을 이용하여 상기 웨이퍼를 크리닝하는 것을 특징으로 하는 반도체 메모리 소자의 하드 마스크 형성방법.And forming said oxide film or said nitride film as said protective film on the sidewall of said second poly hard mask, and cleaning said wafer using a solution containing HF. 제 6 항 또는 제 8 항에 있어서,The method of claim 6 or 8, 상기 제2 폴리 하드 마스크의 측벽에 상기 보호막으로서 상기 산화막 또는 상기 질화막을 형성한 경우에, DHF 또는 BOE를 이용하여 상기 웨이퍼를 크리닝하는 것을 특징으로 하는 반도체 메모리 소자의 하드 마스크 형성방법.And forming said oxide film or said nitride film as said protective film on the sidewall of said second poly hard mask, and cleaning said wafer using DHF or BOE. 제 1 항에 있어서,The method of claim 1, 상기 제2 폴리 하드 마스크를 수직하게 식각하여 상기 제2 폴리 하드 마스크의 프로파일을 수직하게 만드는 것을 특징으로 하는 반도체 메모리 소자의 하드 마스크 형성방법.And vertically etching the second poly hard mask to vertically profile the second poly hard mask.
KR1020050045157A 2005-05-27 2005-05-27 Method for forming hard mask in semiconductor memory device KR20060122578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050045157A KR20060122578A (en) 2005-05-27 2005-05-27 Method for forming hard mask in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045157A KR20060122578A (en) 2005-05-27 2005-05-27 Method for forming hard mask in semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20060122578A true KR20060122578A (en) 2006-11-30

Family

ID=37707898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045157A KR20060122578A (en) 2005-05-27 2005-05-27 Method for forming hard mask in semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20060122578A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846540B2 (en) 2012-08-24 2014-09-30 SK Hynix Inc. Semiconductor device with silicon-containing hard mask and method for fabricating the same
US9417518B2 (en) 2013-07-03 2016-08-16 Samsung Electronics Co., Ltd. Photomask and method of manufacturing the same
KR20190024531A (en) * 2017-08-29 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Fin patterning for semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846540B2 (en) 2012-08-24 2014-09-30 SK Hynix Inc. Semiconductor device with silicon-containing hard mask and method for fabricating the same
US9417518B2 (en) 2013-07-03 2016-08-16 Samsung Electronics Co., Ltd. Photomask and method of manufacturing the same
US10042246B2 (en) 2013-07-03 2018-08-07 Samsung Electronics Co., Ltd. Method of manufacturing photomask
KR20190024531A (en) * 2017-08-29 2019-03-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Fin patterning for semiconductor devices

Similar Documents

Publication Publication Date Title
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
JP2004096117A (en) Projecting spacers for self-aligning contact
KR100838394B1 (en) Method for etching in semiconductor device using hardmask layer
KR100954107B1 (en) Method for manufacturing semiconductor device
CN100517576C (en) Fabricating method for semiconductor device
KR100744071B1 (en) Method for fabricating the same of semiconductor device with bulb type recess gate
JP2006509375A (en) Multilayer gate stack
KR20060122578A (en) Method for forming hard mask in semiconductor memory device
KR100888200B1 (en) Method for fabrication of conduction pattern of semiconductor device
KR101037485B1 (en) Method for Forming Metal Line of Semiconductor Device
KR20090045754A (en) Method for forming pattern in semiconductor device using hardmask
KR100596899B1 (en) Method for manufacturing semiconductor device
US6716760B2 (en) Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer
US20070004105A1 (en) Method for fabricating semiconductor device
KR20090067596A (en) Method for fabricating semiconductor device
KR19990055775A (en) Device isolation method of semiconductor device using trench
KR100303997B1 (en) Metal gate electrode formation method
KR20070096600A (en) Method of manufacturing a semiconductor device
KR100906642B1 (en) Method for fabricating gate electrode in semiconductor device
KR101009068B1 (en) Method of manufacturing a semiconductor device
KR100788587B1 (en) Method of manufacturing flash memory device
KR100259072B1 (en) Method for forming metal gate
KR100596835B1 (en) Method for forming gate-electrodes of semiconductor devices
KR20000030956A (en) Method for etching polysilicon for forming gate electrode in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination