KR100888200B1 - Method for fabrication of conduction pattern of semiconductor device - Google Patents

Method for fabrication of conduction pattern of semiconductor device Download PDF

Info

Publication number
KR100888200B1
KR100888200B1 KR1020020086490A KR20020086490A KR100888200B1 KR 100888200 B1 KR100888200 B1 KR 100888200B1 KR 1020020086490 A KR1020020086490 A KR 1020020086490A KR 20020086490 A KR20020086490 A KR 20020086490A KR 100888200 B1 KR100888200 B1 KR 100888200B1
Authority
KR
South Korea
Prior art keywords
film
pattern
hard mask
etching
forming
Prior art date
Application number
KR1020020086490A
Other languages
Korean (ko)
Other versions
KR20040059982A (en
Inventor
이성권
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086490A priority Critical patent/KR100888200B1/en
Publication of KR20040059982A publication Critical patent/KR20040059982A/en
Application granted granted Critical
Publication of KR100888200B1 publication Critical patent/KR100888200B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 전도 패턴 형성시 폴리머 물질을 제거하기 위한 습식 세정 공정에서 베리어막으로 사용되는 Ti막의 어택을 방지할 수 있는 반도체소자의 전도 패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 Ti막을 증착하는 단계; 상기 Ti막 상에 금속막과 하드마스크용 물질막을 차례로 증착하는 단계; 상기 금속막 상에 소정의 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 물질막을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 하드마스크를 식각마스크로 상기 금속막을 식각하여 금속막 패턴을 형성하는 단계-상기 금속막 패턴 측벽에 상기 금속막 패턴 식각시 발생된 제1폴리머 물질이 부착됨; 40℃ 내지 80℃의 솔벤트를 이용한 세정 공정을 실시하여 상기 제1폴리머 물질을 제거하는 단계; 상기 하드마스크와 상기 금속막 패턴을 식각마스크로 상기 Ti막을 식각하여 하드마스크/금속막 패턴/Ti막 구조의 전도 패턴을 형성하는 단계-상기 Ti막 식각시 발생된 제2폴리머 물질이 상기 전도 패턴 측벽에 부착된; 및 0℃ 내지 20℃의 솔벤트를 이용한 세정 공정을 실시하여 상기 제2폴리머 물질을 제거하는 단계를 포함하는 반도체소자의 전도 패턴 형성 방법을 제공한다.
The present invention provides a method of forming a conductive pattern of a semiconductor device capable of preventing attack of a Ti film used as a barrier film in a wet cleaning process for removing a polymer material at the time of forming a conductive pattern. Depositing a Ti film on the substrate; Sequentially depositing a metal film and a material film for a hard mask on the Ti film; Forming a photoresist pattern for forming a predetermined pattern on the metal film; Etching the material film of the hard mask using the photoresist pattern as an etching mask to form a hard mask; Removing the photoresist pattern; Forming a metal film pattern on the hard mask by etching the metal film using an etch mask; depositing a first polymer material on the sidewall of the metal film pattern during the metal film pattern etching; Performing a cleaning process using a solvent at 40 ° C to 80 ° C to remove the first polymer material; Forming a hard mask / metal film pattern / Ti film structure conductive pattern by etching the Ti film using the hard mask and the metal film pattern as an etching mask, Attached to the side wall; And performing a cleaning process using a solvent at 0 ° C to 20 ° C to remove the second polymer material.

Ti막, 언더컷(Under-cut), 솔벤트(Solvent), 세정, 금속막, 폴리머.Ti film, Under-cut, Solvent, Cleaning, Metal film, Polymer.

Description

반도체소자의 전도 패턴 형성 방법{Method for fabrication of conduction pattern of semiconductor device} [0001] The present invention relates to a method of forming a conductive pattern of a semiconductor device,             

도 1a 내지 도 1e는 종래기술에 따른 Ti/TiN 구조의 베리어막을 사용하는 반도체소자의 전도패턴 형성 과정을 순차적으로 도시한 공정 단면도.FIGS. 1A to 1E are cross-sectional views sequentially illustrating a process of forming a conductive pattern of a semiconductor device using a barrier layer of a Ti / TiN structure according to the related art.

도 2는 도 1e의 Ti막에 대한 언더컷이 발생한 단면을 도시한 SEM 사진.2 is an SEM photograph showing a section of the Ti film of FIG.

도 3은 다수의 전도 패턴이 형성된 반도체소자를 도시한 평면 SEM 사진.3 is a plan SEM photograph showing a semiconductor element in which a plurality of conductive patterns are formed.

도 4는 솔벤트를 이용한 세정 시간 및 솔벤트의 온도의 변화에 따른 폴리머의 제거 능력과 Ti막의 어택 정도의 변화를 도시한 그래프.FIG. 4 is a graph showing changes in the removal ability of the polymer and the degree of attack of the Ti film according to the change of the cleaning time and the solvent temperature using the solvent. FIG.

도 5a 내지 도 5e는 본 발명의 일실시예에 따른 Ti막을 베리어막으로 사용하는 반도체소자의 전도 패턴 형성 과정을 순차적으로 도시한 공정 단면도.FIGS. 5A to 5E are cross-sectional views sequentially illustrating a process of forming a conductive pattern of a semiconductor device using a Ti film as a barrier film according to an embodiment of the present invention. FIG.

도 6은 도 5e의 Ti막에 대한 언더컷이 발생하지 않은 단면을 도시한 SEM 사진.
6 is a SEM photograph showing a cross section of the Ti film of FIG. 5E without undercut.

*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

50 : 기판 51' : Ti막50: substrate 51 ': Ti film

52' : TiN막 53' : 금속막 패턴 52 ': TiN film 53': metal film pattern                 

54' : 하드마스크
54 ': Hard mask

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 세정 공정시 Ti막의 어택을 방지할 수 있는 반도체소자 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of preventing attack of a Ti film during a cleaning process.

고집적 반도체소자에서 그 전기적 특성을 향상시키기 위해 금속을 전극 물질로 사용하고 있다.In order to improve the electrical characteristics of highly integrated semiconductor devices, metal is used as an electrode material.

이러한 금속 특히, 텅스텐(W), 구리(Cu) 또는 알루미늄(Al) 등의 형성 공정에서는 금속 이온 등이 고온의 열공정 등을 통해 하부로 확산 또는 침투하게 된다. 이러한 금속 이온은 예컨대, 폴리실리콘 플러그를 통해 기판의 불순물접합층까지 침투하여 반도체 소자의 전기적 특성을 열화시킨다.In the process of forming such a metal, particularly, tungsten (W), copper (Cu), or aluminum (Al), metal ions or the like diffuse or infiltrate into the lower part through a high temperature thermal process or the like. Such metal ions penetrate through the polysilicon plug to the impurity junction layer of the substrate, thereby deteriorating the electrical characteristics of the semiconductor device.

따라서, 이러한 금속 이온의 확산 또는 침투로 인한 하부의 어택을 방지하기 위해 막 치밀도가 높아 베리어 특성이 우수하고 비저항이 낮아 전기적 특성이 우수한 Ti/TiN 구조의 베리어막을 금속막 하부에 사용한다.Therefore, a barrier film of a Ti / TiN structure having a high barrier property and a low specific resistance due to a high film density to prevent a lower attack due to the diffusion or penetration of metal ions is used under the metal film.

도 1a 내지 도 1e는 종래기술에 따른 Ti/TiN 구조의 베리어막을 사용하는 반도체소자의 전도패턴 형성 과정을 순차적으로 도시한 공정 단면도이며, 이를 참조하여 종래의 전도패턴 형성 공정을 상세히 살펴 본다.FIGS. 1A to 1E are cross-sectional views sequentially illustrating a process of forming a conductive pattern of a semiconductor device using a barrier layer of a Ti / TiN structure according to the related art, and a conventional conductive pattern formation process will be described in detail with reference to FIGS.

먼저, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 Ti막(11)과 TiN막(12)을 차례로 증착한 다음, W 등의 금속막(13)과 질화막 계열의 하드마스크용 절연막(14)을 증착한다.First, a Ti film 11 and a TiN film 12 are sequentially deposited on a substrate 10 having various elements for forming a semiconductor device, and then a metal film 13 such as W and an insulating film for a hard mask (14).

하드마스크용 절연막(14) 상에 반사방지막(Bottom Anti Reflective Coating, 15)과 소정의 전도패턴을 형성하기 위한 포토레지스트 패턴(16)을 형성한다.A bottom anti-reflective coating 15 and a photoresist pattern 16 for forming a predetermined conductive pattern are formed on the insulating film 14 for a hard mask.

여기서, 반사방지막(15)은 포토레지스트 패턴(16) 형성을 위한 노광시 난반사로 인한 패턴 변형을 방지하고, 포토레지스트 특히, COMA 또는 아크릴레이드 등의 ArF용 포토레지스트와 같이 접착력이 떨어지는 포토레지스트와 하드마스크용 절연막(14)과의 접착력을 향상시키기 위해 사용한다. 도 1a는 포토레지스트 패턴(16)이 형성된 공정 단면을 나타낸다.The antireflection film 15 prevents pattern deformation due to irregular reflection during exposure for forming the photoresist pattern 16 and prevents the photoresist 16 from being damaged due to the photoresist having a low adhesion force such as ArF photoresist such as COMA or acrylate And is used for improving adhesion to the insulating film 14 for the hard mask. 1A shows a process section in which a photoresist pattern 16 is formed.

포토레지스트 패턴(16)을 식각마스크로 반사방지막(15)과 하드마스크용 절연막(14)을 차례로 식각하여 패턴 형성 영역을 정의한다.The pattern formation region is defined by sequentially etching the antireflection film 15 and the insulating film 14 for hard mask using the photoresist pattern 16 as an etching mask.

도 1b는 포토레지스트 패턴(16) 하부에 식각된 반사방지막(15')과 하드마스크 절연막(14)이 식각되어 형성된 하드마스크(14')가 적층된 구조의 공정 단면을 나타낸다.1B shows a process cross section of a structure in which an antireflection film 15 'etched under the photoresist pattern 16 and a hard mask 14' formed by etching a hard mask insulating film 14 are laminated.

이어서, 도 1c에 도시된 바와 같이, 포토레지스트 스트립(Photo resist strip) 공정을 실시하여 포토레지스트 패턴(16)과 반사방지막(15')을 제거한다. 반사방지막(15')은 유기 계열을 사용함으로써, 포토레지스트 스트립 공정에서 제거되도록 하는 것이 바람직하다.Then, as shown in FIG. 1C, a photoresist strip process is performed to remove the photoresist pattern 16 and the anti-reflection film 15 '. It is preferable that the antireflection film 15 'is removed in the photoresist strip process by using an organic system.

이어서, 습식의 세정 공정을 실시하여 포토레지스트 스트립 공정시 발생된 식각 부산물을 제거한다. 세정 공정 단계에서는 주로 황산(H2SO4)과 과수(H2O 2), 묽은 불산(HF)용액으로 구성된 용액을 사용한다.A wet cleaning process is then performed to remove etch by-products generated during the photoresist strip process. In the washing step, a solution mainly composed of sulfuric acid (H 2 SO 4 ), fruit water (H 2 O 2 ) and dilute hydrofluoric acid (HF) is used.

이어서, 하드마스크(14')를 식각마스크로 금속막(13)과 TiN막(12) 및 Ti막(11)을 차례로 식각하여 금속막(13')과 TiN막(12')/Ti막(11')의 베리어막이 적층된 전도 패턴을 형성한다.Then, the metal film 13, the TiN film 12 and the Ti film 11 are sequentially etched by using the hard mask 14 'as an etching mask to form the metal film 13' and the TiN film 12 '/ the Ti film 11' 11 ') are formed.

한편, 전술한 금속 계열의 물질을 식각하는 과정에서는 주로 탄소 및 불소를 포함하는 식각 가스를 사용하며, 이 때 금속 물질과 식각 가스의 탄소 등의 혼합된 전도성의 폴리머 물질(17)이 전도 패턴 측벽에 부착된다. 도 1d는 전도 패턴 측벽에 전도성 폴리머 물질(17) 부착된 공정 단면을 나타낸다.Meanwhile, in the process of etching the metal-based material, an etching gas including mainly carbon and fluorine is used. In this case, a mixed conductive polymer material 17 such as carbon of a metal material and etching gas, Respectively. 1D shows a process cross-section in which a conductive polymer material 17 is attached to the side walls of the conductive pattern.

전도성 폴리머 물질(17)은 금속막(13')의 전기적 단락을 유발할 수 있으며, 전기적 특성을 열화시키므로 세정 공정을 통해 제거한다.The conductive polymer material 17 may cause electrical shorting of the metal film 13 'and may be removed through a cleaning process as it degrades the electrical properties.

전도성 폴리머 물질(17) 제거시 주로 솔벤트(Solvent)를 사용하며, 전도성 폴리머 물질(17)의 두께에 따라 다르지만 통상 60℃ 정도의 솔벤트를 사용하여 20분 ∼ 60분 정도 실시한다.Solvent is mainly used to remove the conductive polymer material 17 and it is usually carried out for about 20 to 60 minutes using a solvent of about 60 DEG C depending on the thickness of the conductive polymer material 17. [

한편, 전도성 폴리머 물질(17)을 제거하기 위한 세정 공정에서 Ti막(11')의 언더컷(18)이 발생하는 바, 도 1e는 Ti막(11')에 언더컷(18)이 발생한 공정 단면을 나타낸다.On the other hand, in the cleaning process for removing the conductive polymer material 17, an undercut 18 of the Ti film 11 'occurs. FIG. 1e shows a process cross section where the undercut 18 is formed in the Ti film 11' .

도 2는 도 1e의 Ti막에 대한 언더컷이 발생한 단면을 도시한 SEM 사진이다.FIG. 2 is a SEM photograph showing a section where an undercut is caused to the Ti film of FIG. 1E. FIG.

도 2를 참조하면, 기판(10) 상에 Ti막(11')과 TiN막(12')이 적층된 베리어막 이 형성되어 있고, 베리어막 상에는 금속막(13')과 하드마스크(14')가 적층되어 비트라인 등의 전도 패턴을 이루고 있다.Referring to FIG. 2, a barrier film formed by laminating a Ti film 11 'and a TiN film 12' is formed on a substrate 10, and a metal film 13 'and a hard mask 14' Are stacked to form a conductive pattern of a bit line or the like.

전술한 도 1e의 세정 공정에서 발생된 Ti막(11')의 언더컷(18) 현상을 도 2의 SEM 사진에서도 확인할 수 있다.The undercut 18 phenomenon of the Ti film 11 'generated in the cleaning process of FIG. 1E can be confirmed by the SEM photograph of FIG.

이러한 언더컷 현상은 100㎚ 이상의 선폭을 갖는 반도체소자의 제조 공정에서는 보통 언더컷되는 깊이가 30㎚ 이하이므로 무시할 수 있는 수준이나, 100㎚ 이하의 기술에서는 무시할 수 없는 수준이 된다. 전술한 예에서는 60℃의 솔벤트 세정 온도를 유지하며 20분간 세정한 경우로서 Ti막(11')의 어택 깊이가 25㎚이었다.This undercut phenomenon can be ignored because the depth of the undercut is usually 30 nm or less in the process of manufacturing a semiconductor device having a line width of 100 nm or more, but it can not be ignored in a technique of 100 nm or less. In the example described above, the depth of attack of the Ti film 11 'was 25 nm when the substrate was cleaned for 20 minutes while maintaining the solvent cleaning temperature at 60 ° C.

도 3은 다수의 전도 패턴이 형성된 반도체소자를 도시한 평면 SEM 사진이다.3 is a plan SEM photograph showing a semiconductor device having a plurality of conductive patterns formed therein.

도 3을 참조하면, 100㎚ 이하의 반도체 공정에서 전도 패턴 형성시 전술한 언더컷이 발생하여 전도 패턴이 도면부호 '19'와 같이 리프팅(Lifting)되었음을 확인할 수 있다.Referring to FIG. 3, in the semiconductor process of 100 nm or less, when the conductive pattern is formed, the above-described undercut occurs, and it can be confirmed that the conductive pattern is lifted as indicated by reference numeral 19.

이러한 현상은 갭-필(Gap-fill) 마진(Margin)을 고려하여 식각 공정을 통해 임계치수(Critical Dimension; 이하 CD라 함)를 더욱 줄여야 하는 100㎚ 이하의 반도체소자에 있어서는 심각한 공정상의 문제점으로 부각된다.This phenomenon is a serious process problem in a semiconductor device of 100 nm or less in which a critical dimension (hereinafter referred to as CD) is further reduced through an etching process in consideration of a gap-fill margin It is highlighted.

이러한 문제점 해결은 근본적으로 Ti막의 어택(Attack)이 없는 새로운 솔벤트 용액의 개발을 통해 이루어져야 하나, 측벽 패시베이션 즉, 폴리머 물질의 제거를 위해 사용되는 활성 화학약품은 EKC265, ACT935, R502 등이며, 이들은 폴리머 물질을 박리하기 위해 습식 화학조에서 사용되는 화학약품의 예들이다. These problems should be solved through the development of new solvent solutions that are fundamentally free of Ti film attack, but the active chemicals used for sidewall passivation, ie, removal of polymer materials, are EKC265, ACT935, R502, Examples of chemicals used in wet chemical baths to strip materials.

한편, 언더컷 방지를 위해 솔벤트에 의한 세정 시간을 줄일 경우 폴리머 물 질이 잔류할 가능성이 증대되어 이로 인해 반도체소자의 불량이 초래된다.On the other hand, if the cleaning time by the solvent is reduced to prevent the undercut, the possibility that the polymer material remains remains is increased, thereby causing defective semiconductor devices.

한편, 세정 시간 및 온도에 따른 솔벤트의 폴리머의 제거 능력과 Ti막의 어택 정도는 달라진다. On the other hand, the ability of the solvent to remove the polymer and the degree of attack of the Ti film depend on the cleaning time and temperature.

도 4는 솔벤트를 이용한 세정 시간 및 솔벤트의 온도의 변화에 따른 폴리머의 제거 능력과 Ti막의 어택 정도의 변화를 도시한 그래프이다.FIG. 4 is a graph showing changes in the removal capability of the polymer and the degree of attack of the Ti film according to the change of the cleaning time and the solvent temperature using the solvent.

도 4의 (a)는 솔벤트를 이용한 세정 시간(가로축)에 따른 폴리머 물질의 제거 능력(세로축)의 변화 특성을 나타낸다. 도 4의 (a)를 참조하면, 대체적으로 세정 시간에 따라 폴리머 물질의 제거 능력은 비례하여 증가함을 알 수 있으며, 특히 도면부호 'A'와 같이 고온인 경우에는 폴리머 제거 능력이 세정 시간의 증가에 따라 큰 비율로 비례하여 증가함을 알 수 있다.4 (a) shows the change characteristics of the polymer material removal ability (vertical axis) according to the cleaning time (horizontal axis) using the solvent. Referring to FIG. 4A, it can be seen that the removal ability of the polymer material increases proportionally with the cleaning time. Particularly, in the case of a high temperature such as 'A' It can be seen that the ratio increases proportionally with the increase in the ratio.

한편, 도면부호 'B'와 같이 솔벤트의 온도가 'A'에 비해 상대적으로 저온인 경우에는 폴리머 제거 능력이 세정 시간의 증가에 따라 아주 작은 비율로 비례하여 증가함을 알 수 있다.On the other hand, when the temperature of the solvent is relatively low as compared with 'A' as shown by the reference symbol 'B', the polymer removing ability increases proportionally with an increase in the cleaning time.

따라서, 솔벤트의 온도가 고온일 수록 세정 시간에 비례하여 폴리머 제거 능력이 우수함을 알 수 있다.Therefore, it can be seen that the higher the temperature of the solvent is, the better the polymer removing ability is in proportion to the cleaning time.

도 4의 (b)는 솔벤트의 세정 온도(가로축)의 증가에 따른 Ti막의 손상 폭(세로축)의 변화 특성을 나타낸다.FIG. 4 (b) shows the change characteristics of the damage width (vertical axis) of the Ti film with the increase of the cleaning temperature (abscissa) of the solvent.

도 4의 (b)를 참조하면, 솔벤트의 세정 온도가 고온일 수록 도 4의 (a)에서 살펴본 바와 같이 폴리머 물질의 제거 능력은 증가하는데 반해 Ti막에 대한 손상 폭은 증가함을 알 수 있다.Referring to FIG. 4 (b), it can be seen that as the cleaning temperature of the solvent is higher, the removal capability of the polymer material increases as shown in FIG. 4 (a) .

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 전도 패턴 형성시 폴리머 물질을 제거하기 위한 습식 세정 공정에서의 Ti막의 어택을 방지할 수 있는 반도체소자의 전도 패턴 형성 방법을 제공하는데 그 목적이 있다.
The present invention provides a method of forming a conductive pattern of a semiconductor device capable of preventing attack of a Ti film in a wet cleaning process for removing a polymer material at the time of forming a conductive pattern It has its purpose.

상기의 목적을 달성하기 위한 본 발명은, 기판 상에 Ti막을 증착하는 단계; 상기 Ti막 상에 금속막과 하드마스크용 물질막을 차례로 증착하는 단계; 상기 금속막 상에 소정의 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 물질막을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 하드마스크를 식각마스크로 상기 금속막을 식각하여 금속막 패턴을 형성하는 단계-상기 금속막 패턴 측벽에 상기 금속막 패턴 식각시 발생된 제1폴리머 물질이 부착됨; 40℃ 내지 80℃의 솔벤트를 이용한 세정 공정을 실시하여 상기 제1폴리머 물질을 제거하는 단계; 상기 하드마스크와 상기 금속막 패턴을 식각마스크로 상기 Ti막을 식각하여 하드마스크/금속막 패턴/Ti막 구조의 전도 패턴을 형성하는 단계-상기 Ti막 식각시 발생된 제2폴리머 물질이 상기 전도 패턴 측벽에 부착된; 및 0℃ 내지 20℃의 솔벤트를 이용한 세정 공정을 실시하여 상기 제2폴리머 물질을 제거하는 단계를 포함하는 반도체소자의 전도 패턴 형성 방법을 제공한다.
According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: depositing a Ti film on a substrate; Sequentially depositing a metal film and a material film for a hard mask on the Ti film; Forming a photoresist pattern for forming a predetermined pattern on the metal film; Etching the material film of the hard mask using the photoresist pattern as an etching mask to form a hard mask; Removing the photoresist pattern; Forming a metal film pattern on the hard mask by etching the metal film using an etch mask; depositing a first polymer material on the sidewall of the metal film pattern during the metal film pattern etching; Performing a cleaning process using a solvent at 40 ° C to 80 ° C to remove the first polymer material; Forming a hard mask / metal film pattern / Ti film structure conductive pattern by etching the Ti film using the hard mask and the metal film pattern as an etching mask, Attached to the side wall; And performing a cleaning process using a solvent at 0 ° C to 20 ° C to remove the second polymer material.

본 발명은, 베리어막으로 Ti막을 하부에 포함하는 전도 패턴 형성시 전도 패턴 형성용 금속막 식각 후 솔벤트를 이용한 고온의 세정 공정(폴리머 제거 능력과 Ti막에 대한 어택이 상대적으로 큼)을 통해 금속막 식각시 발생한 폴리머 물질을 제거한 다음, 베리어막인 Ti막을 식각한 다음, 이 때 발생된 폴리머 물질을 제거하는 공정에서는 솔벤트를 이용한 저온의 세정 공정(폴리머 제거 능력과 Ti막에 대한 어택이 상대적으로 작음)을 실시함으로써, 솔벤트를 이용한 습식 세정에서 Ti막에 대한 언더컷 발생을 최대한 억제할 수 있도록 한다.
The present invention relates to a process for forming a metal film for forming a conductive pattern by forming a conductive pattern including a Ti film as a barrier film on a metal substrate, In the process of removing the polymer material generated during the film etching and then removing the polymer material generated after etching the Ti film which is the barrier film, the low temperature cleaning process using the solvent (the polymer removing ability and the attack to the Ti film are relatively So that occurrence of undercuts to the Ti film can be suppressed as much as possible in wet cleaning using a solvent.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the technical idea of the present invention.

도 5a 내지 도 5e는 본 발명의 일실시예에 따른 Ti막을 베리어막으로 사용하는 반도체소자의 전도 패턴 형성 과정을 순차적으로 도시한 공정 단면도이며, 이를 참조하여 본 발명의 일실시예에 따른 반도체소자의 전도 패턴 형성 공정을 상세히 살펴 본다.FIGS. 5A through 5E are cross-sectional views sequentially illustrating a process of forming a conductive pattern of a semiconductor device using a Ti film as a barrier film according to an embodiment of the present invention. Referring to FIG. 5A, The conductive pattern forming step of FIG.

먼저, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(50) 상에 베리어막으로 사용될 Ti막(51)과 TiN막(52)을 차례로 증착한 다음, 금속막(53)과 하드마스크용 물질막(54)을 증착한다.First, a Ti film 51 and a TiN film 52 to be used as a barrier film are sequentially deposited on a substrate 50 having various elements for forming a semiconductor device, and then a metal film 53 and a hard mask material film 54 are deposited.

하드마스크용 물질막(54) 상에 반사방지막(55)과 소정의 전도 패턴을 형성하기 위한 포토레지스트 패턴(56)을 형성한다. An antireflection film 55 and a photoresist pattern 56 for forming a predetermined conductive pattern are formed on the material film 54 for a hard mask.                     

여기서, 하드마스크용 물질막(54)은 실리콘질화막 또는 실리콘산화질화막 등의 질화막 계열의 물질막, 폴리실리콘막 또는 텅스텐막 등을 사용한다.Here, the material film 54 for hard mask uses a nitride film material film such as a silicon nitride film or a silicon oxynitride film, a polysilicon film, a tungsten film, or the like.

금속막(53)은 W막, Cu막 또는 Al막 등을 사용하고, 반사방지막(55)은 포토레지스트 패턴(56) 형성을 위한 노광시 난반사로 인한 패턴 변형을 방지하고, 포토레지스트 특히, COMA 또는 아크릴레이드 등의 ArF용 포토레지스트와 같이 접착력이 떨어지는 포토레지스트와 하드마스크용 물질막(54)과의 접착력을 향상시키기 위해 사용한다. 도 5a는 포토레지스트 패턴(56)이 형성된 공정 단면을 나타낸다.A W film, a Cu film, or an Al film is used as the metal film 53. The antireflection film 55 prevents pattern deformation due to irregular reflection during exposure for forming the photoresist pattern 56, Or an ArF photoresist such as an acrylate, is used for improving the adhesion between the photoresist and the hard mask material film 54, which have poor adhesion. 5A shows a process cross-section in which a photoresist pattern 56 is formed.

여기서, 포토레지스트 패턴(56)은 KrF 또는 ArF 노광원을 이용한 포토리소그라피 공정을 적용한 것이며, 상기 소정의 전도 패턴은, 비트라인 패턴, 금속배선 또는 게이트전극 패턴을 포함한다.Here, the photoresist pattern 56 is a photolithography process using a KrF or ArF exposure source, and the predetermined conduction pattern includes a bit line pattern, a metal wiring, or a gate electrode pattern.

포토레지스트 패턴(56)을 식각마스크로 반사방지막(55)과 하드마스크용 물질막(54)을 차례로 식각하여 패턴 형성 영역을 정의한다.The pattern formation region is defined by sequentially etching the antireflection film 55 and the hard mask material film 54 using the photoresist pattern 56 as an etching mask.

도 5b는 포토레지스트 패턴(56) 하부에 식각된 반사방지막(55')과 하드마스크 절연막(54)이 식각되어 형성된 하드마스크(54')가 적층된 구조의 공정 단면을 나타낸다.5B shows a process cross-sectional view of a structure in which an antireflection film 55 'etched under the photoresist pattern 56 and a hard mask 54' formed by etching a hard mask insulating film 54 are stacked.

이어서, 도 5c에 도시된 바와 같이, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(56)과 반사방지막(55')을 제거한다. 반사방지막(55')은 유기 계열을 사용함으로써, 포토레지스트 스트립 공정에서 제거되도록 하는 것이 바람직하다.Next, as shown in FIG. 5C, a photoresist strip process is performed to remove the photoresist pattern 56 and the antireflection film 55 '. It is preferable that the antireflection film 55 'is removed in the photoresist strip process by using an organic series.

이어서, 습식의 세정 공정을 실시하여 패턴 정의를 위한 식각 공정과 포토레 지스트 스트립 공정시 발생된 식각 부산물을 제거한다. 세정 공정 단계에서는 주로 황산(H2SO4)과 과수(H2O2), 묽은 불산(HF)용액으로 구성된 용액을 사용한다.Next, a wet cleaning process is performed to remove the etch process for defining the pattern and the etch by-products generated during the photoresist strip process. In the washing step, a solution mainly composed of sulfuric acid (H 2 SO 4 ), fruit water (H 2 O 2 ) and dilute hydrofluoric acid (HF) is used.

여기서, 묽은 불산 용액은 물과 불산의 비가 50:1 ∼ 700:1로 묽게 희석된 것을 사용하는 것이 바람직하다.Here, the diluted hydrofluoric acid solution preferably has a dilution of water and hydrofluoric acid at a ratio of 50: 1 to 700: 1.

이어서, 하드마스크(54')를 식각마스크로 금속막(53)을 식각하여 전도 패턴 형성을 위한 금속막 패턴(53')을 형성한다.Next, the metal film 53 is etched using the hard mask 54 'as an etching mask to form a metal film pattern 53' for forming a conductive pattern.

한편, 전술한 금속막(53) 식각 과정에서는 주로 탄소 및 불소를 포함하는 식각 가스를 사용하며, 이 때 금속 물질과 식각 가스의 탄소 등의 혼합된 전도성의 폴리머 물질(57)이 하드마스크(54')과 금속막 패턴(53') 측벽에 부착된다. 도 5d는 하드마스크(54')과 금속막 패턴(53') 측벽에 전도성 폴리머 물질(57) 부착된 공정 단면을 나타낸다.Meanwhile, in the etching process of the metal film 53, an etching gas including mainly carbon and fluorine is used, and a mixed conductive polymer material 57 such as carbon of the metal material and the etching gas is mixed with the hard mask 54 ') And the metal film pattern 53'. 5D shows a process cross-section in which a conductive polymer material 57 is attached to the side walls of the hard mask 54 'and the metal film pattern 53'.

전도성 폴리머 물질(57)은 금속막 패턴(53')의 전기적 단락을 유발할 수 있으며, 전기적 특성을 열화시키므로 세정 공정을 통해 제거한다.The conductive polymer material 57 may cause electrical shorting of the metal film pattern 53 'and may be removed through a cleaning process since it deteriorates the electrical characteristics.

전도성 폴리머 물질(57) 제거시 솔벤트를 사용하며, Ti막(51)은 TiN막(52)에 의해 보호되고 있을 뿐만아니라 페터닝되지 않았기 때문에 언더컷이 발생하더라도 소자의 특성에 큰 영향을 미치지 따라서, Ti막에 대한 어택 정도가 심하면서도 폴리머 물질(57)의 제거 능력이 뛰어난 비교적 고온의 세정 공정을 실시한다.Solvent is used to remove the conductive polymer material 57. Since the Ti film 51 is not only protected by the TiN film 52 but also is not patterned, The cleaning process is performed at a relatively high temperature with a high degree of attack on the Ti film and a high removal capability of the polymer material 57.

예컨대, 본 실시예에서는 40℃ ∼ 80℃의 솔벤트 세정 공정을 10분 ∼ 60분 동안 실시한다. 따라서, 폴리머 물질(57)을 거의 완벽하게 제거할 수 있다. For example, in this embodiment, a solvent cleaning process at 40 ° C to 80 ° C is performed for 10 minutes to 60 minutes. Thus, the polymer material 57 can be removed almost completely.                     

이어서, 하드마스크(54')와 금속막 패턴(53')을 식각마스크로 TiN막(52)과 Ti막(51)을 차례로 식각하여 하드마스크(54')와 금속막 패턴(53') 및 TiN막(52')/Ti막(51')의 베리어막이 적층된 전도 패턴을 형성한다.Next, the hard mask 54 'and the metal film pattern 53' are etched by sequentially etching the TiN film 52 and the Ti film 51 using the hard mask 54 'and the metal film pattern 53' Thereby forming a conductive pattern in which a barrier film of the TiN film 52 '/ Ti film 51' is laminated.

한편, TiN막(52)과 Ti막(51)의 식각시에도 소량의 폴리머 물질(도시하지 않음)이 발생하여 TiN막(52')과 Ti막(51')의 측벽에 부착된다. 이 때에는 부착된 폴리머 물질의 두게가 비교적 얇으므로 전술한 세정 공정에 비해 비교적 저온의 솔벤트 세정을 실시하더라도 폴리머 물질을 거의 제거할 수 있다.On the other hand, even when a TiN film 52 and a Ti film 51 are etched, a small amount of polymer material (not shown) is generated and attached to the side walls of the TiN film 52 'and the Ti film 51'. In this case, since the attached polymer material is relatively thin, the polymer material can be almost removed even when the solvent cleaning is performed at a relatively low temperature as compared with the above-described cleaning process.

예컨대, 본 실시예에서는 0℃ ∼ 20℃의 솔벤트 세정 공정을 1분 ∼ 10분 동안 실시한다. For example, in this embodiment, a solvent cleaning process at 0 ° C to 20 ° C is performed for 1 minute to 10 minutes.

따라서, 도 5e에 도시된 바와 같이 Ti막(52')에 대한 어택은 거의 발생하지 않는다.Therefore, as shown in FIG. 5E, the attack to the Ti film 52 'hardly occurs.

도 6은 도 5e의 Ti막에 대한 언더컷이 발생하지 않은 단면을 도시한 SEM 사진이다.6 is an SEM photograph showing a section of the Ti film of FIG. 5E without undercut.

도 6을 참조하면, 기판(50) 상에 Ti막(51')과 TiN막(52')이 적층된 베리어막이 형성되어 있고, 베리어막 상에는 금속막 패턴(53')과 하드마스크(44')가 적층되어 비트라인 패턴등의 전도 패턴을 이루고 있다.6, a barrier film on which a Ti film 51 'and a TiN film 52' are laminated is formed on a substrate 50. A metal film pattern 53 'and a hard mask 44' are formed on the barrier film. Are stacked to form a conductive pattern such as a bit line pattern.

전술한 Ti막 패터닝 전의 고온의 세정 공정과 Ti막 패터닝 후의 저온의 세정 단계라는 2단계의 세정 공정을 통해 Ti막(51')에 대한 언더컷은 발생하지 않았음을 확인할 수 있다.
It can be confirmed that no undercut has occurred for the Ti film 51 'through the two-stage cleaning process of the high-temperature cleaning process before the Ti film patterning and the low-temperature cleaning process after the Ti film patterning.

전술한 바와 같이 이루어지는 본 발명은, 금속막 및 Ti막(베리어막) 식각 후 폴리머 제거를 위해 실시하는 통상의 세정 공정을 Ti막 패터닝 전에는 Ti막에 대한 어택 정도와 폴리머 제거 능력이 큰 고온의 세정 공정을 실시하고, Ti막 패터닝 후에는 Ti막에 대한 어택 정도와 폴리머 제거 능력이 비교적 작은 저온의 세정 공정을 실시하는 2단계의 세정 공정으로 분리 실시함으로써, 전도 패턴 형성 후 폴리머 물질의 제거를 위한 세정 공정에서 발생되는 Ti막의 어택을 최소화할 수 있음을 실시예를 통해 알아 보았다.
In the present invention as described above, a conventional cleaning process for removing a polymer film after etching a metal film and a Ti film (a barrier film) is performed before the Ti film patterning, and the degree of attack to the Ti film and the high- After the patterning of the Ti film, separation is performed in a two-step cleaning step of performing a low-temperature cleaning step in which the degree of attack on the Ti film and the polymer removing ability are comparatively small. Thus, And the attack of the Ti film generated in the cleaning process can be minimized.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은, 전도 패턴 형성 후 폴리머 물질의 제거를 위해 실시하는 세정 공정에 의한 Ti막의 어택을 최소화할 수 있어 궁극적으로, 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention as described above can minimize the attack of the Ti film by the cleaning process performed to remove the polymer material after forming the conductive pattern, and ultimately, an excellent effect of improving the yield of the semiconductor device can be expected .

Claims (10)

기판 상에 Ti막, TiN막, 금속막 및 하드마스크용 물질막을 차례로 증착하는 단계;Sequentially depositing a Ti film, a TiN film, a metal film and a material film for a hard mask on a substrate; 상기 하드마스크용 물질막 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the material film for the hard mask; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 물질막을 식각하여 하드마스크를 형성하는 단계;Etching the material film of the hard mask using the photoresist pattern as an etching mask to form a hard mask; 상기 포토레지스트 패턴을 제거하는 단계;Removing the photoresist pattern; 상기 하드마스크를 식각마스크로 상기 금속막을 식각하여 금속막 패턴을 형성하는 단계-상기 금속막 패턴 측벽에 상기 금속막 패턴 식각시 발생된 제1폴리머 물질이 부착됨;Forming a metal film pattern on the hard mask by etching the metal film using an etch mask; depositing a first polymer material on the sidewall of the metal film pattern during the metal film pattern etching; 40℃ 내지 80℃의 솔벤트를 이용한 세정 공정을 실시하여 상기 제1폴리머 물질을 제거하는 단계;Performing a cleaning process using a solvent at 40 ° C to 80 ° C to remove the first polymer material; 상기 하드마스크와 상기 금속막 패턴을 식각마스크로 상기 TiN막과 상기 Ti막을 식각하여 하드마스크/금속막 패턴/TiN막/Ti막 구조의 전도 패턴을 형성하는 단계-상기 TiN막과 상기 Ti막 식각시 발생된 제2폴리머 물질이 상기 전도 패턴 측벽에 부착됨; 및Forming a conductive pattern of the hard mask / metal film pattern / TiN film / Ti film structure by etching the TiN film and the Ti film using the hard mask and the metal film pattern as an etching mask; Wherein a second polymeric material is applied to the conductive pattern sidewalls; And 0℃ 내지 20℃의 솔벤트를 이용한 세정 공정을 실시하여 상기 제2폴리머 물질을 제거하는 단계Performing a cleaning process using a solvent at 0 ° C to 20 ° C to remove the second polymer material 를 포함하는 반도체소자의 전도 패턴 형성 방법.And forming a conductive pattern on the semiconductor substrate. 제 1 항에 있어서,The method according to claim 1, 상기 제1폴리머 물질을 제거하기 위한 세정 단계는, 10분 내지 60분 동안 실시하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the cleaning step for removing the first polymer material is performed for 10 minutes to 60 minutes. 제 1 항에 있어서,The method according to claim 1, 상기 제2폴리머 물질을 제거하기 위한 세정 단계는, 10분 내지 60분 동안 실시하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the cleaning step for removing the second polymer material is performed for 10 minutes to 60 minutes. 제 1 항에 있어서,The method according to claim 1, 상기 포토레지스트 패턴을 형성하는 단계에서, ArF 또는 KrF 포토리소그라피 공정을 적용하여 형성하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the step of forming the photoresist pattern is performed by applying an ArF or KrF photolithography process. 삭제delete 제 1 항에 있어서, The method according to claim 1, 하드마스크용 물질막을 증착하는 단계 후, 상기 하드마스크용 물질막 상에 반사방지막을 도포하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Further comprising the step of applying an antireflection film on the material film of the hard mask after the step of depositing the material film for the hard mask. 제 1 항에 있어서,The method according to claim 1, 상기 포토레지스트 패턴을 제거하는 단계 후, 황산(H2SO4)과 과수(H2O2 ) 또는 묽은 불산(HF)용액을 사용하여 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the step of removing the photoresist pattern further comprises a step of cleaning using a solution of sulfuric acid (H 2 SO 4 ) and an aqueous solution of hydrous (H 2 O 2 ) or dilute hydrofluoric acid (HF) Pattern formation method. 제 1 항에 있어서,The method according to claim 1, 상기 금속막은, W막, Cu막 또는 Al막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the metal film includes any one of a W film, a Cu film, and an Al film. 제 1 항에 있어서,The method according to claim 1, 상기 하드마스크용 물질막은, 질화막 계열의 물질막, 폴리실리콘막 또는 텅스텐막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the hard mask material film includes any one of a nitride film material film, a polysilicon film film, and a tungsten film film. 제 1 항에 있어서,The method according to claim 1, 상기 전도 패턴은, 비트라인 패턴, 게이트전극 패턴 또는 금속배선 중 어느 하나인 것을 특징으로 하는 반도체소자의 전도 패턴 형성 방법.Wherein the conductive pattern is any one of a bit line pattern, a gate electrode pattern, and a metal wiring.
KR1020020086490A 2002-12-30 2002-12-30 Method for fabrication of conduction pattern of semiconductor device KR100888200B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086490A KR100888200B1 (en) 2002-12-30 2002-12-30 Method for fabrication of conduction pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086490A KR100888200B1 (en) 2002-12-30 2002-12-30 Method for fabrication of conduction pattern of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040059982A KR20040059982A (en) 2004-07-06
KR100888200B1 true KR100888200B1 (en) 2009-03-12

Family

ID=37351936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086490A KR100888200B1 (en) 2002-12-30 2002-12-30 Method for fabrication of conduction pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR100888200B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694975B1 (en) * 2004-12-22 2007-03-14 주식회사 하이닉스반도체 Method for forming metal line in semiconductor device
KR100576446B1 (en) * 2004-12-29 2006-05-08 동부일렉트로닉스 주식회사 Method for manufacturing in semiconductor device
US7701786B2 (en) 2005-09-29 2010-04-20 Hynix Semiconductor, Inc. Semiconductor memory device
KR100761362B1 (en) 2006-09-29 2007-09-27 주식회사 하이닉스반도체 Method for forming pattern in semiconductor device
KR100835826B1 (en) * 2006-12-05 2008-06-05 동부일렉트로닉스 주식회사 Metal wire and method of manufacturing the same
KR100824853B1 (en) * 2006-12-27 2008-04-23 동부일렉트로닉스 주식회사 Method of making semiconductor device
KR100861836B1 (en) 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 Method for forming metal line of semiconductor device
KR20090128902A (en) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 Method for manufacturing cmos image sensor using dual hardmask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017984A (en) * 1996-08-19 1998-06-05 김광호 Cleaning solution for semiconductor device and cleaning method using same
US6174819B1 (en) 1998-07-21 2001-01-16 Advanced Micro Devices, Inc. Low temperature photoresist removal for rework during metal mask formation
KR20010059193A (en) * 1999-12-30 2001-07-06 박종섭 Method for forming tungsten electrode in memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017984A (en) * 1996-08-19 1998-06-05 김광호 Cleaning solution for semiconductor device and cleaning method using same
US6174819B1 (en) 1998-07-21 2001-01-16 Advanced Micro Devices, Inc. Low temperature photoresist removal for rework during metal mask formation
KR20010059193A (en) * 1999-12-30 2001-07-06 박종섭 Method for forming tungsten electrode in memory device

Also Published As

Publication number Publication date
KR20040059982A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100838394B1 (en) Method for etching in semiconductor device using hardmask layer
KR100297738B1 (en) Method for manufacturing semiconductor device having chamfered metal silicide layer
KR100888200B1 (en) Method for fabrication of conduction pattern of semiconductor device
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
KR100831975B1 (en) Method for forming pattern in semiconductor device
KR100617076B1 (en) Method for fabricating dual damascene
KR100838370B1 (en) Process of fabricating hard mask and storage node hole using the same
KR20060122578A (en) Method for forming hard mask in semiconductor memory device
KR100910865B1 (en) Method for fabrication of semiconductor device
KR100303997B1 (en) Metal gate electrode formation method
KR100906642B1 (en) Method for fabricating gate electrode in semiconductor device
KR100835506B1 (en) Manufacturing method of semiconductor device
KR100291190B1 (en) Method of manufacturing semiconductor memory device
KR100668726B1 (en) Method for forming the bit line contact in semiconductor device
KR20050001104A (en) Method for fabrication of semiconductor device
KR100356475B1 (en) Method of manufacturing a transistor
KR100490299B1 (en) Method of manufacturing flash memory device
KR100504551B1 (en) Method for Fabricating of Semiconductor Device
KR100518527B1 (en) Manufacturing method of semiconductor device having low resistance gate electrode
KR100324330B1 (en) Contact forming method of semiconductor device
KR20050068363A (en) Method for fabricating thin pattern using the hard mask
KR100304967B1 (en) Metal line of semiconductor device and method for fabricating the same
KR20080060306A (en) Method for forming contact hole in semiconductor device
KR20060036705A (en) Method for fabrication of semiconductor device
KR20080038845A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee