KR100861836B1 - Method for forming metal line of semiconductor device - Google Patents

Method for forming metal line of semiconductor device Download PDF

Info

Publication number
KR100861836B1
KR100861836B1 KR1020060135902A KR20060135902A KR100861836B1 KR 100861836 B1 KR100861836 B1 KR 100861836B1 KR 1020060135902 A KR1020060135902 A KR 1020060135902A KR 20060135902 A KR20060135902 A KR 20060135902A KR 100861836 B1 KR100861836 B1 KR 100861836B1
Authority
KR
South Korea
Prior art keywords
film
solvent
metal
forming
metal wiring
Prior art date
Application number
KR1020060135902A
Other languages
Korean (ko)
Other versions
KR20080061073A (en
Inventor
권대혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135902A priority Critical patent/KR100861836B1/en
Publication of KR20080061073A publication Critical patent/KR20080061073A/en
Application granted granted Critical
Publication of KR100861836B1 publication Critical patent/KR100861836B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 금속배선을 형성하기 위한 공정에서 RIE를 진행한 다음에 부산물 제거를 위한 솔벤트 세정 이후에 수소환원수(Hydrogen Reduction Water)를 이용하여 린스(Rinse)하면서 금속배선을 형성하기 위한 것으로, 이를 위한 본 발명은, (a) 기판 상에 절연막과 콘택홀 및 배리어막과 콘택 플러그를 순차적으로 형성하는 단계와, (b) 상기 콘택 플러그 및 배리어막 상에 금속막과 ARC막을 순차적으로 형성하는 단계와, (c) 상기 ARC막 상부에 금속 배선 영역을 정의하기 위한 PR 패턴을 형성하는 단계와, (d) 상기 (c)단계에서 형성된 PR 패턴을 마스크로 RIE을 진행하여 ARC막, 금속막 및 배리어막을 패터닝하는 단계와, (e) 상기 (d)단계에서 패터닝된 상태에서 솔벤트로 세정하는 단계와, (f) 상기 (e)단계에서의 솔벤트 세정에 의해 부산물을 제거된 다음에 잔류 솔벤트를 제거하기 위해 수소환원수(Hydrogen Reduction Water)를 사용하여 솔벤트의 잔류 성분을 린스 처리하는 단계와, (g) 상기 (f)단계에서 린스 처리된 다음에 건조 공정을 진행하여 금속 배선을 형성하는 단계를 포함한다. 따라서, 갈바니 부식에 의한 배선 손상이 발생하는 것을 억제함으로써, 반도체 제조 공정의 신뢰성을 향상시키고, 알루미늄 배선의 저항 증가를 개선할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.The present invention is to form a metal wiring while rinsing (Rinse) using hydrogen reduction water (Hydrogen Reduction Water) after the solvent cleaning to remove by-products after the RIE in the process for forming a metal wiring, for this purpose The present invention includes the steps of (a) sequentially forming an insulating film, a contact hole, a barrier film and a contact plug on a substrate, (b) sequentially forming a metal film and an ARC film on the contact plug and a barrier film; (c) forming a PR pattern to define a metal wiring region on the ARC film, and (d) RIE using a PR pattern formed in the step (c) as a mask to form an ARC film, a metal film, and a barrier. Patterning the membrane, (e) cleaning with solvent in the patterned state in step (d), and (f) removing by-products by removing solvent by the solvent cleaning in step (e). Rinsing the residual components of the solvent by using a hydrogen reduction water (Hydrogen Reduction Water), and (g) after the rinse treatment in the step (f) and the drying process to form a metal wiring do. Therefore, by suppressing the occurrence of wiring damage due to galvanic corrosion, the reliability of the semiconductor manufacturing process can be improved, and the resistance increase of the aluminum wiring can be improved, and the yield and reliability of the semiconductor element can be improved.

금속, 배선, RIE, 솔벤트, 수소환원수, 린스  Metal, wiring, RIE, solvent, hydrogen reduced water, rinse

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 각 공정별 단면도,1A to 1E are cross-sectional views of respective processes for describing a method for forming metal wirings of a semiconductor device according to the prior art;

도 2a 내지 도 2e는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 각 공정별 단면도.2A to 2E are cross-sectional views of respective processes for explaining a method for forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention.

본 발명은 반도체 소자의 제조공정 중에서 금속배선 형성 방법에 관한 것으로, 보다 상세하게는 금속배선을 형성하기 위한 공정에서 반응성 이온 식각(Reactive Ion Etching, RIE)을 진행한 다음에 부산물 제거를 위한 솔벤트 세정 이후에 수소환원수를 이용하여 린스(Rinse)하면서 금속배선을 형성할 수 있는 방법에 관한 것이다. The present invention relates to a method for forming metal wiring in a semiconductor device manufacturing process, and more particularly, solvent cleaning for removal of by-products after reactive ion etching (RIE) in a process for forming metal wiring. Since the present invention relates to a method for forming a metal wiring while rinsing using hydrogen reduced water.

주지된 바와 같이, 반도체 소자의 금속 배선층은 구리(Cu), 텡스텐(W), 알루미늄(Al) 또는 그 합금으로 이루어져 있으며, 소자와의 접촉, 상호연결, 칩과 외부회로와의 연결 등의 기능을 가지고 있다. 또한, 반도체 소자의 집적도가 높아짐에 따라 다층 배선 구조를 가지는 금속 배선층이 필요하게 되며, 또한 금속배선 사이의 간격이 점차 좁아지게 되었다. As is well known, the metal wiring layer of a semiconductor device is made of copper (Cu), tungsten (W), aluminum (Al) or an alloy thereof, and may be used for contacting, interconnecting, connecting chips and external circuits, and the like. It has a function. In addition, as the degree of integration of semiconductor devices is increased, a metal wiring layer having a multilayer wiring structure is required, and the interval between the metal wirings is gradually narrowed.

이러한 금속 배선층의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여 절연막을 선택적으로 식각하여 접촉홀을 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉홀을 통한 금속 플러그를 형성한다. 그리고, 상부에 금속 박막을 형성하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선층을 형성한다.The metal wiring layer is formed by selectively etching an insulating film to connect device electrodes and pads separated by an insulating film such as an oxide film, and forming a contact hole, and forming a metal plug through the contact hole using barrier metal and tungsten. . Then, a metal thin film is formed on the upper portion and patterned to form a metal wiring layer for connecting the device electrode and the pad.

즉, 도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 각 공정별 단면도로서 이를 설명하면 다음과 같다.1A to 1E are cross-sectional views of respective processes for explaining a method for forming metal wirings of a semiconductor device according to the prior art.

먼저, 스핀 코팅 등의 도포 공정을 실시하여 기판(101) 상에 절연막(103)을 전면 증착한 후, 목표로 하는 임의의 패턴으로 설계된 레티클을 이용하는 노광 공정과 현상 공정을 실시하여 전면 증착된 감광막(Photo Resist, PR)의 일부를 선택적으로 제거함으로써, 절연막(103) 상부에 콘택홀 영역을 정의하기 위한 PR 패턴을 형성하고, 이 형성된 PR 패턴을 마스크로 공지의 포토리소그라피 공정으로 식각하여 일 예로, 도 1a에 도시된 바와 같이 기판(101)의 소정 부분을 노출시키는 콘택홀(105)을 형성한다.First, the entire surface of the insulating film 103 is deposited on the substrate 101 by spin coating or the like, followed by an exposure process using a reticle designed in a desired pattern and a development process to form the entire surface-deposited photoresist film. By selectively removing a portion of (Photo Resist, PR), a PR pattern for defining a contact hole region is formed on the insulating film 103, and the formed PR pattern is etched by a known photolithography process using a mask as an example. 1A, a contact hole 105 exposing a predetermined portion of the substrate 101 is formed.

다음에, 콘택홀(105)의 내면 및 절연막(103) 상에 베리어 금속막(티타늄/질화티타늄(Ti/TiN))(107)을 균일한 두께로 증착하고, 이어서 콘택홀(105)이 완전히 매립되도록 텅스텐막(109)을 일 예로, 도 1b에 도시된 바와 같이 증착한다. Next, a barrier metal film (titanium / titanium nitride (Ti / TiN)) 107 is deposited on the inner surface of the contact hole 105 and the insulating film 103 to a uniform thickness, and then the contact hole 105 is completely A tungsten film 109 is deposited as an example, as shown in FIG. 1B to be embedded.

그 다음에, 배리어 금속막(107)이 노출될 때까지 텅스텐막(109)을 에치백, 혹은 연마해서 콘택 플러그(105a)를 형성하고, 이어서, 스퍼터링 공정을 통해 일 예로, 도 1c에 도시된 바와 같이 콘택 플러그(105a) 및 배리어 금속막(107) 상에 금속(예컨대, 알루미늄(Al))막(111)과 반사 방지막(Anti-Reflective Coating, ARC)막(113)을 순차적으로 증착한다. Then, the tungsten film 109 is etched back or polished until the barrier metal film 107 is exposed to form the contact plug 105a, and then sputtered to form an example shown in FIG. 1C. As described above, a metal (eg, aluminum (Al)) film 111 and an anti-reflective coating (ARC) film 113 are sequentially deposited on the contact plug 105a and the barrier metal film 107.

이어서, 노광 공정과 현상 공정을 실시하여 전면 증착된 PR의 일부를 선택적으로 제거함으로써, 순차적으로 증착된 ARC막(113) 상부에 금속 배선 영역을 정의하기 위한 PR 패턴(115)을 도 1d에 도시된 바와 같이 형성한다. Next, a PR pattern 115 for defining a metal wiring region on the sequentially deposited ARC film 113 by selectively removing a part of the entire surface deposited PR by performing an exposure process and a developing process is shown in FIG. 1D. Form as shown.

마지막으로, 형성된 PR 패턴(115)을 마스크로 반응성 이온 식각(Reactive Ion Etching, RIE)을 진행하여 ARC막(113), 금속막(111) 및 배리어막(107)을 패터닝(Patterning)하고, 아민 또는 플루오린 계열의 솔벤트로 세정하여 폴리머등의 부산물을 제거하며, 이어서, 잔류 솔벤트와 기타 솔벤트 세정 잔류물을 제거하기 위해 초순수 린스(DI Water Rinse)를 진행한 다음에 건조 공정을 진행함으로써, 금속 배선을 형성할 수 있다.Finally, reactive ion etching (RIE) is performed using the formed PR pattern 115 as a mask to pattern the ARC film 113, the metal film 111, and the barrier film 107, followed by amine. Or by rinsing with fluorine-based solvents to remove by-products such as polymers, followed by ultra pure water rinse (DI Water Rinse) to remove residual solvents and other solvent cleaning residues, followed by a drying process. Wiring can be formed.

그러나, 상술한 바와 같은 종래 금속 배선 형성 방법은 금속막(111) 패턴이 초순수 린스(DI Water Rinse) 공정 진행 중에 갈바니 부식(Galvanic Corrosion), 즉 알루미늄에 구리(Cu)가 약 0.5% 비율로 함유된 합금을 사용하므로, 알루미늄 배선 패턴 형성을 위한 RIE 진행 시에 손상된 배선이 상술한 메커니즘에 의해 초순수 린스 과정에서 종종 이중금속접촉부식에 의해 더욱 심하게 손상되어 반도체 소자의 수율 및 신뢰성을 저하시키게 되는 문제점을 갖는다. However, in the conventional metal wire forming method as described above, the galvanic corrosion, that is, copper (Cu) is contained in the ratio of about 0.5% in the aluminum film pattern during the DI water rinse process. Since the alloy is used, the damaged wiring during RIE for forming the aluminum wiring pattern is more severely damaged by the double metal contact corrosion during the ultrapure rinse process by the above-described mechanism, which lowers the yield and reliability of the semiconductor device. Has

따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로, 그 목적은 금속배선을 형성하기 위한 공정에서 RIE를 진행한 다음에 부산물 제거를 위한 솔벤트 세정 이후에 수소환원수(Hydrogen Reduction Water)를 이용하여 린스(Rinse)하면서 금속배선을 형성할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 있다. Accordingly, the present invention has been made to solve the above-described problems, the object of which is to use the hydrogen reduction water (Hydrogen Reduction Water) after the solvent cleaning to remove by-products after the RIE in the process for forming metal wiring The present invention provides a method for forming metal wiring of a semiconductor device capable of forming metal wiring while rinsing.

이러한 목적을 달성하기 위한 본 발명에서 반도체 소자의 금속배선 형성방법은 (a) 기판 상에 절연막과 콘택홀 및 배리어막과 콘택 플러그를 순차적으로 형성하는 단계와, (b) 상기 콘택 플러그 및 배리어막 상에 금속막과 ARC막을 순차적으로 형성하는 단계와, (c) 상기 ARC막 상부에 금속 배선 영역을 정의하기 위한 PR 패턴을 형성하는 단계와, (d) 상기 (c)단계에서 형성된 PR 패턴을 마스크로 RIE을 진행하여 ARC막, 금속막 및 배리어막을 패터닝(Patterning)하는 단계와, (e) 상기 (d)단계에서 패터닝된 상태에서 솔벤트로 세정하는 단계와, (f) 상기 (e)단계에서의 솔벤트 세정에 의해 부산물을 제거된 다음에 잔류 솔벤트를 제거하기 위해 수소환원수(Hydrogen Reduction Water)를 사용하여 솔벤트의 잔류 성분을 린스 처리하는 단계와, (g) 상기 (f)단계에서 린스 처리된 다음에 건조 공정을 진행하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다. In order to achieve the above object, in the present invention, a method of forming a metal wiring of a semiconductor device includes the steps of (a) sequentially forming an insulating film, a contact hole, a barrier film, and a contact plug on a substrate, and (b) the contact plug and a barrier film. Sequentially forming a metal film and an ARC film on the substrate, (c) forming a PR pattern to define a metal wiring region on the ARC film, and (d) forming a PR pattern formed in the step (c). Patterning the ARC film, the metal film, and the barrier film by performing RIE with a mask; (e) washing with solvent in the patterned state in step (d); and (f) step (e). Rinsing the residual components of the solvent by using hydrogen reduction water to remove the residual solvent after the by-product is removed by the solvent cleaning in (g) and rinsing in the step (f) Then It characterized in that it comprises a step of forming a metal wiring by a drying process.

이하, 본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해하게 될 것이다. Hereinafter, a plurality of embodiments of the present invention may exist, and a preferred embodiment will be described in detail with reference to the accompanying drawings. Those skilled in the art will appreciate the objects, features and advantages of the present invention through this embodiment.

도 2a 내지 도 2e는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 금속배선 형성 방법을 설명하기 위한 각 공정별 단면도이다. 2A through 2E are cross-sectional views of respective processes for describing a method for forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention.

즉, 스핀 코팅 등의 도포 공정을 실시하여 기판(예컨대, 실리콘 기판, 세라믹 기판, 고분자 기판 등)(201) 상에 절연막(예컨대, 산화막(Oxide))(203)을 전면 증착한 후, 목표로 하는 임의의 패턴으로 설계된 레티클을 이용하는 노광 공정과 현상 공정을 실시하여 전면 증착된 PR의 일부를 선택적으로 제거함으로써, 절연막(203) 상부에 콘택홀 영역을 정의하기 위한 PR 패턴을 형성하고, 이 형성된 PR 패턴을 마스크로 공지의 포토리소그라피 공정으로 식각하여 일 예로, 도 2a에 도시된 바와 같이 기판(201)의 소정 부분을 노출시키는 콘택홀(205)을 형성한다.That is, after performing an application process such as spin coating and depositing an insulating film (eg, oxide) 203 on the substrate (eg, silicon substrate, ceramic substrate, polymer substrate, etc.) 201, the target is The exposure pattern and the development process using a reticle designed in an arbitrary pattern are selectively removed to form a part of the entire surface deposited PR, thereby forming a PR pattern for defining a contact hole region on the insulating film 203. The PR pattern is etched using a known photolithography process to form a contact hole 205 exposing a predetermined portion of the substrate 201 as shown in FIG. 2A.

다음에, 콘택홀(205)의 내면 및 절연막(203) 상에 스퍼터링 공정을 통해 베리어 금속막(티타늄/질화티타늄(Ti/TiN))(207)을 균일한 두께로 증착하고, 이어서 콘택홀(205)이 완전히 매립되도록 텅스텐막(209)을 일 예로, 도 2b에 도시된 바와 같이 증착한다. Next, a barrier metal film (titanium / titanium nitride (Ti / TiN)) 207 is deposited on the inner surface of the contact hole 205 and the insulating film 203 to a uniform thickness, and then the contact hole ( A tungsten film 209 is deposited as an example, as shown in FIG. 2B so that 205 is completely embedded.

그 다음에, 배리어 금속막(207)이 노출될 때까지 텅스텐막(209)을 에치백, 혹은 연마해서 콘택 플러그(205a)를 형성하고, 이어서, 스퍼터링 공정을 통해 일 예로, 도 2c에 도시된 바와 같이 콘택 플러그(205a) 및 배리어 금속막(207) 상에 금속(예컨대, 알루미늄(Al))막(211)과 ARC막(213)을 순차적으로 증착한다. Then, the tungsten film 209 is etched back or polished until the barrier metal film 207 is exposed to form the contact plug 205a, and then sputtered to form an example, as shown in FIG. 2C. As described above, the metal (eg, aluminum (Al)) film 211 and the ARC film 213 are sequentially deposited on the contact plug 205a and the barrier metal film 207.

이어서, 목표로 하는 임의의 패턴으로 설계된 레티클을 이용하는 노광 공정과 현상 공정을 실시하여 전면 증착된 PR의 일부를 선택적으로 제거함으로써, 순차 적으로 증착된 금속막(211) 및 ARC막(213) 상부에 금속 배선 영역을 정의하기 위한 PR 패턴(215)을 도 2d에 도시된 바와 같이 형성한다. Subsequently, an exposure process and a development process using a reticle designed in an arbitrary pattern of interest are performed to selectively remove a portion of the entire surface deposited PR, thereby sequentially depositing a portion of the metal film 211 and the ARC film 213 sequentially deposited. A PR pattern 215 for defining a metal wiring region is formed in FIG. 2D.

다음에, PR 패턴(215)을 마스크로 RIE을 진행하여 ARC막(213), 금속막(211) 및 배리어막(207)을 패터닝(Patterning)하고, 아민(Amine) 또는 플루오린(Fluorine) 계열의 솔벤트로 세정하여 폴리머등의 부산물을 제거하며, 이어서, 잔류 솔벤트와 기타 솔벤트 세정 잔류물을 제거하기 위해 수소환원수(Hydrogen Reduction Water)를 사용하여 상술한 솔벤트의 잔류 성분을 린스 처리한 다음에 건조 공정을 진행함으로써, 예컨대, 도 2e에 도시된 바와 같이 금속 배선을 형성할 수 있다. 여기서, 수소환원수는 초순수에 수소를 용존수소(예컨대, 0.1∼2.0㎎/Liter 이내의 범위)의 형태로 용해시킨 기능수를 지칭한다. Next, RIE is performed using the PR pattern 215 as a mask to pattern the ARC film 213, the metal film 211, and the barrier film 207, and may be amine or fluorine-based. To remove by-products such as polymers by rinsing with solvent, and then rinsing the residual components of the solvents described above using Hydrogen Reduction Water to remove residual solvents and other solvent cleaning residues. By proceeding the process, for example, metal wirings can be formed as shown in Fig. 2E. Here, hydrogen-reduced water refers to functional water obtained by dissolving hydrogen in ultrapure water in the form of dissolved hydrogen (for example, within a range of 0.1 to 2.0 mg / Liter).

따라서, 본 발명에 따르면, 금속배선을 형성하기 위한 공정에서 RIE를 진행한 다음에 부산물 제거를 위한 솔벤트 세정 이후에 수소환원수(Hydrogen Reduction Water)를 이용하여 린스(Rinse)하면서 금속배선을 형성함으로써, 산화환원전위(ORP)를 낮추어 오염입자와 웨이퍼 표면의 마이너스(minus) 표면 전하를 강하게 하여 입자의 탈착 및 재부착을 방지할 수 있다. Therefore, according to the present invention, by performing a RIE in the process for forming a metal wiring, after the solvent cleaning to remove by-products by forming a metal wiring while rinsing (Rinse) using hydrogen reduction water (Hydrogen Reduction Water), By lowering the redox potential (ORP), it is possible to strengthen the minus surface charges on the contaminated particles and the wafer surface to prevent desorption and reattachment of the particles.

또한, 수소수의 영역에서는 산화환원전위를 낮추어 알루미늄이나 구리 같은 금속이 산화부식되지 않고 금속의 상태로서 안정적으로 존재하기 때문에 알루미늄 배선의 갈바니 부식에 의한 배선의 열화를 방지할 수 있어서 디바이스의 품질을 향상할 수 있다.In addition, in the hydrogen water region, the redox potential is lowered, so that metals such as aluminum and copper are stably present as metals without being oxidized and corroded. Can improve.

또한, 반도체 장치의 알루미늄 배선 형성 공정 중 솔벤트 세정 처리 후 린스 공정 진행 시, 갈바니 부식에 의한 배선 손상이 발생하는 것을 억제함으로써, 반도체 제조 공정의 신뢰성을 향상시키고, 알루미늄 배선의 저항 증가를 개선할 수 있다.In addition, by suppressing the occurrence of wiring damage due to galvanic corrosion during the rinsing process after the solvent cleaning process of the aluminum wiring forming process of the semiconductor device, it is possible to improve the reliability of the semiconductor manufacturing process and to increase the resistance of the aluminum wiring. have.

또한, 본 발명의 사상 및 특허청구범위 내에서 권리로서 개시하고 있으므로, 본원 발명은 일반적인 원리들을 이용한 임의의 변형, 이용 및/또는 개작을 포함할 수도 있으며, 본 명세서의 설명으로부터 벗어나는 사항으로서 본 발명이 속하는 업계에서 공지 또는 관습적 실시의 범위에 해당하고 또한 첨부된 특허청구범위의 제한 범위 내에 포함되는 모든 사항을 포함한다. In addition, since the present invention is disclosed as a right within the spirit and claims of the present invention, the present invention may include any modification, use and / or adaptation using general principles, and the present invention as a matter deviating from the description of the present specification. It includes everything that falls within the scope of known or customary practice in the art to which it belongs and falls within the scope of the appended claims.

상기에서 설명한 바와 같이, 본 발명은 금속배선을 형성하기 위한 공정에서 RIE를 진행한 다음에 부산물 제거를 위한 솔벤트 세정 이후에 수소환원수(Hydrogen Reduction Water)를 이용하여 린스(Rinse)하면서 금속배선을 형성함으로써, 산화환원전위(ORP)를 낮추어 오염입자와 웨이퍼 표면의 마이너스(minus) 표면 전하를 강하게 하여 입자의 탈착 및 재부착을 방지할 수 있다. As described above, the present invention forms a metal wire while rinsing using hydrogen reduction water after the RIE in the process for forming the metal wire and then the solvent cleaning to remove the by-products. As a result, the redox potential (ORP) can be lowered to increase the negative surface charges on the contaminated particles and the wafer surface, thereby preventing desorption and reattachment of the particles.

또한, 수소수의 영역에서는 산화환원전위를 낮추어 알루미늄이나 구리 같은 금속이 산화부식되지 않고 금속의 상태로서 안정적으로 존재하기 때문에 알루미늄 배선의 갈바니 부식에 의한 배선의 열화를 방지할 수 있어서 디바이스의 품질을 향상할 수 있다.In addition, in the hydrogen water region, the redox potential is lowered, so that metals such as aluminum and copper are stably present as metals without being oxidized and corroded. Can improve.

또한, 반도체 장치의 알루미늄 배선 형성 공정 중 솔벤트 세정 처리 후 린스 공정 진행 시, 갈바니 부식에 의한 배선 손상이 발생하는 것을 억제함으로써, 반도 체 제조 공정의 신뢰성을 향상시키고, 알루미늄 배선의 저항 증가를 개선할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.In addition, when the rinsing process is performed after the solvent cleaning process of the aluminum wiring forming process of the semiconductor device, the wiring damage caused by galvanic corrosion is suppressed, thereby improving the reliability of the semiconductor manufacturing process and improving the resistance of the aluminum wiring. It is possible to improve the yield and reliability of the semiconductor device.

Claims (5)

반도체 소자의 금속배선 형성방법으로서, As a metal wiring forming method of a semiconductor device, (a) 기판 상에 절연막과 콘택홀 및 배리어막과 콘택 플러그를 순차적으로 형성하는 단계와,(a) sequentially forming an insulating film, a contact hole, a barrier film and a contact plug on the substrate, (b) 상기 콘택 플러그 및 배리어막 상에 금속막과 ARC막을 순차적으로 형성하는 단계와, (b) sequentially forming a metal film and an ARC film on the contact plug and the barrier film; (c) 상기 ARC막 상부에 금속 배선 영역을 정의하기 위한 PR 패턴을 형성하는 단계와, (c) forming a PR pattern on the ARC film to define a metal wiring region; (d) 상기 (c)단계에서 형성된 PR 패턴을 마스크로 RIE을 진행하여 ARC막, 금속막 및 배리어막을 패터닝(Patterning)하는 단계와,(d) patterning the ARC film, the metal film, and the barrier film by RIE using the PR pattern formed in step (c) as a mask; (e) 상기 (d)단계에서 패터닝된 상태에서 솔벤트로 세정하는 단계와,(e) washing with solvent in the patterned state in step (d); (f) 상기 (e)단계에서의 솔벤트 세정에 의해 부산물을 제거된 다음에 상기 잔류 솔벤트를 제거하기 위해 수소환원수(Hydrogen Reduction Water)를 사용하여 상기 솔벤트의 잔류 성분을 린스 처리하는 단계와,(f) rinsing the residual components of the solvent using Hydrogen Reduction Water to remove the residual solvent after the by-product is removed by the solvent cleaning in step (e); (g) 상기 (f)단계에서 린스 처리된 다음에 건조 공정을 진행하여 금속 배선을 형성하는 단계(g) forming a metal wiring by subjecting it to a rinse treatment in step (f) and then performing a drying process. 를 포함하는 반도체 소자의 금속배선 형성방법.Metal wiring forming method of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 (e)단계에서의 솔벤트는, 아민(Amine)인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The solvent in the step (e) is, the amine (Amine) metal wiring forming method of a semiconductor device, characterized in that. 제 1 항에 있어서, The method of claim 1, 상기 (e)단계에서의 솔벤트는, 플루오린(Fluorine) 계열인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The solvent in the step (e) is a metal wiring forming method of a semiconductor device, characterized in that the fluorine (Fluorine) series. 제 1 항에 있어서, The method of claim 1, 상기 (f)단계에서의 수소환원수는, 초순수에 수소를 용존수소로 용해시킨 기능수인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The hydrogen-reduced water in step (f) is a method for forming metal wirings in a semiconductor device, characterized in that the functional water in which hydrogen is dissolved in dissolved hydrogen in ultrapure water. 제 4 항에 있어서, The method of claim 4, wherein 상기 용존수소는, 0.1∼2.0㎎/Liter 이내의 범위인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And said dissolved hydrogen is in the range of 0.1 to 2.0 mg / Liter.
KR1020060135902A 2006-12-28 2006-12-28 Method for forming metal line of semiconductor device KR100861836B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135902A KR100861836B1 (en) 2006-12-28 2006-12-28 Method for forming metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135902A KR100861836B1 (en) 2006-12-28 2006-12-28 Method for forming metal line of semiconductor device

Publications (2)

Publication Number Publication Date
KR20080061073A KR20080061073A (en) 2008-07-02
KR100861836B1 true KR100861836B1 (en) 2008-10-07

Family

ID=39813508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135902A KR100861836B1 (en) 2006-12-28 2006-12-28 Method for forming metal line of semiconductor device

Country Status (1)

Country Link
KR (1) KR100861836B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387761B1 (en) * 2000-12-12 2003-06-18 동부전자 주식회사 Method for providing a metal layer in a semiconductor device
KR20040059982A (en) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 Method for fabrication of conduction pattern of semiconductor device
KR20050099933A (en) 2004-04-12 2005-10-17 가부시키가이샤 티이디 Reducing water containing hydrogen and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387761B1 (en) * 2000-12-12 2003-06-18 동부전자 주식회사 Method for providing a metal layer in a semiconductor device
KR20040059982A (en) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 Method for fabrication of conduction pattern of semiconductor device
KR20050099933A (en) 2004-04-12 2005-10-17 가부시키가이샤 티이디 Reducing water containing hydrogen and manufacturing method thereof

Also Published As

Publication number Publication date
KR20080061073A (en) 2008-07-02

Similar Documents

Publication Publication Date Title
US6426281B1 (en) Method to form bump in bumping technology
JP3787085B2 (en) Composition for removing photoresist residue
KR100584485B1 (en) Method for preventing metal corrosion of semiconductor devices
JP2004133384A (en) Resist removing agent composition and method for manufacturing semiconductor device
US7541275B2 (en) Method for manufacturing an interconnect
US20080203057A1 (en) Wet cleaning process and method for fabricating semiconductor device using the same
US7468321B2 (en) Application of impressed-current cathodic protection to prevent metal corrosion and oxidation
US20070207609A1 (en) Tungsten Plug Corrosion Prevention Method Using Water
US6670271B1 (en) Growing a dual damascene structure using a copper seed layer and a damascene resist structure
KR100861836B1 (en) Method for forming metal line of semiconductor device
JP7219521B2 (en) Sacrificial layer for platinum patterning
TW561538B (en) Method of preventing tungsten plugs from corrosion
JP4086567B2 (en) Manufacturing method of semiconductor device
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
US6153531A (en) Method for preventing electrochemical erosion of interconnect structures
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
KR20040007878A (en) Method of manufacturing a capacitor in a semiconductor device
JP5532201B2 (en) Manufacturing method of semiconductor device
KR100800892B1 (en) Method for forming a metal wire of semiconductor device
JP3298628B2 (en) Method for manufacturing semiconductor device
JP2002231748A (en) Method for forming bump electrode
US6093658A (en) Method for making reliable interconnect structures
KR100458591B1 (en) Method for removing polymer in semiconductor
KR20100077858A (en) Method for forming metal line of semiconductor device
JP4620964B2 (en) Metal film pattern forming method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee