JP3298628B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3298628B2
JP3298628B2 JP25761899A JP25761899A JP3298628B2 JP 3298628 B2 JP3298628 B2 JP 3298628B2 JP 25761899 A JP25761899 A JP 25761899A JP 25761899 A JP25761899 A JP 25761899A JP 3298628 B2 JP3298628 B2 JP 3298628B2
Authority
JP
Japan
Prior art keywords
film
resist
copper
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25761899A
Other languages
Japanese (ja)
Other versions
JP2001085521A (en
Inventor
健一 中別府
秀充 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25761899A priority Critical patent/JP3298628B2/en
Publication of JP2001085521A publication Critical patent/JP2001085521A/en
Application granted granted Critical
Publication of JP3298628B2 publication Critical patent/JP3298628B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レジスト膜をマス
クとしてドライエッチングを行った後、レジスト膜や堆
積物を除去する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for removing a resist film and a deposit after performing dry etching using a resist film as a mask.

【0002】[0002]

【従来の技術】半導体装置の製造プロセスにおけるスル
ーホールや配線溝等の形成工程はリソグラフィ技術を利
用して行われ、通常、レジスト膜を形成後、これをマス
クとしてドライエッチングを行い、次いでレジスト膜を
除去するというプロセスが行われる。ここで、レジスト
膜を除去するには、プラズマアッシング後、剥離液を用
いたウエット処理が一般的に行われる。剥離液について
は従来より様々な種類のものが開発されており、アルキ
ルベンゼンスルホン酸を主要成分とした有機スルホン酸
系剥離液、モノエタノールアミン等の有機アミンを主要
成分とした有機アミン系剥離液、フッ化水素酸を主要成
分としたフッ酸系剥離液などが知られている。また、例
えばフッ酸系の剥離液に防食剤として糖類あるいは芳香
族ヒドロキシ化合物を配合したレジスト剥離液も提案さ
れている。
2. Description of the Related Art In a process of manufacturing a semiconductor device, a process of forming a through hole or a wiring groove is performed by using a lithography technique. Usually, after a resist film is formed, dry etching is performed using the resist film as a mask, and then a resist film is formed. Is performed. Here, in order to remove the resist film, a wet process using a stripping solution is generally performed after plasma ashing. Various types of stripping solutions have been developed conventionally, and organic sulfonic acid-based stripping solutions containing alkylbenzenesulfonic acid as a main component, organic amine-based stripping solutions containing organic amines such as monoethanolamine as a main component, A hydrofluoric acid-based stripping solution containing hydrofluoric acid as a main component is known. Further, for example, a resist stripper in which a saccharide or an aromatic hydroxy compound is added as a corrosion inhibitor to a hydrofluoric acid-based stripper has been proposed.

【0003】しかしながら、近年では半導体素子の微細
化・高速化がますます進み、従来用いられていなかった
種々のプロセスが採用されるようになってきており、こ
れに伴いレジスト剥離技術についても従来とは異なる要
求を満たすことが必要とされるようになってきた。
However, in recent years, the miniaturization and speeding-up of semiconductor devices have been increasingly advanced, and various processes that have not been used conventionally have been adopted. Have to meet different requirements.

【0004】たとえば、半導体素子の高速化に対する要
請から、配線材料として銅等の低抵抗材料が利用される
ようになってきている。しかしながら、銅配線層形成プ
ロセスにおいては、従来の製造プロセスでは生じていな
かった残渣を除去することが必要となる。また、銅はア
ルミニウム等の従来の配線材料と比較して薬液に対する
耐腐食性が劣ることから、レジスト剥離液による銅配線
の腐食を抑えることも必要となる。これらの点につい
て、以下、シングルダマシンプロセスによる銅配線上の
層間接続プラグ形成工程を例に挙げて説明する。
[0004] For example, due to a demand for a high-speed semiconductor device, a low-resistance material such as copper has been used as a wiring material. However, in the copper wiring layer forming process, it is necessary to remove a residue that has not been generated in the conventional manufacturing process. In addition, copper is inferior in corrosion resistance to a chemical solution as compared with a conventional wiring material such as aluminum, and therefore, it is necessary to suppress corrosion of copper wiring due to a resist stripping solution. These points will be described below by taking a step of forming an interlayer connection plug on a copper wiring by a single damascene process as an example.

【0005】まずシリコン基板上に、図13(a)に示
すように埋め込み型銅配線を形成する。トランジスタ等
の素子を形成した半導体基板(不図示)上にシリコン酸
化膜1、シリコン窒化膜2、およびシリコン酸化膜3を
成膜した後、公知のダマシンプロセスを用いて銅配線2
0を形成する。その上にシリコン窒化膜6、シリコン酸
化膜21を形成後、さらにその上に所定の形状にパター
ニングしたレジスト膜22を設ける。レジスト材料とし
ては、たとえば化学増幅型レジストを用いる。
First, a buried copper wiring is formed on a silicon substrate as shown in FIG. After a silicon oxide film 1, a silicon nitride film 2, and a silicon oxide film 3 are formed on a semiconductor substrate (not shown) on which elements such as transistors are formed, a copper wiring 2 is formed using a known damascene process.
0 is formed. After forming the silicon nitride film 6 and the silicon oxide film 21 thereon, a resist film 22 patterned in a predetermined shape is further provided thereon. As the resist material, for example, a chemically amplified resist is used.

【0006】次にレジスト22をマスクとしてシリコン
窒化膜6が露出するまでシリコン酸化膜21をドライエ
ッチングし、スルーホールを形成する(図13
(b))。スルーホールの開口径は0.2μm程度とす
る。エッチングガスとしては、シリコン窒化膜よりもシ
リコン酸化膜をより速くエッチングできるガスを用い
る。エッチング後、レジスト膜22の開口部にレジスト
変質層24が形成される。
Next, the silicon oxide film 21 is dry-etched using the resist 22 as a mask until the silicon nitride film 6 is exposed to form a through hole (FIG. 13).
(B)). The opening diameter of the through hole is about 0.2 μm. As an etching gas, a gas that can etch a silicon oxide film faster than a silicon nitride film is used. After the etching, a deteriorated resist layer 24 is formed in the opening of the resist film 22.

【0007】ここで、シリコン窒化膜6は銅拡散防止膜
として用いられているが、エッチング阻止膜としての機
能も有している。ところが、図13(b)に示すよう
に、シリコン窒化膜6上で制御性良くドライエッチング
を停止できないことがある。これは以下の理由による。
Although the silicon nitride film 6 is used as a copper diffusion preventing film, it also has a function as an etching stopper film. However, as shown in FIG. 13B, the dry etching may not be stopped on the silicon nitride film 6 with good controllability. This is for the following reason.

【0008】基板上には一般に種々の開口径のスルーホ
ールが形成される。ところが、小さい開口径のホールで
はマイクロローディング効果によりエッチングの進行が
遅くなる。このため、スルーホール形成のためのエッチ
ングに一定程度オーバーエッチング時間を設けることが
必要となり、これによりシリコン窒化膜がエッチングを
受け、銅配線の一部が露出することとなる。また、たと
えば銅配線20の上面にディッシングとよばれる凹部が
生じると、シリコン窒化膜の薄膜部が発生し、この箇所
でシリコン窒化膜がエッチングされて銅配線の一部が露
出することもある。これらの現象は、開口部のアスペク
ト比が大きくなるほど顕著になる。
Generally, through holes having various opening diameters are formed on a substrate. However, in a hole having a small opening diameter, the progress of etching is slowed by a microloading effect. For this reason, it is necessary to provide a certain degree of over-etching time for the etching for forming the through-hole, and this causes the silicon nitride film to be etched and a part of the copper wiring to be exposed. Further, for example, when a concave portion called dishing is formed on the upper surface of the copper wiring 20, a thin film portion of the silicon nitride film is generated, and the silicon nitride film is etched at this portion, and a part of the copper wiring may be exposed. These phenomena become more remarkable as the aspect ratio of the opening increases.

【0009】また、図13(a)に示す工程でシリコン
窒化膜6を厚く形成しておけば、シリコン酸化膜21が
オーバーエッチングされシリコン窒化膜6がエッチング
されても銅配線20の一部が露出することは防止でき
る。しかしながら、このようにした場合は隣接する銅配
線の線間容量が大きくなり、半導体素子の高速動作が阻
害されるので、シリコン窒化膜6を厚く形成することは
好ましくない。
If the silicon nitride film 6 is formed thick in the step shown in FIG. 13A, a part of the copper wiring 20 is formed even when the silicon oxide film 21 is over-etched and the silicon nitride film 6 is etched. Exposure can be prevented. However, in such a case, the line capacitance of the adjacent copper wiring becomes large and the high-speed operation of the semiconductor element is hindered. Therefore, it is not preferable to form the silicon nitride film 6 thick.

【0010】エッチング終了後、酸素プラズマアッシン
グを行い、さらにレジスト剥離液によるウエット処理を
行ってレジスト22を除去する。
After completion of the etching, oxygen plasma ashing is performed, and further, a wet process is performed with a resist stripper to remove the resist 22.

【0011】その後、前述のエッチングとエッチングガ
スを変え、シリコン窒化膜6のエッチングを行う。その
後、スルーホール内部に、TiおよびTiNがこの順で
積層したバリアメタル膜26およびタングステン膜27
を成膜し、その後化学的機械的研磨(Chemical Mechani
cal Polishing :CMP)による平坦化を行うことにより
層間接続プラグを形成する(図13(c))。
Thereafter, the etching of the silicon nitride film 6 is performed by changing the etching gas from the above-mentioned etching. Thereafter, inside the through hole, a barrier metal film 26 and a tungsten film 27 in which Ti and TiN are laminated in this order.
Film is formed, and then chemically and mechanically polished (Chemical Mechani
An interlayer connection plug is formed by flattening by cal polishing (CMP) (FIG. 13C).

【0012】ところが上記プロセスは、図13(b)に
示される状態でレジスト剥離処理を行う際、以下のよう
な問題が生じていた。
However, the above process has the following problems when the resist is stripped in the state shown in FIG.

【0013】図13(b)のようにシリコン酸化膜21
をエッチングすると、レジスト22の開口部にレジスト
変質層24が生じる。レジスト変質層24は、基板上に
形成された種々の膜材料とエッチングガスとの反応生成
物を主成分とするものと考えられ、このプロセスにおい
ては、シリコン窒化膜や銅膜とエッチングガスとの反応
生成物も含むと考えられる。レジスト変質層24が残存
すると、その後の上層配線の形成時にバリアメタル膜の
成膜不良等が発生し、歩留まりの低下を引き起こす原因
となる。また、レジスト変質層24の一部がスルーホー
ル内に落下し、その後の工程で埋め込まれ、ホール内の
金属膜の埋め込み不良が起こることもある。したがって
剥離液処理工程においては、レジスト変質層24をほぼ
完全に除去することが必要となるが、この層は一般に除
去困難であり、剥離液処理後、図14(a)のようにレ
ジスト変質層24が残存する場合がある。このようなレ
ジスト変質層24の残存を防止するためには、強力な剥
離作用を有する剥離液を使用することが必要となるが、
この場合、剥離液の作用により、図14(b)のような
銅配線20の露出面に腐食部28が発生するという問題
が起こる。配線の腐食の問題は、従来のアルミニウム系
配線の場合はあまり問題となっていなかったが、アルミ
ニウム等に比べて腐食が進みやすい銅を用いた場合、腐
食の問題に対する対策が重要となる。
As shown in FIG. 13B, a silicon oxide film 21 is formed.
Is etched, a deteriorated resist layer 24 is formed in the opening of the resist 22. The deteriorated resist layer 24 is considered to have as its main component a reaction product of various film materials formed on the substrate and the etching gas. In this process, the resist modified layer 24 is formed by reacting the silicon nitride film or copper film with the etching gas. It is believed that it also includes reaction products. If the deteriorated resist layer 24 remains, a failure in forming a barrier metal film or the like occurs during the subsequent formation of the upper wiring, which causes a decrease in yield. Further, a part of the deteriorated resist layer 24 may fall into the through-hole and be buried in a subsequent step, so that the burying failure of the metal film in the hole may occur. Therefore, in the stripping solution treatment step, it is necessary to almost completely remove the deteriorated resist layer 24. However, this layer is generally difficult to remove, and after the stripping solution treatment, as shown in FIG. 24 may remain. In order to prevent such residual resist deteriorated layer 24 from remaining, it is necessary to use a stripping solution having a strong stripping action.
In this case, there arises a problem that the corroded portion 28 is generated on the exposed surface of the copper wiring 20 as shown in FIG. The problem of wiring corrosion has not been a serious problem in the case of conventional aluminum-based wiring. However, in the case of using copper, which corrodes more easily than aluminum or the like, it is important to take measures against the corrosion problem.

【0014】素子の微細化に伴い現在では銅膜の薄膜化
が進みつつあり、表面層がわずかに変質した場合でも配
線抵抗やコンタクト抵抗が著しく増大する。さらに、銅
膜と層間接続凹部のバリアメタル膜との間に剥離が生じ
るといった問題が発生する場合もある。したがって、銅
のような腐食性の金属を配線材料として用いる場合、金
属の腐食を防止することはきわめて重要な技術的課題と
なる。
[0014] With the miniaturization of elements, the thickness of the copper film is now being reduced, and even if the surface layer is slightly altered, the wiring resistance and the contact resistance are significantly increased. Further, there may be a problem that peeling occurs between the copper film and the barrier metal film in the interlayer connection recess. Therefore, when a corrosive metal such as copper is used as a wiring material, prevention of corrosion of the metal is a very important technical problem.

【0015】以上のように従来のレジスト剥離技術で
は、銅膜のような腐食しやすい金属膜の変質を防止しつ
つ、レジスト変質層のような除去困難な層を効果的に除
去することは困難であった。
As described above, with the conventional resist stripping technique, it is difficult to effectively remove a layer which is difficult to remove such as a deteriorated resist layer while preventing deterioration of a corrosive metal film such as a copper film. Met.

【0016】また、上記のようにレジスト変質層のよう
な除去困難な層を効果的に除去するためには剥離液の剥
離作用を高めることが必要となるが、このとき同時に銅
の腐食作用も増大する。したがって、剥離作用を高める
ことに対応して銅の腐食防止効果も高めることが必要と
なる。
Further, in order to effectively remove the difficult-to-remove layer such as the deteriorated resist layer as described above, it is necessary to enhance the peeling action of the stripping solution. Increase. Therefore, it is necessary to increase the effect of preventing corrosion of copper in correspondence with increasing the peeling action.

【0017】従来から、剥離液にベンゾトリアゾール
(BTA)等の防食剤を添加することが行われてきた。
しかしながら、上記のように剥離液の剥離作用を高めた
場合においては、十分な防食効果を得ることは困難であ
った。
Conventionally, an anticorrosive such as benzotriazole (BTA) has been added to a stripping solution.
However, it has been difficult to obtain a sufficient anticorrosion effect when the release effect of the release liquid is enhanced as described above.

【0018】さらに、従来の防食剤は温度によって防食
性能が変動し易く、この点でも改善の余地を有してい
た。剥離液を用いたレジスト剥離処理は、剥離液を満た
した槽に複数のウエハを所定時間浸漬することで処理を
行う。ここで、剥離液を満たした槽を有する剥離装置に
温度制御機構を設けると、剥離装置が大型化し、また高
価格になる。このため、常温で処理できる剥離液を使用
する剥離装置には、通常、温度制御機構が設けられてい
ない。このような事情から、剥離液の液温は、剥離装置
が設置された周囲の温度に依存して変化する。半導体装
置を製造する室内全体は23℃程度に温度制御されてい
るが、場所によっては高温になることがある。例えば、
剥離装置が設置された場所の周囲に各種の半導体製造装
置が配置されており、これらの装置は加熱または冷却装
置などの熱源を有しており、これらの装置からは装置外
部に熱が放出されている。剥離装置だけが空調室内にあ
れば、レジスト剥離処理を行っても、レジスト剥離液の
温度は23〜25℃程度に収まる。しかし、剥離装置の
周囲に熱源があると、レジスト剥離液の温度は30℃を
超えることがある。さらに、剥離液の温度は、ウエハの
配置される位置によって一定程度相違する。こうした温
度の変動が生じた場合、たとえ従来の剥離液に防食剤を
添加したとしても温度による防食性能の変動は免れず、
従来の剥離液を用いて銅のような腐食性の金属の膜が形
成された基板のレジスト剥離処理を行うと、一部のウエ
ハにおいて金属膜の腐食が生じることがあった。
Further, the conventional anticorrosive agent tends to vary its anticorrosive performance depending on the temperature, and there is still room for improvement in this respect. The resist stripping process using a stripper is performed by immersing a plurality of wafers in a bath filled with the stripper for a predetermined time. Here, if a temperature control mechanism is provided in a stripping apparatus having a tank filled with a stripping solution, the size of the stripping apparatus becomes large and the price becomes high. For this reason, a stripping apparatus using a stripping solution that can be processed at room temperature is not usually provided with a temperature control mechanism. Under such circumstances, the temperature of the stripping solution changes depending on the temperature around the area where the stripping device is installed. The temperature of the entire room in which a semiconductor device is manufactured is controlled to about 23 ° C., but the temperature may be high depending on the location. For example,
Various semiconductor manufacturing devices are arranged around the place where the peeling device is installed.These devices have a heat source such as a heating or cooling device, and heat is released from these devices to the outside of the device. ing. If only the stripping device is in the air-conditioned room, the temperature of the resist stripping solution falls within about 23 to 25 ° C. even if the resist stripping process is performed. However, if there is a heat source around the stripper, the temperature of the resist stripper may exceed 30 ° C. Further, the temperature of the stripping solution differs to a certain extent depending on the position where the wafer is arranged. When such temperature fluctuations occur, even if an anticorrosive is added to the conventional stripping solution, fluctuations in anticorrosion performance due to temperature are inevitable.
When a resist stripping process is performed on a substrate on which a corrosive metal film such as copper is formed using a conventional stripping solution, corrosion of the metal film may occur on some wafers.

【0019】さらに、従来の方法によりレジスト剥離を
行った場合、レジスト剥離後の純水リンスを行った後
に、基板表面に残留物が付着することがあった。この残
留物は、剥離液に含まれる成分や、これらとレジスト膜
等との反応生成物であると考えられるが、このような残
留物が生じると、その後の成膜工程において成膜不良を
起こす等、種々の問題が生じることとなる。
Further, when the resist is stripped by a conventional method, residues may adhere to the substrate surface after the resist is stripped and then rinsed with pure water. This residue is considered to be a component contained in the stripping solution or a reaction product between the component and the resist film. However, if such a residue is generated, a film formation failure occurs in a subsequent film formation process. And so on.

【0020】[0020]

【発明が解決しようとする課題】本発明は上記事情に鑑
みなされたものであって、銅膜のような腐食しやすい金
属膜の変質を防止しつつ、レジスト変質層のような除去
困難な層を効率的に除去し、また、防食性能の温度依存
性が少なく、リンス後の残留物の発生の少ない、レジス
ト剥離技術を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to prevent the deterioration of a corrosive metal film such as a copper film and prevent the removal of a hardly removable layer such as a deteriorated resist layer. It is an object of the present invention to provide a resist stripping technique that efficiently removes rust, has low temperature dependence of anticorrosion performance, and has little residue after rinsing.

【0021】[0021]

【課題を解決するための手段】上記課題を解決する本発
明によれば、(a)半導体基板上に銅系金属膜を形成し
た後、その上に絶縁膜を形成し、さらにその上にレジス
ト膜を形成する工程と、(b)前記レジスト膜をマスク
としてドライエッチングを行い、前記絶縁膜中に前記銅
系金属膜に達する凹部を設ける工程と、(c)前記レジ
スト膜の少なくとも一部を剥離処理する工程と、(d)
ベンゾトリアゾール誘導体を含むレジスト剥離液を用い
てウエット処理を行う工程と、(e)前記凹部内に導電
膜を埋め込む工程と、を含むことを特徴とする半導体装
置の製造方法、が提供される。
According to the present invention for solving the above-mentioned problems, (a) after forming a copper-based metal film on a semiconductor substrate, forming an insulating film thereon, and further forming a resist thereon Forming a film, (b) performing dry etching using the resist film as a mask to form a concave portion reaching the copper-based metal film in the insulating film, and (c) forming at least a part of the resist film. A step of performing a peeling treatment;
A method of manufacturing a semiconductor device, comprising: a step of performing a wet treatment using a resist stripping solution containing a benzotriazole derivative; and (e) a step of embedding a conductive film in the recess.

【0022】また本発明によれば、(a)半導体基板上
に銅系金属膜を形成した後、その上に銅拡散防止膜およ
び絶縁膜をこの順で形成し、さらにその上にレジスト膜
を形成する工程と、(b)前記レジスト膜をマスクとし
てドライエッチングを行い、前記絶縁膜中に前記銅拡散
防止膜に達する凹部を設ける工程と、(c)前記レジス
ト膜の少なくとも一部を剥離処理する工程と、(d)ベ
ンゾトリアゾール誘導体を含むレジスト剥離液を用いて
ウエット処理を行う工程と、(e)前記銅拡散防止膜を
除去した後、前記凹部内に導電膜を埋め込む工程と、を
含むことを特徴とする半導体装置の製造方法、が提供さ
れる。
According to the present invention, (a) after forming a copper-based metal film on a semiconductor substrate, a copper diffusion preventing film and an insulating film are formed thereon in this order, and a resist film is further formed thereon. Forming; (b) performing a dry etching using the resist film as a mask to form a concave portion reaching the copper diffusion preventing film in the insulating film; and (c) removing at least a part of the resist film. (D) performing a wet treatment using a resist stripping solution containing a benzotriazole derivative, and (e) embedding a conductive film in the concave portion after removing the copper diffusion preventing film. And a method of manufacturing a semiconductor device characterized by including the following.

【0023】レジスト膜をマスクとしてドライエッチン
グが行うと、レジスト開口部のレジスト膜側壁に、除去
困難なレジスト変質層が発生する。これを除去するため
には剥離液の剥離作用を高める必要があるが、この場
合、銅系金属膜の腐食が問題となる。そこで本発明は、
ベンゾトリアゾール誘導体を含むレジスト剥離液を用い
てウエット処理を行い、この問題を解決している。
When dry etching is performed using the resist film as a mask, a deteriorated resist layer is formed on the side wall of the resist film at the opening of the resist. In order to remove this, it is necessary to enhance the stripping action of the stripper, but in this case, corrosion of the copper-based metal film becomes a problem. Therefore, the present invention
This problem is solved by performing a wet process using a resist stripper containing a benzotriazole derivative.

【0024】上記半導体装置の製造方法において、
(d)工程のウエット処理により、(b)工程のドライ
エッチングにより生じたレジスト変質層を除去する構成
とすることが望ましい。
In the method for manufacturing a semiconductor device,
It is desirable that the wet process of the step (d) remove the deteriorated resist layer generated by the dry etching of the step (b).

【0025】また、(c)工程と(d)工程との間に、
上記凹部の内壁に付着したエッチング残渣を除去する工
程を含むことが望ましい。このエッチング残渣は、工程
(b)のドライエッチングにより生じたもの等からな
る。従来は、このエッチング残渣はレジスト残渣の除去
と同時に行われることが多く、このエッチング残渣を除
去するための特別な処理を行うことは少なかった。エッ
チング残渣を除去する工程は、たとえば、アミン含有液
を用いた処理により行うことができる。このエッチング
残渣を除去する工程は、ベンゾトリアゾール誘導体を含
むレジスト剥離液を用いたウエット処理の前に行うこと
が好ましい。このようにすれば、エッチング残渣および
レジスト変質層を一層効率的に除去することができる。
Further, between the steps (c) and (d),
It is desirable to include a step of removing an etching residue attached to the inner wall of the recess. The etching residue is formed by the dry etching in the step (b). Conventionally, the etching residue is often performed at the same time as the removal of the resist residue, and a special treatment for removing the etching residue is rarely performed. The step of removing the etching residue can be performed, for example, by a treatment using an amine-containing liquid. This step of removing the etching residue is preferably performed before wet treatment using a resist stripping solution containing a benzotriazole derivative. By doing so, the etching residue and the altered layer of the resist can be more efficiently removed.

【0026】さらに本発明によれば、(e)工程で、前
記銅拡散防止膜をドライエッチングにより除去した後、
このドライエッチングの際に生じたエッチング残渣を、
コリン含有液を用いた処理により除去することが好まし
い。このエッチング残渣は、銅拡散防止膜やその下に設
けられた銅系金属膜とエッチングガスとの反応生成物を
含んでいるため、通常の剥離液では除去することは困難
である。このようなエッチング残渣に対し、コリン含有
液を用いた処理を行えば、効率的な除去が可能となる。
したがって、前記したベンゾトリアゾール誘導体を含む
レジスト剥離液による処理と併用してコリン含有液によ
る処理を行うことにより、銅系金属膜に損傷を与えるこ
となく、レジスト変質層や孔(スルーホール)あるいは
配線溝内に付着する残渣を効率よく除去することがで
き、優れた性能の配線構造を実現することができる。
Further, according to the present invention, in the step (e), after the copper diffusion preventing film is removed by dry etching,
The etching residue generated during this dry etching is
It is preferable to remove by a treatment using a choline-containing solution. Since this etching residue contains a reaction product between the copper diffusion preventing film and the copper-based metal film provided thereunder and the etching gas, it is difficult to remove the etching residue with a normal stripping solution. If a treatment using a choline-containing solution is performed on such an etching residue, efficient removal can be achieved.
Therefore, by performing the treatment with the choline-containing solution in combination with the above-described treatment with the resist stripping solution containing the benzotriazole derivative, the damaged copper-based metal film is not damaged, and the damaged resist layer, holes (through holes) or wirings are not damaged. Residues adhering to the grooves can be efficiently removed, and a wiring structure having excellent performance can be realized.

【0027】コリン含有液は、たとえば、有機溶剤中に
コリンを溶解させた溶液が好ましく用いられる。この場
合、コリン含有率は、好ましくは1〜60重量%、さら
に好ましくは20〜50重量%とする。
As the choline-containing solution, for example, a solution in which choline is dissolved in an organic solvent is preferably used. In this case, the choline content is preferably 1 to 60% by weight, more preferably 20 to 50% by weight.

【0028】また、本発明によれば、(a)半導体基板
上に銅系金属膜を形成した後、その上に銅拡散防止膜、
第一の絶縁膜、エッチング阻止膜および第二の絶縁膜が
この順で積層してなる多層膜を形成し、さらにその上に
第一のレジスト膜を形成する工程と、(b)第一のレジ
スト膜をマスクとしてドライエッチングを行い、前記多
層膜中に、前記銅系金属膜に達する孔を設け、その後、
第一のレジスト膜を除去する工程と、(c)第二の絶縁
膜上に第二のレジスト膜を形成する工程と、(d)第二
のレジスト膜をマスクとしてドライエッチングを行い、
第二の絶縁膜中に前記エッチング阻止膜に達する配線溝
を形成する工程と、(e)第二のレジスト膜の少なくと
も一部を剥離処理する工程と、(f)ベンゾトリアゾー
ル誘導体を含むレジスト剥離液を用いてウエット処理を
行う工程と、(g)前記孔および前記配線溝の内部に導
電膜を埋め込む工程と、を含むことを特徴とする半導体
装置の製造方法、が提供される。
Further, according to the present invention, (a) after forming a copper-based metal film on a semiconductor substrate, a copper diffusion preventing film is formed thereon;
Forming a multilayer film in which a first insulating film, an etching stopper film, and a second insulating film are laminated in this order, and further forming a first resist film thereon; Perform dry etching using a resist film as a mask, in the multilayer film, provided a hole reaching the copper-based metal film,
Removing the first resist film, (c) forming a second resist film on the second insulating film, and (d) performing dry etching using the second resist film as a mask,
Forming a wiring groove reaching the etching stopper film in the second insulating film; (e) removing at least a portion of the second resist film; and (f) removing the resist containing a benzotriazole derivative. A method of manufacturing a semiconductor device, comprising: performing a wet process using a liquid; and (g) burying a conductive film in the hole and the wiring groove.

【0029】さらに本発明によれば、(a)半導体基板
上に銅系金属膜を形成した後、その上に銅拡散防止膜、
第一の絶縁膜、エッチング阻止膜および第二の絶縁膜が
この順で積層してなる多層膜を形成し、さらにその上に
第一のレジスト膜を形成する工程と、(b)第一のレジ
スト膜をマスクとしてドライエッチングを行い、前記多
層膜中に、銅拡散防止膜に達する孔を設け、その後、第
一のレジスト膜を除去する工程と、(c)第二の絶縁膜
上に第二のレジスト膜を形成する工程と、(d)第二の
レジスト膜をマスクとしてドライエッチングを行い、第
二の絶縁膜中に前記エッチング阻止膜に達する配線溝を
形成する工程と、(e)第二のレジスト膜の少なくとも
一部を剥離処理する工程と、(f)ベンゾトリアゾール
誘導体を含むレジスト剥離液を用いてウエット処理を行
う工程と、(g)前記銅拡散防止膜を除去した後、前記
孔および前記配線溝の内部に導電膜を埋め込む工程と、
を含むことを特徴とする半導体装置の製造方法、が提供
される。
Further, according to the present invention, (a) after forming a copper-based metal film on a semiconductor substrate, a copper diffusion preventing film is formed thereon;
Forming a multilayer film in which a first insulating film, an etching stopper film, and a second insulating film are laminated in this order, and further forming a first resist film thereon; Dry etching using the resist film as a mask to form a hole in the multilayer film reaching the copper diffusion preventing film, and thereafter removing the first resist film; and (c) forming a second resist film on the second insulating film. Forming a second resist film; (d) performing dry etching using the second resist film as a mask to form a wiring groove in the second insulating film reaching the etching stopper film; A step of stripping at least a part of the second resist film, a step of (f) performing a wet process using a resist stripping solution containing a benzotriazole derivative, and (g) removing the copper diffusion preventing film. The hole and the wiring Burying a conductive film inside of
And a method for manufacturing a semiconductor device, comprising:

【0030】レジスト膜をマスクとしてドライエッチン
グが行うと、レジスト開口部のレジスト膜側壁に、除去
困難なレジスト変質層が発生する。これを除去するため
には剥離液の剥離作用を高める必要があるが、この場
合、銅系金属膜の腐食が問題となる。そこで本発明は、
ベンゾトリアゾール誘導体を含むレジスト剥離液を用い
てウエット処理を行い、この問題を解決している。
When dry etching is performed using the resist film as a mask, a deteriorated resist layer is formed on the side wall of the resist film at the opening of the resist. In order to remove this, it is necessary to enhance the stripping action of the stripper, but in this case, corrosion of the copper-based metal film becomes a problem. Therefore, the present invention
This problem is solved by performing a wet process using a resist stripper containing a benzotriazole derivative.

【0031】上記半導体装置の製造方法において、
(f)工程のウエット処理により、(d)工程のドライ
エッチングにより生じたレジスト変質層を除去する構成
とすることが望ましい。
In the above method for manufacturing a semiconductor device,
It is desirable that the wet process of the step (f) remove the deteriorated resist layer caused by the dry etching of the step (d).

【0032】また、工程(e)と工程(f)との間に、
上記凹部の内壁に付着したエッチング残渣を除去する工
程を含むことが望ましい。このエッチング残渣は、その
前に行ったドライエッチングにより生じたもの等からな
る。従来は、このエッチング残渣はレジスト残渣の除去
と同時に行われることが多く、このエッチング残渣を除
去するための特別な処理を行うことは少なかった。エッ
チング残渣を除去する工程は、たとえば、アミン含有液
を用いた処理により行うことができる。このエッチング
残渣を除去する工程は、ベンゾトリアゾール誘導体を含
むレジスト剥離液を用いたウエット処理の前に行うこと
が好ましい。このようにすれば、エッチング残渣および
レジスト変質層を一層効率的に除去することができる。
Further, between the step (e) and the step (f),
It is desirable to include a step of removing an etching residue attached to the inner wall of the recess. The etching residue is formed by, for example, dry etching performed before. Conventionally, the etching residue is often performed at the same time as the removal of the resist residue, and a special treatment for removing the etching residue is rarely performed. The step of removing the etching residue can be performed, for example, by a treatment using an amine-containing liquid. This step of removing the etching residue is preferably performed before wet treatment using a resist stripping solution containing a benzotriazole derivative. By doing so, the etching residue and the altered layer of the resist can be more efficiently removed.

【0033】さらに本発明によれば、(g)工程で、前
記銅拡散防止膜をドライエッチングにより除去した後、
このドライエッチングの際に生じたエッチング残渣を、
コリン含有液を用いた処理により除去することが好まし
い。このエッチング残渣は、銅拡散防止膜やその下に設
けられた銅系金属膜とエッチングガスとの反応生成物を
含んでいるため、通常の剥離液では除去することは困難
である。このようなエッチング残渣に対し、コリン含有
液を用いた処理を行えば、効率的な除去が可能となる。
したがって、前記したベンゾトリアゾール誘導体を含む
レジスト剥離液による処理と併用してコリン含有液によ
る処理を行うことにより、銅系金属膜に損傷を与えるこ
となく、レジスト変質層や孔(スルーホール)あるいは
配線溝内に付着する残渣を効率よく除去することがで
き、優れた性能の配線構造を実現することができる。
Further, according to the present invention, in the step (g), after the copper diffusion preventing film is removed by dry etching,
The etching residue generated during this dry etching is
It is preferable to remove by a treatment using a choline-containing solution. Since this etching residue contains a reaction product between the copper diffusion preventing film and the copper-based metal film provided thereunder and the etching gas, it is difficult to remove the etching residue with a normal stripping solution. If a treatment using a choline-containing solution is performed on such an etching residue, efficient removal can be achieved.
Therefore, by performing the treatment with the choline-containing solution in combination with the above-described treatment with the resist stripping solution containing the benzotriazole derivative, the damaged copper-based metal film is not damaged, and the damaged resist layer, holes (through holes) or wirings are not damaged. Residues adhering to the grooves can be efficiently removed, and a wiring structure having excellent performance can be realized.

【0034】コリン含有液は、たとえば、有機溶剤中に
コリンを溶解させた溶液が好ましく用いられる。この場
合、コリン含有率は、好ましくは1〜60重量%、さら
に好ましくは20〜50重量%とする。
As the choline-containing solution, for example, a solution in which choline is dissolved in an organic solvent is preferably used. In this case, the choline content is preferably 1 to 60% by weight, more preferably 20 to 50% by weight.

【0035】なお、上記半導体装置の製造方法において
工程(a)で形成する多層膜とは、銅拡散防止膜、エッ
チング阻止膜および第一、第二の絶縁膜だけでなく、他
の膜を含んでいても良い。
In the method of manufacturing a semiconductor device, the multilayer film formed in step (a) includes not only a copper diffusion prevention film, an etching prevention film, and the first and second insulating films but also other films. You can go out.

【0036】[0036]

【発明の実施の形態】本発明における銅系金属膜とは、
銅を主成分とする膜であり、銅含有率が90重量%以上
の膜をいう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The copper-based metal film in the present invention is:
A film containing copper as a main component and having a copper content of 90% by weight or more.

【0037】本発明における(第二の)レジスト膜の少
なくとも一部を剥離処理する工程は、酸素プラズマ等に
よるアッシング処理、あるいはレジスト剥離液による処
理とする。アッシング処理を採用した場合、レジスト膜
の大半をアッシングにより除去し、その後、レジスト残
渣やレジスト変質層をレジスト剥離液により除去すると
いうプロセスをとることができる。このようにすれば、
剥離液によるウエット処理時間を短縮できるので、銅系
金属膜の腐食をより一層防止することができる。一方、
レジスト剥離液による処理を採用した場合は、剥離液の
種類を適宜選択することにより、銅系金属膜や層間絶縁
膜の酸化の程度を防止するという利点が得られる。この
方法を採用した場合、レジスト膜の大半を第一のレジス
ト剥離液により除去し、その後、レジスト残渣やレジス
ト変質層を第二のレジスト剥離液により除去するという
プロセスとなるが、この際、第一および第二のレジスト
剥離液を同種としても異種としてもよい。
The step of stripping at least a part of the (second) resist film in the present invention is an ashing process using oxygen plasma or the like, or a process using a resist stripping solution. When the ashing process is adopted, a process can be taken in which most of the resist film is removed by ashing, and then the resist residue and the altered layer of the resist are removed with a resist stripper. If you do this,
Since the wet processing time with the stripping solution can be reduced, the corrosion of the copper-based metal film can be further prevented. on the other hand,
When the treatment with the resist stripping solution is adopted, an advantage of preventing the degree of oxidation of the copper-based metal film or the interlayer insulating film can be obtained by appropriately selecting the type of the stripping solution. When this method is adopted, a process of removing most of the resist film with the first resist stripper, and then removing the resist residue and the altered layer of the resist with the second resist stripper is used. The first and second resist stripping solutions may be the same or different.

【0038】本発明における銅配線の膜厚は、好ましく
は350nm以下、より好ましくは300nm以下とす
る。下限については特に制限はないが、たとえば、50
nm以上とする。膜厚が厚すぎると隣接配線間の寄生容
量が大きくなってクロストークが発生し、高速動作の実
現が困難となる。銅配線を用いる主目的は、従来のアル
ミ配線よりも高速動作を実現することにあるが、このよ
うな利点を得るためには、膜厚350nm以下、特に3
00nm以下とすることが望ましいのである。ところ
が、銅配線の膜厚を薄くした場合、銅配線層全体に対す
る腐食層の厚みが相対的に大きくなり、銅表面の腐食に
よる配線抵抗の増大が特に問題となる。本発明によれ
ば、このような腐食を効果的に防止できるので、銅配線
の膜厚を薄くして高速動作を実現するとともに上記配線
抵抗の増大の問題も解決できる。
In the present invention, the thickness of the copper wiring is preferably 350 nm or less, more preferably 300 nm or less. Although there is no particular lower limit, for example, 50
nm or more. If the film thickness is too large, the parasitic capacitance between adjacent wirings increases, crosstalk occurs, and it is difficult to achieve high-speed operation. The main purpose of using the copper wiring is to realize a higher-speed operation than the conventional aluminum wiring.
It is desirable that the thickness be not more than 00 nm. However, when the thickness of the copper wiring is reduced, the thickness of the corroded layer relative to the entire copper wiring layer becomes relatively large, and an increase in wiring resistance due to corrosion of the copper surface becomes a particular problem. According to the present invention, such corrosion can be effectively prevented, so that high-speed operation can be realized by reducing the thickness of the copper wiring, and the problem of the increase in the wiring resistance can be solved.

【0039】本発明におけるベンゾトリアゾール誘導体
としては、下記一般式(1)で表される構造を有するも
のが好ましく用いられる。
As the benzotriazole derivative in the present invention, those having a structure represented by the following general formula (1) are preferably used.

【0040】[0040]

【化1】 Embedded image

【0041】ここで、R1及びR2は、炭素数1〜3のヒ
ドロキシアルキル基あるいはアルコキシアルキル基を表
し、R3及びR4は、それぞれ独立して、水素原子または
炭素数1〜3のアルキル基を表す。R1とR2は同じでも
異なっていても良く、同様にR3とR4は同じでも異なっ
ていても良い。
Here, R 1 and R 2 represent a hydroxyalkyl group or an alkoxyalkyl group having 1 to 3 carbon atoms, and R 3 and R 4 each independently represent a hydrogen atom or a 1 to 3 carbon atom. Represents an alkyl group. R 1 and R 2 may be the same or different, and similarly, R 3 and R 4 may be the same or different.

【0042】上記防食剤の銅に対する防食作用は、下記
式(2)で示されるベンゾトリアゾール(BTA)に比
べ、数段優れており、また、防食作用の温度依存性や純
水リンス後の残留物の発生も少ない。
The anticorrosive effect of the above anticorrosive agent on copper is several orders of magnitude better than that of benzotriazole (BTA) represented by the following formula (2). There is little generation of things.

【0043】[0043]

【化2】 Embedded image

【0044】上記一般式(1)で示されるベンゾトリア
ゾール誘導体として、チバ・スペシャリティー・ケミカ
ルズ社から市販されているイルガメットシリーズ、具体
的にはイルガメット42が好ましく用いられる。このよ
うなベンゾトリアゾール誘導体を用いれば、特に優れた
防食性能が得られる。
As the benzotriazole derivative represented by the above general formula (1), Irgamet series, specifically Irgamet 42, commercially available from Ciba Specialty Chemicals is preferably used. If such a benzotriazole derivative is used, particularly excellent anticorrosion performance can be obtained.

【0045】イルガメット42は、(2,2’−
[[(メチル−1H−ベンゾトリアゾール−1−イル)
メチル]イミノ]ビス−エタノール)であり、下記式
(3)のような構造を有している。
The Irgamet 42 is (2,2'-
[[(Methyl-1H-benzotriazol-1-yl)
Methyl] imino] bis-ethanol) and has a structure as shown in the following formula (3).

【0046】[0046]

【化3】 Embedded image

【0047】ベンゾトリアゾール誘導体の配合量の上限
は10重量%が好ましく、特には5重量%が好ましい。
また下限は0.1重量%が好ましく、特には0.5重量
%が好ましい。このような配合量とすることにより、一
層良好な防食性能を実現することができる。
The upper limit of the amount of the benzotriazole derivative is preferably 10% by weight, particularly preferably 5% by weight.
The lower limit is preferably 0.1% by weight, particularly preferably 0.5% by weight. With such an amount, more favorable anticorrosion performance can be realized.

【0048】本発明において用いられるレジスト剥離液
は、フッ化水素酸と金属イオンを含まない塩基との塩を
含むことが好ましい。このような成分を含むことによ
り、レジスト変質層のような除去困難な層を効率的に除
去することができる。このような塩として、たとえばフ
ッ化アンモニウム等を用いることができる。
The resist stripping solution used in the present invention preferably contains a salt of hydrofluoric acid and a base containing no metal ions. By including such a component, a layer that is difficult to remove such as a deteriorated resist layer can be efficiently removed. As such a salt, for example, ammonium fluoride or the like can be used.

【0049】上記金属イオンを含まない塩基とフッ化水
素酸との塩は、たとえば、市販のフッ化水素50〜60
%濃度のフッ化水素酸に、金属イオンを含まない塩基を
pHが5〜8程度となるように添加することで製造する
ことができる。
The salt of a base containing no metal ion with hydrofluoric acid may be, for example, a commercially available hydrogen fluoride of 50 to 60.
It can be produced by adding a base containing no metal ion to a concentration of 5% hydrofluoric acid so that the pH becomes about 5 to 8.

【0050】上記金属イオンを含まない塩基とフッ化水
素酸との塩の配合量の上限は30重量%が好ましく、特
には20重量%が好ましい。また下限は0.2重量%が
好ましく、特には0.5重量%が好ましい。このような
配合量とすることにより、防食性能を良好に維持しつ
つ、レジスト変質層のような除去困難な層を一層効率よ
く除去することができる。
The upper limit of the amount of the salt of the base containing no metal ion and hydrofluoric acid is preferably 30% by weight, particularly preferably 20% by weight. The lower limit is preferably 0.2% by weight, and particularly preferably 0.5% by weight. With such a compounding amount, a layer which is difficult to remove such as a deteriorated resist layer can be more efficiently removed while maintaining good anticorrosion performance.

【0051】上記フッ化水素酸と金属イオンを含まない
塩基との塩は、レジスト変質層のような除去困難な層を
効率的に除去できる一方、銅系金属膜に対する腐食性も
強い。したがって上記フッ化水素酸と金属イオンを含ま
ない塩基との塩を用いる場合、たとえば上記一般式
(1)で示されるベンゾトリアゾール誘導体を併用する
ことが望ましい。これらを併用することにより、銅膜の
ような腐食しやすい金属膜の変質を一層効果的に防止し
つつ、レジスト変質層のような除去困難な層をより効率
的に除去することが可能となる。
The above-mentioned salt of hydrofluoric acid and a base containing no metal ion can efficiently remove a difficult-to-remove layer such as a deteriorated resist layer, but has a strong corrosive property to a copper-based metal film. Therefore, when a salt of the above hydrofluoric acid and a base containing no metal ion is used, it is desirable to use, for example, a benzotriazole derivative represented by the above general formula (1) in combination. By using these together, it becomes possible to more effectively prevent the deterioration of the easily corroded metal film such as the copper film and more efficiently remove the difficult-to-remove layer such as the deteriorated resist layer. .

【0052】本発明におけるレジスト膜としては、種々
のものを使用することができる。たとえば、(i)ナフト
キノンジアジド化合物とノボラック樹脂を含有するポジ
型レジスト、(ii)露光により酸を発生する化合物、酸に
より分解しアルカリ水溶液に対する溶解性が増大する化
合物及びアルカリ可溶性樹脂を含有するポジ型レジス
ト、(iii)露光により酸を発生する化合物、酸により分
解しアルカリ水溶液に対する溶解性が増大する基を有す
るアルカリ可溶性樹脂を含有するポジ型レジスト、(iV)
光により酸を発生する化合物、架橋剤及びアルカリ可溶
性樹脂を含有するネガ型レジスト等を用いることができ
る。
Various resist films can be used in the present invention. For example, (i) a positive resist containing a naphthoquinonediazide compound and a novolak resin, (ii) a compound that generates an acid upon exposure, a compound that is decomposed by an acid to increase the solubility in an aqueous alkali solution, and a positive resist containing an alkali-soluble resin. Resist, (iii) a compound capable of generating an acid upon exposure, a positive resist containing an alkali-soluble resin having a group that is decomposed by the acid and increases in solubility in an alkaline aqueous solution, (iV)
A negative resist containing a compound generating an acid by light, a crosslinking agent and an alkali-soluble resin can be used.

【0053】[0053]

【実施例】実施例1 本実施例は、本発明をいわゆるデュアルダマシンプロセ
スに適用した例である。以下、図1〜4を参照してプロ
セスを説明する。まず図1(a)に示すように、シリコ
ン基板上に埋め込み型銅配線を形成する。トランジスタ
等の素子を形成した半導体基板(不図示)上にシリコン
酸化膜1、シリコン窒化膜2、およびシリコン酸化膜3
を成膜した後、公知のダマシンプロセスを用い、Ta膜
4および銅膜5からなる銅配線を形成した。銅膜の成膜
はめっき法により行った。銅配線形成後、その上に膜厚
約50nmのシリコン窒化膜6、膜厚約500nmのシ
リコン酸化膜7、膜厚約50nmのシリコン酸窒化膜8
および膜厚約300nmのシリコン酸化膜9をこの順で
形成した(図1(b))。さらにその上に所定の形状に
パターニングしたレジスト膜12を設けた(図2
(a))。レジスト材料として、KrF用ポジ型レジス
ト材料であるPEX4(東京応化工業株式会社製)を用
いた。
Embodiment 1 This embodiment is an example in which the present invention is applied to a so-called dual damascene process. Hereinafter, the process will be described with reference to FIGS. First, as shown in FIG. 1A, a buried copper wiring is formed on a silicon substrate. A silicon oxide film 1, a silicon nitride film 2, and a silicon oxide film 3 are formed on a semiconductor substrate (not shown) on which elements such as transistors are formed.
Was formed, a copper wiring composed of the Ta film 4 and the copper film 5 was formed using a known damascene process. The copper film was formed by a plating method. After forming the copper wiring, a silicon nitride film 6 having a thickness of about 50 nm, a silicon oxide film 7 having a thickness of about 500 nm, and a silicon oxynitride film 8 having a thickness of about 50 nm are formed thereon.
A silicon oxide film 9 having a thickness of about 300 nm was formed in this order (FIG. 1B). Further, a resist film 12 patterned in a predetermined shape was provided thereon (FIG. 2).
(A)). PEX4 (manufactured by Tokyo Ohka Kogyo Co., Ltd.), which is a positive resist material for KrF, was used as a resist material.

【0054】次にレジスト12をマスクとしてシリコン
窒化膜6が露出するまで、シリコン酸化膜9、シリコン
酸窒化膜8およびシリコン酸化膜7をドライエッチング
し、スルーホールを形成した(図2(b))。このと
き、図に示したように、エッチングがシリコン窒化膜6
で停止しない場合がある。スルーホールの開口径は約
0.2μmとした。エッチングガスとしては、シリコン
窒化膜よりもシリコン酸化膜をより速くエッチングでき
るガスを用いた。このとき、ホール内壁にレジスト残渣
10が付着するとともに、レジスト膜12の開口部にレ
ジスト変質層14が形成される。
Next, the silicon oxide film 9, the silicon oxynitride film 8 and the silicon oxide film 7 are dry-etched using the resist 12 as a mask until the silicon nitride film 6 is exposed, thereby forming through holes (FIG. 2B). ). At this time, as shown in FIG.
May not stop. The opening diameter of the through hole was about 0.2 μm. As an etching gas, a gas capable of etching a silicon oxide film faster than a silicon nitride film was used. At this time, the resist residue 10 adheres to the inner wall of the hole and a deteriorated resist layer 14 is formed at the opening of the resist film 12.

【0055】図2(b)の状態から、レジスト膜12を
酸素プラズマアッシングにより除去した後、脂肪族アミ
ンおよびベンゾトリアゾール誘導体を含有するレジスト
剥離液を用いてウエット処理を行った。処理温度は90
℃、処理時間は20分とした。つづいて、表1における
NO.1のレジスト剥離液を用いてウエット処理を行っ
た。ウエット処理は、上記レジスト剥離液に、23℃で
10分間浸漬することにより行った。この処理により、
レジスト変質層14が除去される。なお、上記したN
O.1のレジスト剥離液を用いたウエット処理は、場合
によっては省略することもできる。
After the resist film 12 was removed from the state shown in FIG. 2B by oxygen plasma ashing, a wet treatment was performed using a resist stripper containing an aliphatic amine and a benzotriazole derivative. Processing temperature is 90
C. and the treatment time was 20 minutes. Subsequently, NO. A wet treatment was performed using the resist stripping solution of No. 1. The wet treatment was performed by immersing in the above-mentioned resist stripping solution at 23 ° C. for 10 minutes. With this process,
The deteriorated resist layer 14 is removed. Note that N
O. The wet treatment using the first resist stripping solution can be omitted in some cases.

【0056】[0056]

【表1】 *表中、イルガメット42とは、(2,2’−[[(メ
チル−1H−ベンゾトリアゾール−1−イル)メチル]
イミノ]ビス−エタノール)である。
[Table 1] * In the table, Irgamet 42 is (2,2 ′-[[(methyl-1H-benzotriazol-1-yl) methyl] methyl).
[Imino] bis-ethanol).

【0057】次に、スルーホール内部を埋め込むよう
に、レジスト材料からなる反射防止膜30を塗布した
(図2(c))。その後、スルーホールの幅よりも広い
開口部を有するレジスト膜15を設けた(図3
(a))。レジスト材料は前記したPEX4を用いた。
このレジスト膜15をマスクとして再度ドライエッチン
グを行い、シリコン酸化膜9に溝を形成した(図3
(b))。この断面図において、幅の狭い部分はスルー
ホールであり、幅の広い部分は配線用溝である。エッチ
ング終了後、レジスト膜15の開口部にレジスト変質層
16が形成される。
Next, an antireflection film 30 made of a resist material was applied so as to fill the inside of the through hole (FIG. 2C). Thereafter, a resist film 15 having an opening wider than the width of the through hole was provided (FIG. 3).
(A)). The resist material used was PEX4 described above.
Dry etching was performed again using the resist film 15 as a mask to form a groove in the silicon oxide film 9 (FIG. 3).
(B)). In this sectional view, a narrow portion is a through hole, and a wide portion is a wiring groove. After the etching is completed, a deteriorated resist layer 16 is formed in the opening of the resist film 15.

【0058】次にレジスト膜15を酸素プラズマアッシ
ングにより除去した後(図3(c))、脂肪族アミンお
よびベンゾトリアゾール誘導体を含有するレジスト剥離
液を用いてウエット処理を行った。処理温度は90℃、
処理時間は20分とした。
Next, after the resist film 15 was removed by oxygen plasma ashing (FIG. 3C), a wet treatment was performed using a resist stripping solution containing an aliphatic amine and a benzotriazole derivative. Processing temperature is 90 ° C,
The processing time was 20 minutes.

【0059】つづいて、表1におけるNO.1のレジス
ト剥離液を用いてウエット処理を行った。ウエット処理
は、上記レジスト剥離液に、23℃で10分間浸漬する
ことにより行った。この処理により、レジスト変質層1
6が除去される。
Subsequently, NO. A wet treatment was performed using the resist stripping solution of No. 1. The wet treatment was performed by immersing in the above-mentioned resist stripping solution at 23 ° C. for 10 minutes. By this processing, the deteriorated resist layer 1
6 is removed.

【0060】その後、エッチングガスを代えてシリコン
窒化膜6をエッチング除去した。このとき、スルーホー
ル側壁にエッチング残渣35が付着する。次いで、脂肪
族アミンおよびベンゾトリアゾール誘導体を含有するレ
ジスト剥離液を用いてウエット処理を行った。処理温度
は90℃、処理時間は20分とした。つづいて、エッチ
ング残渣35を除去するため、コリンを有機溶剤中に溶
解させた剥離液(コリン含有率:30重量%)を用いて
ウェット処理した。処理温度は、70℃とし、処理時間
は20分とした。処理後の状態を図4(b)に示す。つ
づいて、溝部を埋め込むようにTa膜17および銅膜1
8を成膜し、CMPにより表面を平坦化して配線構造を
作製した(図4(c))。
After that, the silicon nitride film 6 was removed by etching by changing the etching gas. At this time, the etching residue 35 adheres to the side wall of the through hole. Next, a wet treatment was performed using a resist stripping solution containing an aliphatic amine and a benzotriazole derivative. The processing temperature was 90 ° C. and the processing time was 20 minutes. Subsequently, in order to remove the etching residue 35, a wet treatment was performed using a stripping solution (choline content: 30% by weight) in which choline was dissolved in an organic solvent. The processing temperature was 70 ° C., and the processing time was 20 minutes. The state after the processing is shown in FIG. Subsequently, the Ta film 17 and the copper film 1 are so filled as to fill the trench.
8 was formed, and the surface was flattened by CMP to produce a wiring structure (FIG. 4C).

【0061】その後、さらに上層配線等を形成し、銅配
線が多層に積層した多層配線構造を作製した。得られた
多層配線構造は、高速動作性に優れ、良好な性能を示し
た。
Thereafter, an upper layer wiring and the like were further formed, and a multilayer wiring structure in which copper wiring was laminated in multiple layers was manufactured. The obtained multilayer wiring structure was excellent in high-speed operation and exhibited good performance.

【0062】また、上記と同様のプロセスを行ったシリ
コンウエハを用い、以下のSEM(走査型電子顕微鏡)
観察を行った。 SEM観察(1):図3(c)の段階から表1のNO.
1のレジスト剥離液を用いたウエット処理を行い、処理
の終了した状態で、SEMによる外観観察および断面観
察を行った。 SEM観察(2):図4(a)の段階から、コリン含有
剥離液を用いたウエット処理を行い、処理の終了した状
態(図4(b)の状態)でSEMによる外観観察および
断面観察を行った。
The following SEM (scanning electron microscope) was performed using a silicon wafer which had been subjected to the same process as described above.
Observations were made. SEM observation (1): From the stage of FIG.
Wet treatment was performed using the resist stripping solution of No. 1 and, after the treatment was completed, appearance observation and cross-sectional observation by SEM were performed. SEM observation (2): From the stage of FIG. 4 (a), a wet treatment using a choline-containing stripper was performed, and after the treatment was completed (the state of FIG. 4 (b)), external appearance observation and cross-sectional observation by SEM were performed. went.

【0063】その結果、いずれの評価においても、レジ
ストおよびレジスト残渣はほぼ完全に除去されており、
また、銅膜の露出部の腐食は認められなかった。
As a result, in each evaluation, the resist and the resist residue were almost completely removed.
Further, no corrosion of the exposed portion of the copper film was observed.

【0064】本実施例は、配線溝形成プロセスに対して
本発明を適用したものであるため、ホール形成エッチン
グプロセスに適用した場合と比べ、レジスト変質層の除
去が一層困難となる。ホール形成エッチング後に生じる
レジスト変質層は、図5(b)のような形態となる。す
なわち、ホール53を取り囲むようにレジスト変質層5
4が残存する。一方、配線溝50形成のためのエッチン
グ後に生じるレジスト変質層51は、図5(a)のよう
な形態となる。すなわち、配線溝50に沿って壁状の硬
化層が延在した形態となる。したがって、配線溝形成エ
ッチング後に生じるレジスト変質層の方が、大量の硬化
層が発生することとなり、除去が困難となるのである。
さらにこの場合、銅配線52を覆うシリコン窒化膜(銅
拡散防止膜)が露出した状態で、上部のシリコン酸化膜
をさらにエッチングすることにより溝を形成するため、
上記シリコン窒化膜はホール形成時(図5(b))より
も一層エッチングを受けることになり、銅配線が露出す
る面積が増加する。このため、銅配線52の腐食をより
充分に防止する必要があり、剥離液に対しても高水準の
防食性能が求められることとなる。本実施例の結果よ
り、本発明の半導体装置の製造方法によれば、銅配線の
腐食を防止しつつ上記した除去困難な壁状のレジスト変
質層を効率的に除去できることが確認された。
In the present embodiment, since the present invention is applied to the wiring groove forming process, it becomes more difficult to remove the altered resist layer as compared with the case where the present invention is applied to the hole forming etching process. The deteriorated resist layer formed after the hole formation etching has a form as shown in FIG. That is, the affected layer 5 is formed so as to surround the hole 53.
4 remain. On the other hand, the deteriorated resist layer 51 generated after the etching for forming the wiring groove 50 has a form as shown in FIG. That is, the wall-shaped cured layer extends along the wiring groove 50. Therefore, the deteriorated resist layer generated after the etching for forming the wiring groove generates a larger amount of a hardened layer and is more difficult to remove.
Further, in this case, a groove is formed by further etching the upper silicon oxide film in a state where the silicon nitride film (copper diffusion preventing film) covering the copper wiring 52 is exposed.
The silicon nitride film is more etched than when the holes are formed (FIG. 5B), and the area where the copper wiring is exposed increases. For this reason, it is necessary to prevent corrosion of the copper wiring 52 more sufficiently, and a high level of anticorrosion performance is required for the stripping liquid. From the results of this example, it was confirmed that according to the method of manufacturing a semiconductor device of the present invention, the above-mentioned difficult-to-remove wall-shaped deteriorated resist layer can be efficiently removed while preventing corrosion of copper wiring.

【0065】比較例1 以下のおよびに示した点以外は実施例1と同様のプ
ロセスを行った。 図3(c)の段階から、表1のNO.2のレジスト剥
離液を用いたウエット処理を行った点 図4(a)の段階から、コリン含有剥離液を用いたウ
エット処理を行わず、脂肪族アミン含有レジスト剥離液
を用いたウエット処理のみを行った点 上記プロセスを行ったシリコンウエハについて、以下の
SEM観察(1)および(2)を行った。 SEM観察(1):図3(c)の段階から表1のNO.
2のレジスト剥離液を用いたウエット処理を行い、処理
の終了した状態でSEMによる外観観察および断面観察
を行った。 SEM観察(2):図4(a)の段階から、脂肪族アミ
ンおよびベンゾトリアゾール誘導体を含有するレジスト
剥離液を用いたウエット処理を行い、処理の終了した状
態(図4(b)の状態)でSEMによる外観観察および
断面観察を行った。
Comparative Example 1 A process similar to that of Example 1 was performed except for the following points. From the stage of FIG. From the stage of FIG. 4 (a), the wet treatment using the choline-containing stripping solution was not performed, and only the wet processing using the aliphatic amine-containing resist stripping solution was performed. Performed points The following SEM observations (1) and (2) were performed on the silicon wafer subjected to the above process. SEM observation (1): From the stage of FIG.
Wet processing was performed using the resist stripping solution of No. 2, and after the processing was completed, external appearance observation and cross-sectional observation were performed by SEM. SEM observation (2): From the stage of FIG. 4 (a), wet treatment using a resist stripper containing an aliphatic amine and a benzotriazole derivative was performed, and the treatment was completed (the state of FIG. 4 (b)). Was used to observe the external appearance and the cross section by SEM.

【0066】その結果、SEM観察(1)においては、
残渣等はほぼ完全に除去されていたものの、銅膜の露出
部にやや腐食が認められた。また、SEM観察(2)に
おいては、銅膜の露出部の腐食は認められなかったもの
の、残渣が多数残存していた。
As a result, in SEM observation (1),
Although the residue and the like were almost completely removed, some corrosion was observed in the exposed portion of the copper film. Further, in the SEM observation (2), although corrosion of the exposed portion of the copper film was not recognized, many residues remained.

【0067】比較例2 以下のおよびに示した点以外は実施例1と同様のプ
ロセスを行った。 図3(c)の段階から、表1のNO.3のレジスト剥
離液を用いたウエット処理を行った点 図4(a)の段階から、コリン含有剥離液を用いたウ
エット処理を行わず、脂肪族アミン含有レジスト剥離液
を用いたウエット処理のみを行った点 上記プロセスを行ったシリコンウエハについて、以下の
SEM観察(1)および(2)を行った。 SEM観察(1):図3(c)の段階から表1のNO.
3のレジスト剥離液を用いたウエット処理を行い、処理
の終了した状態でSEMによる外観観察および断面観察
を行った。 SEM観察(2):図4(a)の段階から、脂肪族アミ
ンおよびベンゾトリアゾール誘導体を含有するレジスト
剥離液を用いたウエット処理を行い、処理の終了した状
態(図4(b)の状態)でSEMによる外観観察および
断面観察を行った。
Comparative Example 2 The same process as in Example 1 was performed except for the following points. From the stage of FIG. The point of performing the wet treatment using the resist remover of No. 3 From the stage of FIG. 4A, the wet treatment using the choline-containing remover was not performed, and only the wet treatment using the aliphatic amine-containing resist remover was performed. Performed points The following SEM observations (1) and (2) were performed on the silicon wafer subjected to the above process. SEM observation (1): From the stage of FIG.
A wet treatment was performed using the resist stripper of No. 3, and after the treatment was completed, the external appearance and the cross section were observed by SEM. SEM observation (2): From the stage of FIG. 4 (a), wet treatment using a resist stripper containing an aliphatic amine and a benzotriazole derivative was performed, and the treatment was completed (the state of FIG. 4 (b)). Was used to observe the external appearance and the cross section by SEM.

【0068】その結果、SEM観察(1)においては、
残渣等はほぼ完全に除去されていたものの、銅膜の露出
部にやや腐食が認められた。また、SEM観察(2)に
おいては、銅膜の露出部の腐食は認められなかったもの
の、残渣が多数残存していた。
As a result, in SEM observation (1),
Although the residue and the like were almost completely removed, some corrosion was observed in the exposed portion of the copper film. Further, in the SEM observation (2), although corrosion of the exposed portion of the copper film was not recognized, many residues remained.

【0069】実施例2 図3(c)の段階から、表1のNO.1のレジスト剥離
液を用いたウエット処理を行う際、剥離液の温度を40
℃にしたこと以外は実施例1と同様のプロセスを行っ
た。上記した表1のNO.1のレジスト剥離液によるウ
エット処理の終了した状態でSEMによる外観観察およ
び断面観察を行ったところ、レジストおよびレジスト残
渣はほぼ完全に除去されていることが確認された。ま
た、銅膜の露出部の腐食は認められなかった。
Example 2 From the stage of FIG. When performing the wet treatment using the resist stripping solution of No. 1, the temperature of the stripping solution is
The same process as in Example 1 was performed except that the temperature was changed to ° C. NO. When the external appearance observation and the cross-sectional observation were performed by SEM in a state where the wet treatment with the resist stripper was completed, it was confirmed that the resist and the resist residue were almost completely removed. Further, no corrosion of the exposed portion of the copper film was observed.

【0070】比較例3 図3(c)の段階からウエット処理を行う際、表1のN
O.2のレジスト剥離液を用いた点以外は実施例2と同
様のプロセスを行った。上記した表1のNO.2のレジ
スト剥離液によるウエット処理の終了した状態でSEM
による外観観察および断面観察を行ったところ、残渣等
はほぼ完全に除去されていたものの、銅膜の露出部の腐
食が認められた。
Comparative Example 3 When wet processing is performed from the stage of FIG.
O. The same process as in Example 2 was performed except that the resist stripping solution of No. 2 was used. NO. SEM after completion of the wet process using the resist stripper
As a result of observation of the external appearance and cross-section, the residue and the like were almost completely removed, but corrosion of the exposed portion of the copper film was observed.

【0071】比較例4 図3(c)の段階からウエット処理を行う際、表1のN
O.3のレジスト剥離液を用いた点以外は実施例2と同
様のプロセスを行った。上記した表1のNO.3のレジ
スト剥離液によるウエット処理の終了した状態でSEM
による外観観察および断面観察を行ったところ、残渣等
はほぼ完全に除去されていたものの、銅膜の露出部の腐
食が認められた。
Comparative Example 4 When the wet processing is performed from the stage of FIG.
O. A process similar to that of Example 2 was performed except that the resist stripping solution of No. 3 was used. NO. SEM after the wet treatment with the resist stripper of Step 3 is completed
As a result of observation of the external appearance and cross-section, the residue and the like were almost completely removed, but corrosion of the exposed portion of the copper film was observed.

【0072】実施例3 本実施例は、実施例1と同様、デュアルダマシンプロセ
スの例であるが、銅配線上のシリコン窒化膜の膜厚を薄
くしている点が実施例1と異なる。本実施例において
は、上記シリコン窒化膜は、エッチング阻止膜としての
機能は有さず、銅膜の拡散防止の目的で設けられてい
る。以下、図6〜9を参照してプロセスを説明する。
Embodiment 3 This embodiment is an example of a dual damascene process as in Embodiment 1, but differs from Embodiment 1 in that the thickness of the silicon nitride film on the copper wiring is reduced. In the present embodiment, the silicon nitride film has no function as an etching stopper film, and is provided for the purpose of preventing the diffusion of the copper film. Hereinafter, the process will be described with reference to FIGS.

【0073】まずシリコン基板上に図6(a)に示すよ
うに埋め込み型銅配線を形成する。トランジスタ等の素
子を形成した半導体基板(不図示)上にシリコン酸化膜
1、シリコン窒化膜2、およびシリコン酸化膜3を成膜
した後、公知のダマシンプロセスを用い、Ta膜4およ
び銅膜5からなる銅配線を形成した。銅膜の成膜はめっ
き法により行った。銅配線形成後、その上に膜厚約20
nmのシリコン窒化膜6、膜厚約550nmのシリコン
酸化膜7、膜厚約20nmのシリコン酸窒化膜8および
膜厚約300nmのシリコン酸化膜9をこの順で形成し
た(図6(b))。さらにその上に所定の形状にパター
ニングしたレジスト膜12を設けた(図7(a))。レ
ジスト材料として、KrF用ポジ型レジスト材料である
PEX4(東京応化工業株式会社製)を用いた。
First, an embedded copper wiring is formed on a silicon substrate as shown in FIG. After a silicon oxide film 1, a silicon nitride film 2, and a silicon oxide film 3 are formed on a semiconductor substrate (not shown) on which elements such as transistors are formed, a Ta film 4 and a copper film 5 are formed using a known damascene process. Was formed. The copper film was formed by a plating method. After forming the copper wiring, a film thickness of about 20
6 nm, a silicon oxide film 7 having a thickness of about 550 nm, a silicon oxynitride film 8 having a thickness of about 20 nm, and a silicon oxide film 9 having a thickness of about 300 nm were formed in this order (FIG. 6B). . Further, a resist film 12 patterned in a predetermined shape was provided thereon (FIG. 7A). PEX4 (manufactured by Tokyo Ohka Kogyo Co., Ltd.), which is a positive resist material for KrF, was used as a resist material.

【0074】次にレジスト12をマスクとしてシリコン
窒化膜6が露出するまで、シリコン酸化膜9、シリコン
酸窒化膜8およびシリコン酸化膜7をドライエッチング
し、スルーホールを形成した(図7(b))。スルーホ
ールの開口径は約0.2μmとした。エッチングガスと
しては、シリコン窒化膜よりもシリコン酸化膜をより速
くエッチングできるガスを用いた。このとき、ホール内
壁にレジスト残渣10が付着するとともに、レジスト膜
12の開口部にレジスト変質層14が形成される。
Next, the silicon oxide film 9, the silicon oxynitride film 8 and the silicon oxide film 7 were dry-etched using the resist 12 as a mask until the silicon nitride film 6 was exposed, thereby forming through holes (FIG. 7B). ). The opening diameter of the through hole was about 0.2 μm. As an etching gas, a gas capable of etching a silicon oxide film faster than a silicon nitride film was used. At this time, the resist residue 10 adheres to the inner wall of the hole and a deteriorated resist layer 14 is formed at the opening of the resist film 12.

【0075】図7(b)の状態から、レジスト膜12を
酸素プラズマアッシングにより除去した後、脂肪族アミ
ンおよびベンゾトリアゾール誘導体を含有するレジスト
剥離液を用いてウエット処理を行った。処理温度は90
℃、処理時間は20分とした。この処理により、エッチ
ング残渣10が除去される。つづいて、実施例1の表1
におけるNO.1のレジスト剥離液を用いてウエット処
理を行った。ウエット処理は、上記レジスト剥離液に、
23℃で10分間浸漬することにより行った。この処理
により、レジスト変質層14が除去される。なお、上記
したNO.1のレジスト剥離液を用いたウエット処理
は、場合によっては省略することもできる。
After the resist film 12 was removed from the state shown in FIG. 7B by oxygen plasma ashing, a wet treatment was performed using a resist stripper containing an aliphatic amine and a benzotriazole derivative. Processing temperature is 90
C. and the treatment time was 20 minutes. By this processing, the etching residue 10 is removed. Subsequently, Table 1 of Example 1
NO. A wet treatment was performed using the resist stripping solution of No. 1. Wet treatment is performed on the above resist stripper,
This was performed by immersion at 23 ° C. for 10 minutes. By this processing, the deteriorated resist layer 14 is removed. Note that the NO. The wet treatment using the first resist stripping solution can be omitted in some cases.

【0076】その後、このスルーホールの幅よりも広い
開口部を有するレジスト膜15を設けた。レジスト材料
は前記したPEX4を用いた。このレジスト膜15をマ
スクとして再度ドライエッチングを行い、シリコン酸化
膜9に溝を形成した(図8(a))。図8(a)の断面
図において、幅の狭い部分はスルーホールであり、幅の
広い部分は配線用溝である。エッチング終了後、スルー
ホール内壁にエッチング残渣10が付着し、レジスト膜
15の開口部にレジスト変質層16が形成される。
Thereafter, a resist film 15 having an opening wider than the width of the through hole was provided. The resist material used was PEX4 described above. Dry etching was performed again using the resist film 15 as a mask to form a groove in the silicon oxide film 9 (FIG. 8A). In the sectional view of FIG. 8A, a narrow portion is a through hole, and a wide portion is a wiring groove. After the etching is completed, the etching residue 10 adheres to the inner wall of the through hole, and a deteriorated resist layer 16 is formed at the opening of the resist film 15.

【0077】次にレジスト膜15を酸素プラズマアッシ
ングにより除去した後(図8(b))、脂肪族アミンお
よびベンゾトリアゾール誘導体を含有するレジスト剥離
液を用いてウエット処理を行った。処理温度は90℃、
処理時間は20分とした。この処理により、エッチング
残渣10が除去される(図8(c))。つづいて、実施
例1の表1におけるNO.1のレジスト剥離液を用いて
ウエット処理を行った。ウエット処理は、上記レジスト
剥離液に、23℃で10分間浸漬することにより行っ
た。この処理により、レジスト変質層16が除去される
(図9(a))。
Next, after the resist film 15 was removed by oxygen plasma ashing (FIG. 8B), a wet treatment was performed using a resist stripping solution containing an aliphatic amine and a benzotriazole derivative. Processing temperature is 90 ° C,
The processing time was 20 minutes. By this processing, the etching residue 10 is removed (FIG. 8C). Subsequently, the NO. A wet treatment was performed using the resist stripping solution of No. 1. The wet treatment was performed by immersing in the above-mentioned resist stripping solution at 23 ° C. for 10 minutes. By this process, the deteriorated resist layer 16 is removed (FIG. 9A).

【0078】つづいて、溝部を埋め込むようにTa膜1
7および銅膜18を成膜し、CMPにより表面を平坦化
して配線構造を作製した(図9(b))。
Subsequently, the Ta film 1 is formed so as to fill the trench.
7 and a copper film 18 were formed, and the surface was flattened by CMP to produce a wiring structure (FIG. 9B).

【0079】その後、さらに上層配線等を形成し、銅配
線が多層に積層した多層配線構造を作製した。得られた
多層配線構造は、高速動作性に優れ、良好な性能を示し
た。
Thereafter, an upper layer wiring and the like were further formed, and a multilayer wiring structure in which copper wiring was laminated in multiple layers was manufactured. The obtained multilayer wiring structure was excellent in high-speed operation and exhibited good performance.

【0080】また、上記と同様のプロセスを行ったシリ
コンウエハを用い、上記ウエット処理を終了した段階
(図9(a))のシリコンウエハについてSEMによる
外観観察および断面観察を行った。その結果、レジスト
およびレジスト残渣はほぼ完全に除去されており、ま
た、銅膜の露出部の腐食は認められなかった。
Using a silicon wafer that had been subjected to the same process as above, the silicon wafer at the stage where the above-mentioned wet processing was completed (FIG. 9 (a)) was subjected to external observation and cross-sectional observation by SEM. As a result, the resist and the resist residue were almost completely removed, and no corrosion of the exposed portion of the copper film was observed.

【0081】実施例4 本実施例は、シングルダマシンプロセスにより銅配線上
の層間接続プラグを形成した例である。
Embodiment 4 This embodiment is an example in which an interlayer connection plug on a copper wiring is formed by a single damascene process.

【0082】まずシリコン基板上に、図10(a)に示
すように埋め込み型銅配線を形成した。トランジスタ等
の素子を形成した半導体基板(不図示)上にシリコン酸
化膜1、シリコン窒化膜2、およびシリコン酸化膜3を
成膜した後、公知のダマシンプロセスを用いて銅配線2
0を形成した。銅配線20を構成する銅膜の膜厚は30
0nmとした。
First, a buried copper wiring was formed on a silicon substrate as shown in FIG. After a silicon oxide film 1, a silicon nitride film 2, and a silicon oxide film 3 are formed on a semiconductor substrate (not shown) on which elements such as transistors are formed, a copper wiring 2 is formed using a known damascene process.
0 was formed. The thickness of the copper film constituting the copper wiring 20 is 30
It was set to 0 nm.

【0083】その上に膜厚20nmのシリコン窒化膜6
および膜厚900nmのシリコン酸化膜21を形成後、
さらにその上に所定の形状にパターニングしたレジスト
膜22を設けた(図10(b))。レジスト材料とし
て、KrF用ポジ型レジスト材料であるPEX4(東京
応化工業株式会社製)を用いた。
On the silicon nitride film 6 having a thickness of 20 nm
And after forming a 900 nm thick silicon oxide film 21,
Further, a resist film 22 patterned in a predetermined shape was provided thereon (FIG. 10B). PEX4 (manufactured by Tokyo Ohka Kogyo Co., Ltd.), which is a positive resist material for KrF, was used as a resist material.

【0084】次にレジスト22をマスクとしてシリコン
窒化膜6が露出するまでシリコン酸化膜21をドライエ
ッチングし、スルーホールを形成した(図10
(c))。スルーホールの開口径は0.2μm程度とし
た。エッチングガスとしては、シリコン窒化膜よりもシ
リコン酸化膜をより速くエッチングできるガスを用い
た。エッチング後、レジスト膜22の開口部にレジスト
変質層24が形成される。
Next, the silicon oxide film 21 was dry-etched using the resist 22 as a mask until the silicon nitride film 6 was exposed to form a through hole (FIG. 10).
(C)). The opening diameter of the through hole was about 0.2 μm. As an etching gas, a gas capable of etching a silicon oxide film faster than a silicon nitride film was used. After the etching, a deteriorated resist layer 24 is formed in the opening of the resist film 22.

【0085】ここで、シリコン窒化膜6はエッチング阻
止膜としての機能も有しているが、図10(c)に示し
たように、シリコン窒化膜6上で制御性良くドライエッ
チングを停止できないことがある。
Here, the silicon nitride film 6 also has a function as an etching stopper film. However, as shown in FIG. 10C, the dry etching cannot be stopped on the silicon nitride film 6 with good controllability. There is.

【0086】エッチング終了後、酸素プラズマアッシン
グによりレジスト膜22を除去した(図11(a))。
次いで、脂肪族アミンおよびベンゾトリアゾール誘導体
を含有するレジスト剥離液を用いてウエット処理を行っ
た。処理温度は90℃、処理時間は20分とした。この
処理により、エッチング残渣10が除去される(図11
(b))。つづいて、実施例1の表1におけるNO.1
のレジスト剥離液を用いてウエット処理を行った。ウエ
ット処理は、上記レジスト剥離液に、23℃で10分間
浸漬することにより行った。この処理により、レジスト
変質層24が除去される(図12(a))。
After the etching, the resist film 22 was removed by oxygen plasma ashing (FIG. 11A).
Next, a wet treatment was performed using a resist stripping solution containing an aliphatic amine and a benzotriazole derivative. The processing temperature was 90 ° C. and the processing time was 20 minutes. This process removes the etching residue 10 (FIG. 11).
(B)). Subsequently, the NO. 1
Wet treatment was carried out using the resist stripping solution. The wet treatment was performed by immersing in the above-mentioned resist stripping solution at 23 ° C. for 10 minutes. By this process, the altered resist layer 24 is removed (FIG. 12A).

【0087】その後、前述のエッチングとエッチングガ
スを変え、シリコン窒化膜6のエッチングを行った。こ
のとき、スルーホール側壁にエッチング残渣35が付着
する(図12(b))。次いで、脂肪族アミンおよびベ
ンゾトリアゾール誘導体を含有するレジスト剥離液を用
いてウエット処理を行った。処理温度は90℃、処理時
間は20分とした。つづいて、コリンを有機溶剤中に溶
解させた剥離液(コリン含有率:20重量%)を用いて
ウェット処理した。これによりエッチング残渣35が除
去される。処理後の状態を図12(c)に示す。その
後、スルーホール内部に、TiおよびTiNがこの順で
積層したバリアメタル膜26およびタングステン膜27
を成膜し、その後CMPによる平坦化を行うことにより
層間接続プラグを形成した(図12(d))。その後、
上層配線等を形成し、銅配線が多層に積層した多層配線
構造を作製した。得られた多層配線構造は、高速動作性
に優れ、良好な性能を示した。
Then, the silicon nitride film 6 was etched by changing the etching gas from the above-mentioned etching. At this time, the etching residue 35 adheres to the side wall of the through hole (FIG. 12B). Next, a wet treatment was performed using a resist stripping solution containing an aliphatic amine and a benzotriazole derivative. The processing temperature was 90 ° C. and the processing time was 20 minutes. Subsequently, wet processing was performed using a stripping solution (choline content: 20% by weight) in which choline was dissolved in an organic solvent. Thereby, the etching residue 35 is removed. FIG. 12C shows the state after the processing. Thereafter, inside the through hole, a barrier metal film 26 and a tungsten film 27 in which Ti and TiN are laminated in this order.
Was formed and then planarized by CMP to form an interlayer connection plug (FIG. 12D). afterwards,
An upper layer wiring and the like were formed, and a multilayer wiring structure in which copper wiring was laminated in multiple layers was produced. The obtained multilayer wiring structure was excellent in high-speed operation and exhibited good performance.

【0088】また、上記と同様のプロセスを行ったシリ
コンウエハを用い、表1におけるNO.1のレジスト剥
離液によるウエット処理を終了した段階(図12
(a))のシリコンウエハ、および、コリン含有液によ
るウエット処理を終了した段階(図12(c))のシリ
コンウエハについて、それぞれSEMによる外観観察お
よび断面観察を行った。その結果、上記いずれのSEM
観察においても、残渣等はほぼ完全に除去されており、
また、銅膜の露出部の腐食は認められなかった。
Further, using a silicon wafer subjected to the same process as described above, the NO. The stage after the completion of the wet process using the resist stripper (see FIG. 12)
For the silicon wafer of (a)) and the silicon wafer after the completion of the wet treatment with the choline-containing liquid (FIG. 12 (c)), appearance observation and cross-sectional observation were respectively performed by SEM. As a result, any of the above SEM
In observation, residues etc. were almost completely removed,
Further, no corrosion of the exposed portion of the copper film was observed.

【0089】[0089]

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、レジスト膜の少なくとも一部を剥離処
理する工程の後、ベンゾトリアゾール誘導体を含むレジ
スト剥離液を用いてウエット処理を行うため、剥離液に
より容易に腐食しやすい銅系金属膜の変質を防止しつ
つ、レジスト変質層のような除去困難な層を効率的に除
去することができる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, after the step of stripping at least a part of the resist film, the wet processing is performed using a resist stripping solution containing a benzotriazole derivative. Therefore, it is possible to efficiently remove a layer that is difficult to remove, such as a deteriorated resist layer, while preventing deterioration of the copper-based metal film that is easily corroded by the stripping solution.

【0090】さらに本発明によれば、以下のような効果
が得られる。
Further, according to the present invention, the following effects can be obtained.

【0091】銅金属が半導体素子形成領域へ拡散するこ
とを防止するために、シリコン窒化膜はなくてはならな
いが、本発明の半導体装置の製造方法によれば、エッチ
ングストッパ膜として機能する程度のシリコン窒化膜膜
厚を確保する必要がなくなる。このため、シリコン窒化
膜より誘電率の低いシリコン酸化膜が隣接する配線間に
支配的に形成されるため、配線間容量を低減できる。こ
の結果、半導体素子の動作速度を向上することができ
る。
In order to prevent copper metal from diffusing into the semiconductor element formation region, a silicon nitride film is indispensable. There is no need to secure a silicon nitride film thickness. Therefore, a silicon oxide film having a lower dielectric constant than the silicon nitride film is predominantly formed between the adjacent wirings, so that the capacitance between the wirings can be reduced. As a result, the operation speed of the semiconductor element can be improved.

【0092】また、本発明のレジスト剥離液はベンゾト
リアゾール誘導体を含むため、防食作用の温度依存性が
小さく、防食作用の温度マージンを広くとることができ
る。したがって、剥離液に対し、レジスト変質層のよう
な除去困難な層を除去できる程度の強力な剥離作用を付
与した場合においても、広い温度領域にわたって十分な
防食効果を得ることができる。このため、剥離装置に温
度制御機構を設けなくても防食性能を維持でき、剥離装
置の小型化や低価格化、省電力化が可能になり、半導体
装置の製造コストを大幅に低減できる。さらに、剥離装
置の周囲に加熱あるいは冷却装置などの熱源があって
も、防食性能を維持できるので、製造ラインの配置設計
の自由度が向上するとともに、ウエハの移動距離を最短
にした配置が可能になる。
Further, since the resist stripping solution of the present invention contains a benzotriazole derivative, the temperature dependency of the anticorrosion action is small, and the temperature margin of the anticorrosion action can be widened. Therefore, even when a strong stripping action is applied to the stripping solution such that a layer that is difficult to remove such as a deteriorated resist layer can be removed, a sufficient anticorrosion effect can be obtained over a wide temperature range. Therefore, the anticorrosion performance can be maintained without providing a temperature control mechanism in the peeling device, and the size, cost, and power consumption of the peeling device can be reduced, and the manufacturing cost of the semiconductor device can be significantly reduced. Furthermore, even if there is a heat source such as a heating or cooling device around the peeling device, the anticorrosion performance can be maintained. become.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 1 is a process sectional view showing a copper wiring forming process of the present invention.

【図2】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 2 is a process sectional view showing a copper wiring forming process of the present invention.

【図3】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 3 is a process sectional view showing a copper wiring forming process of the present invention.

【図4】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 4 is a process cross-sectional view showing a copper wiring forming process of the present invention.

【図5】配線用溝およびスルーホールを形成するための
ドライエッチングを行った際に生じるレジスト変質層の
形態を示す模式図である。
FIG. 5 is a schematic diagram showing a form of a deteriorated resist layer generated when dry etching for forming a wiring groove and a through hole is performed.

【図6】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 6 is a process sectional view showing a copper wiring forming process of the present invention.

【図7】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 7 is a process sectional view showing a copper wiring forming process of the present invention.

【図8】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 8 is a process sectional view illustrating a copper wiring forming process of the present invention.

【図9】本発明の銅配線形成プロセスを示す工程断面図
である。
FIG. 9 is a process cross-sectional view showing a copper wiring forming process of the present invention.

【図10】本発明の銅配線形成プロセスを示す工程断面
図である。
FIG. 10 is a process sectional view showing the copper wiring forming process of the present invention.

【図11】本発明の銅配線形成プロセスを示す工程断面
図である。
FIG. 11 is a process cross-sectional view showing a copper wiring forming process of the present invention.

【図12】本発明の銅配線形成プロセスを示す工程断面
図である。
FIG. 12 is a process cross-sectional view showing a copper wiring forming process of the present invention.

【図13】銅配線上にスルーホールを形成するプロセス
を示す工程断面図である。
FIG. 13 is a process cross-sectional view showing a process for forming a through hole on a copper wiring.

【図14】銅配線上にスルーホールを形成するプロセス
を示す工程断面図である。
FIG. 14 is a process sectional view illustrating a process of forming a through hole on a copper wiring.

【符号の説明】[Explanation of symbols]

1 シリコン酸化膜 2 シリコン窒化膜 3 シリコン酸化膜 4 Ta膜 5 銅膜 6 シリコン窒化膜 7 シリコン酸化膜 8 シリコン窒化膜 9 シリコン酸化膜 10 エッチング残渣 12 レジスト膜 14 レジスト変質層 15 レジスト膜 16 レジスト変質層 17 Ta膜 18 銅膜 20 銅配線 21 シリコン酸化膜 22 レジスト膜 24 レジスト変質層 26 バリアメタル膜 27 タングステン膜 28 銅腐食部 50 配線溝 51 レジスト変質層 52 銅配線 53 ホール 54 レジスト変質層 55 銅配線 REFERENCE SIGNS LIST 1 silicon oxide film 2 silicon nitride film 3 silicon oxide film 4 Ta film 5 copper film 6 silicon nitride film 7 silicon oxide film 8 silicon nitride film 9 silicon oxide film 10 etching residue 12 resist film 14 resist deteriorated layer 15 resist film 16 resist deterioration Layer 17 Ta film 18 Copper film 20 Copper wiring 21 Silicon oxide film 22 Resist film 24 Resist deteriorated layer 26 Barrier metal film 27 Tungsten film 28 Copper corroded part 50 Wiring groove 51 Resist deteriorated layer 52 Copper wiring 53 Hole 54 Resist deteriorated layer 55 Copper wiring

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3205-21/3213 H01L 21/768

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 (a)半導体基板上に銅系金属膜を形成
した後、その上に絶縁膜を形成し、さらにその上にレジ
スト膜を形成する工程と、(b)前記レジスト膜をマス
クとしてドライエッチングを行い、前記絶縁膜中に前記
銅系金属膜に達する凹部を設ける工程と、(c)前記レ
ジスト膜の少なくとも一部を剥離処理する工程と、
(d)ベンゾトリアゾール誘導体を含むレジスト剥離液
を用いてウエット処理を行う工程と、(e)前記凹部内
に導電膜を埋め込む工程と、を含むことを特徴とする半
導体装置の製造方法。
(A) forming a copper-based metal film on a semiconductor substrate, forming an insulating film thereon, and further forming a resist film thereon; and (b) masking the resist film. Forming a recess reaching the copper-based metal film in the insulating film, and (c) stripping off at least a part of the resist film;
A method for manufacturing a semiconductor device, comprising: (d) performing a wet process using a resist stripper containing a benzotriazole derivative; and (e) embedding a conductive film in the recess.
【請求項2】 (a)半導体基板上に銅系金属膜を形成
した後、その上に銅拡散防止膜および絶縁膜をこの順で
形成し、さらにその上にレジスト膜を形成する工程と、
(b)前記レジスト膜をマスクとしてドライエッチング
を行い、前記絶縁膜中に前記銅拡散防止膜に達する凹部
を設ける工程と、(c)前記レジスト膜の少なくとも一
部を剥離処理する工程と、(d)ベンゾトリアゾール誘
導体を含むレジスト剥離液を用いてウエット処理を行う
工程と、(e)前記銅拡散防止膜を除去した後、前記凹
部内に導電膜を埋め込む工程と、を含むことを特徴とす
る半導体装置の製造方法。
(A) forming a copper-based metal film on a semiconductor substrate, forming a copper diffusion preventing film and an insulating film thereon in this order, and further forming a resist film thereon;
(B) a step of performing a dry etching using the resist film as a mask to provide a concave portion reaching the copper diffusion preventing film in the insulating film; and (c) a step of stripping at least a part of the resist film; d) performing a wet treatment using a resist stripper containing a benzotriazole derivative; and (e) embedding a conductive film in the recess after removing the copper diffusion preventing film. Semiconductor device manufacturing method.
【請求項3】 (e)工程で、前記銅拡散防止膜をドラ
イエッチングにより除去した後、このドライエッチング
の際に生じたエッチング残渣を、コリン含有液を用いた
処理により除去することを特徴とする請求項2に記載の
半導体装置の製造方法。
3. In the step (e), after the copper diffusion preventing film is removed by dry etching, an etching residue generated in the dry etching is removed by a treatment using a choline-containing solution. The method for manufacturing a semiconductor device according to claim 2.
【請求項4】 (d)工程のウエット処理により、
(b)工程のドライエッチングにより生じたレジスト変
質層を除去することを特徴とする請求項1乃至3いずれ
かに記載の半導体装置の製造方法。
4. The wet treatment of the step (d),
4. The method of manufacturing a semiconductor device according to claim 1, wherein the affected layer generated by the dry etching in the step (b) is removed.
【請求項5】 (c)工程と(d)工程との間に、前記
凹部の内壁に付着したエッチング残渣を除去する工程を
含むことを特徴とする請求項1乃至4いずれかに記載の
半導体装置の製造方法。
5. The semiconductor according to claim 1, further comprising a step of removing an etching residue attached to an inner wall of the recess between the steps (c) and (d). Device manufacturing method.
【請求項6】 前記エッチング残渣を除去する工程を、
アミン含有液を用いた処理により行うことを特徴とする
請求項5に記載の半導体装置の製造方法。
6. The step of removing the etching residue,
The method according to claim 5, wherein the method is performed by a treatment using an amine-containing liquid.
【請求項7】 (a)半導体基板上に銅系金属膜を形成
した後、その上に銅拡散防止膜、第一の絶縁膜、エッチ
ング阻止膜および第二の絶縁膜がこの順で積層してなる
多層膜を形成し、さらにその上に第一のレジスト膜を形
成する工程と、(b)第一のレジスト膜をマスクとして
ドライエッチングを行い、前記多層膜中に、前記銅系金
属膜に達する孔を設け、その後、第一のレジスト膜を除
去する工程と、(c)第二の絶縁膜上に第二のレジスト
膜を形成する工程と、(d)第二のレジスト膜をマスク
としてドライエッチングを行い、第二の絶縁膜中に前記
エッチング阻止膜に達する配線溝を形成する工程と、
(e)第二のレジスト膜の少なくとも一部を剥離処理す
る工程と、(f)ベンゾトリアゾール誘導体を含むレジ
スト剥離液を用いてウエット処理を行う工程と、(g)
前記孔および前記配線溝の内部に導電膜を埋め込む工程
と、を含むことを特徴とする半導体装置の製造方法。
7. (a) After a copper-based metal film is formed on a semiconductor substrate, a copper diffusion preventing film, a first insulating film, an etching stopper film, and a second insulating film are laminated thereon in this order. Forming a multi-layered film, and further forming a first resist film thereon, and (b) performing dry etching using the first resist film as a mask to form the copper-based metal film in the multi-layered film. Forming a hole reaching the first resist film, then removing the first resist film, (c) forming a second resist film on the second insulating film, and (d) masking the second resist film. Performing dry etching as a step of forming a wiring groove reaching the etching stopper film in the second insulating film;
(E) a step of stripping at least a part of the second resist film, (f) a wet step using a resist stripper containing a benzotriazole derivative, and (g)
Embedding a conductive film in the hole and the wiring groove.
【請求項8】 (a)半導体基板上に銅系金属膜を形成
した後、その上に銅拡散防止膜、第一の絶縁膜、エッチ
ング阻止膜および第二の絶縁膜がこの順で積層してなる
多層膜を形成し、さらにその上に第一のレジスト膜を形
成する工程と、(b)第一のレジスト膜をマスクとして
ドライエッチングを行い、前記多層膜中に、銅拡散防止
膜に達する孔を設け、その後、第一のレジスト膜を除去
する工程と、(c)第二の絶縁膜上に第二のレジスト膜
を形成する工程と、(d)第二のレジスト膜をマスクと
してドライエッチングを行い、第二の絶縁膜中に前記エ
ッチング阻止膜に達する配線溝を形成する工程と、
(e)第二のレジスト膜の少なくとも一部を剥離処理す
る工程と、(f)ベンゾトリアゾール誘導体を含むレジ
スト剥離液を用いてウエット処理を行う工程と、(g)
前記銅拡散防止膜を除去した後、前記孔および前記配線
溝の内部に導電膜を埋め込む工程と、を含むことを特徴
とする半導体装置の製造方法。
8. (a) After a copper-based metal film is formed on a semiconductor substrate, a copper diffusion preventing film, a first insulating film, an etching stopper film, and a second insulating film are laminated thereon in this order. Forming a multi-layered film, and further forming a first resist film thereon, and (b) performing dry etching using the first resist film as a mask to form a copper diffusion preventing film in the multi-layered film. A step of forming a hole to reach, and then removing the first resist film; (c) a step of forming a second resist film on the second insulating film; and (d) using the second resist film as a mask. Performing dry etching to form a wiring groove reaching the etching stopper film in the second insulating film;
(E) a step of stripping at least a portion of the second resist film, (f) a wet step using a resist stripper containing a benzotriazole derivative, and (g)
Burying a conductive film inside the hole and the wiring groove after removing the copper diffusion preventing film.
【請求項9】 (g)工程で、前記銅拡散防止膜をドラ
イエッチングにより除去した後、このドライエッチング
の際に生じたエッチング残渣を、コリン含有液を用いた
処理により除去することを特徴とする請求項8に記載の
半導体装置の製造方法。
9. In the step (g), after the copper diffusion preventing film is removed by dry etching, an etching residue generated during the dry etching is removed by a treatment using a choline-containing solution. The method of manufacturing a semiconductor device according to claim 8.
【請求項10】 (f)工程のウエット処理により、
(d)工程のドライエッチングにより生じたレジスト変
質層を除去することを特徴とする請求項7乃至9いずれ
かに記載の半導体装置の製造方法。
10. The wet treatment in the step (f),
The method for manufacturing a semiconductor device according to claim 7, wherein the deteriorated resist layer generated by the dry etching in the step (d) is removed.
【請求項11】 (e)工程と(f)工程との間に、前
記孔または前記配線溝の内壁に付着したエッチング残渣
を除去する工程を含むことを特徴とする請求項7乃至1
0いずれかに記載の半導体装置の製造方法。
11. The method according to claim 7, further comprising a step of removing an etching residue attached to the hole or the inner wall of the wiring groove between the steps (e) and (f).
0. A method for manufacturing a semiconductor device according to any one of [1] to [10].
【請求項12】 前記エッチング残渣を除去する工程
を、アミン含有液を用いた処理により行うことを特徴と
する請求項11に記載の半導体装置の製造方法。
12. The method according to claim 11, wherein the step of removing the etching residue is performed by a process using an amine-containing solution.
【請求項13】 前記ベンゾトリアゾール誘導体を含む
レジスト剥離液が、フッ化水素酸と金属イオンを含まな
い塩基との塩をさらに含むことを特徴とする請求項1乃
至12いずれかに記載の半導体装置の製造方法。
13. The semiconductor device according to claim 1, wherein the resist stripping solution containing the benzotriazole derivative further contains a salt of hydrofluoric acid and a base not containing a metal ion. Manufacturing method.
JP25761899A 1999-09-10 1999-09-10 Method for manufacturing semiconductor device Expired - Fee Related JP3298628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25761899A JP3298628B2 (en) 1999-09-10 1999-09-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25761899A JP3298628B2 (en) 1999-09-10 1999-09-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2001085521A JP2001085521A (en) 2001-03-30
JP3298628B2 true JP3298628B2 (en) 2002-07-02

Family

ID=17308770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25761899A Expired - Fee Related JP3298628B2 (en) 1999-09-10 1999-09-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3298628B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803625B2 (en) * 2001-09-04 2011-10-26 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
KR20030043724A (en) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 Method of manufacturing semiconductor device
JP4778660B2 (en) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP3516446B2 (en) * 2002-04-26 2004-04-05 東京応化工業株式会社 Photoresist stripping method

Also Published As

Publication number Publication date
JP2001085521A (en) 2001-03-30

Similar Documents

Publication Publication Date Title
JP5431630B2 (en) Composition substrate for removing etching residue and use thereof
KR101082993B1 (en) Separation-material composition for photo-resist and manufacturing methods of semiconductor device
KR101608952B1 (en) Liquid composition for semiconductor element cleaning and method for cleaning semiconductor element
TWI516586B (en) Cleaning liquid composition, cleaning method for semiconductor element, and manufacturing method of semiconductor element
KR102533069B1 (en) Liquid composition for cleaning semiconductor element, method for cleaning semiconductor element, and method for manufacturing semiconductor element
JP3389166B2 (en) Stripping composition for resist
JP5146445B2 (en) Cleaning composition and method for manufacturing semiconductor device
US6787293B2 (en) Photoresist residue remover composition
KR20170085483A (en) Semiconductor element cleaning solution that suppresses damage to tungsten-containing materials, and method for cleaning semiconductor element using same
US10301581B2 (en) Liquid composition for cleaning semiconductor device, method for cleaning semiconductor device, and method for fabricating semiconductor device
JP2002289569A (en) Residue release agent composition and its application method
JP3820545B2 (en) Resist stripping composition and method for manufacturing semiconductor device using the same
JP3298628B2 (en) Method for manufacturing semiconductor device
JP2003313594A (en) Detergent solution and method for producing semiconductor device
JP4086567B2 (en) Manufacturing method of semiconductor device
JP4530146B2 (en) Cleaning solution and cleaning method.
US6602789B2 (en) Method of forming a metal line in a semiconductor memory device
JPH0962013A (en) Cleaner for semiconductor device and production of semiconductor device
JP2009031791A (en) Separation-material composition for resist and manufacturing method of semiconductor device
JP2006059908A (en) Cleaning liquid and cleaning method
JPH09283481A (en) Washing liquid for semiconductor circuit and manufacture of semiconductor circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080419

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090419

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100419

LAPS Cancellation because of no payment of annual fees