KR100835826B1 - Metal wire and method of manufacturing the same - Google Patents

Metal wire and method of manufacturing the same Download PDF

Info

Publication number
KR100835826B1
KR100835826B1 KR1020060121937A KR20060121937A KR100835826B1 KR 100835826 B1 KR100835826 B1 KR 100835826B1 KR 1020060121937 A KR1020060121937 A KR 1020060121937A KR 20060121937 A KR20060121937 A KR 20060121937A KR 100835826 B1 KR100835826 B1 KR 100835826B1
Authority
KR
South Korea
Prior art keywords
pattern
barrier
aluminum
metal
film
Prior art date
Application number
KR1020060121937A
Other languages
Korean (ko)
Inventor
황상일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060121937A priority Critical patent/KR100835826B1/en
Application granted granted Critical
Publication of KR100835826B1 publication Critical patent/KR100835826B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A metal line and a manufacturing method thereof are provided to prevent diffusion of metal ions from an aluminum pattern by covering a side of an aluminum pattern of a metal line with a tantalum nitride. A barrier metal pattern(22) is formed on a semiconductor substrate. An aluminum pattern(24) is arranged on the barrier metal pattern. A scattered reflection prevention pattern(26) is arranged on the aluminum pattern. A barrier pattern(28) is formed to cover sidewalls of the barrier metal pattern, the aluminum pattern, and the scattered reflection prevention pattern. An interlayer dielectric is formed on the semiconductor substrate including the barrier metal pattern, the aluminum pattern, the scattered reflection prevention pattern, and the barrier pattern. The interlayer dielectric includes a via hole for exposing a part of an upper surface of the scattered reflection prevention pattern.

Description

금속 배선 및 이의 제조 방법{METAL WIRE AND METHOD OF MANUFACTURING THE SAME}Metal wiring and its manufacturing method {METAL WIRE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 일실시예에 의한 금속 배선을 도시한 단면도이다.1 is a cross-sectional view showing a metal wiring according to an embodiment of the present invention.

도 2 내지 도 4는 본 발명의 일실시예에 의한 금속 배선의 형성 방법을 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of forming metal wirings according to an embodiment of the present invention.

본 발명은 금속 배선 및 이의 제조 방법에 관한 것으로, 보다 구체적으로 본 발명은 금속 이온의 확산 방지 및 비아홀을 형성할 때 사용되는 식각액에 의하여 손상되지 않는 금속 배선 및 이의 제조 방법에 관한 것이다.The present invention relates to a metal wiring and a method for manufacturing the same, and more particularly, the present invention relates to a metal wiring and a method for manufacturing the same, which is not damaged by an etchant used to prevent diffusion of metal ions and to form a via hole.

최근, 반도체 소자 제조 분야에서 금속 배선은 주로 알루미늄이 널리 사용되고 있으며, 최근 들어, 알루미늄에 비하여 전기적 저항이 낮은 구리를 금속 배선으로 이용하기 위한 개발이 진행되고 있다. 그러나, 구리 배선의 경우 일반적인 금속 배선 형성 방법으로는 구현이 어렵기 때문에 아직까지 널리 상용화되지 못하고 있고 최근까지도 알루미늄 배선이 널리 사용되고 있다.Recently, aluminum is widely used as a metal wiring in the semiconductor device manufacturing field, and in recent years, development for using copper having a lower electrical resistance than aluminum as a metal wiring has been in progress. However, in the case of copper wiring, since it is difficult to implement with a general metal wiring forming method, it has not been widely commercialized yet, and aluminum wiring has been widely used until recently.

알루미늄 배선은 안정적인 패터닝이 가능한 반면 반도체 소자가 동작될 알루 미늄 배선에 흐르는 전류 및 알루미늄 배선의 저항에 의하여 발생되는 주울 열에 의하여 전자 이동(electromigration, EM) 또는 외부 확산이 일어나게 되고 이 결과 반도체 소자의 전기적 특성을 저하시킨다.While aluminum wiring can be stably patterned, electromigration (EM) or external diffusion occurs due to Joule heat generated by the current flowing through the aluminum wiring on which the semiconductor device is to be operated and the resistance of the aluminum wiring. Decreases the properties.

특히, 알루미늄 금속배선의 경우, 전자 이동에 기인해서 보이드(void), 또는, 힐락(hillock) 및 단선과 같은 치명적인 결함이 발생될 수 있다.In particular, in the case of aluminum metal wiring, due to electron movement, fatal defects such as voids or hillocks and disconnections may occur.

이러한 전자 이동 현상은 알루미늄 금속배선의 선폭 및 두께의 감소에 의하여 빈번하게 발생된다.This electron transfer phenomenon is frequently caused by the reduction in the line width and thickness of the aluminum metal wiring.

따라서, 종래 알루미늄 배선을 포함한 대부분의 금속배선은 그 하부에 베리어막(barrier layer)이 형성되고, 알루미늄 배선의 상부에 난반사막(Anti Reflective Coating layer)이 배치된다. 베리어막은 금속막의 접착력 증대 및 기판 실리콘과의 반응을 억제시키도록 기능하고, 난반사막은 식각 프로파일을 유지시키는 기능을 한다.Therefore, most of the metal wirings including the aluminum wirings are formed with a barrier layer on the bottom thereof, and an anti-reflective coating layer is disposed on the aluminum wiring. The barrier film functions to increase the adhesion of the metal film and to suppress the reaction with the substrate silicon, and the diffuse reflection film functions to maintain the etching profile.

그러나, 종래 베리어막-알루미늄 배선-난반사막의 구조를 갖는 금속 배선의 경우, 알루미늄 배선의 측면이 노출되어 있다. 3층 구조를 갖는 금속 배선은 층간 절연막에 의하여 덮이고 패터닝되어 층간 절연막에는 금속 배선을 노출하는 비아홀이 형성된다.However, in the case of the metal wiring having the structure of the conventional barrier film-aluminum wiring-reflective film, the side surface of the aluminum wiring is exposed. The metal wiring having a three-layer structure is covered and patterned by an interlayer insulating film so that a via hole exposing the metal wiring is formed in the interlayer insulating film.

이때, 비아홀이 금속 배선의 난반사막과 정확하게 정렬될 경우 문제가 발생되지 않으나 비아홀 및 금속 배선의 정렬이 불량할 경우 비아홀은 금속 배선중 난반사막의 일부 및 금속 배선의 측면을 노출시킨다. 이로서 금속 배선의 알루미늄 배선은 비아홀에 의하여 노출되고, 층간 절연막을 패터닝하기 위한 식각액에 의하 여 알루미늄 배선이 함께 식각되어 손상되는 문제점을 갖는다.If the via holes are not exactly aligned with the diffuse reflection film of the metal wires, no problem occurs. If the via holes and the metal wires are poorly aligned, the via holes expose part of the diffuse reflection film and the side surfaces of the metal wires. As a result, the aluminum wiring of the metal wiring is exposed by the via hole, and the aluminum wiring is etched and damaged together by an etchant for patterning the interlayer insulating film.

따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로서, 본 발명의 하나의 목적은 층간 절연막에 형성되는 비아홀의 정렬 불량에도 불구하고 알루미늄 배선의 손상을 방지한 금속 배선을 제공함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and one object of the present invention is to provide a metal wiring which prevents damage to aluminum wiring despite misalignment of via holes formed in an interlayer insulating film.

본 발명의 다른 목적은 상기 금속 배선의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the metal wiring.

이와 같은 본 발명의 하나의 목적을 구현하기 위한 금속 배선은 반도체 기판상에 형성된 장벽 금속 패턴, 장벽 금속 패턴 상에 배치된 알루미늄 패턴, 알루미늄 패턴 상에 배치된 난반사 방지 패턴 및 장벽 금속 패턴, 알루미늄 패턴 및 난반사 방지 패턴의 측벽을 덮어 알루미늄 패턴의 측벽이 식각을 방지하는 베리어 패턴을 포함한다.The metal wiring for implementing one object of the present invention is a barrier metal pattern formed on a semiconductor substrate, an aluminum pattern disposed on the barrier metal pattern, the diffuse reflection prevention pattern and barrier metal pattern disposed on the aluminum pattern, aluminum pattern And a barrier pattern covering the sidewalls of the diffuse reflection prevention pattern to prevent etching of the sidewalls of the aluminum pattern.

본 발명의 다른 목적을 구현하기 위한 금속 배선의 제조 방법은 반도체 기판상에 장벽 금속 패턴, 장벽 금속 패턴 상에 배치된 알루미늄 패턴, 알루미늄 패턴 상에 배치된 난반사 방지 패턴을 포함하는 예비 금속 배선을 형성하는 단계, 예비 금속 배선을 덮는 베리어막을 형성하는 단계 및 난반사 방지 패턴이 노출될 때까지 베리어막을 블랭킷 식각하여 예비 금속 배선의 양측면을 덮는 베리어 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a metal wiring, wherein a preliminary metal wiring including a barrier metal pattern, an aluminum pattern disposed on the barrier metal pattern, and an anti-reflective pattern disposed on the aluminum pattern is formed on the semiconductor substrate. And forming a barrier layer covering the preliminary metal lines and blanket forming the barrier layer to expose both sides of the preliminary metal lines until the barrier reflection pattern is exposed.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 금속 배선 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한 되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a metal wire and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and the general knowledge in the art. Those skilled in the art can implement the present invention in various other forms without departing from the technical spirit of the present invention.

금속 배선Metal wiring

도 1은 본 발명의 일실시예에 의한 금속 배선을 도시한 단면도이다.1 is a cross-sectional view showing a metal wiring according to an embodiment of the present invention.

도 1을 참조하면, 참조부호 10은 금속 배선의 하부에 배치된 하부 구조물이다. 본 실시예에서, 하부 구조물은 반도체 기판 또는 층간 절연막일 수 있다.Referring to FIG. 1, reference numeral 10 is a lower structure disposed under a metal wire. In this embodiment, the lower structure may be a semiconductor substrate or an interlayer insulating film.

하부 구조물(10) 상에는 장벽 금속 패턴(22), 알루미늄 패턴(24), 난반사 방지 패턴(26) 및 베리어 패턴(28)을 포함하는 금속 배선(30)이 배치된다.The metal wire 30 including the barrier metal pattern 22, the aluminum pattern 24, the diffuse reflection prevention pattern 26, and the barrier pattern 28 is disposed on the lower structure 10.

본 실시예에서, 장벽 금속 패턴(22)은 알루미늄 패턴(24)으로부터 알루미늄이 하부 구조물(10)로 확산되는 것을 방지한다. 본 실시예에서, 장벽 금속 패턴(22)은 질화티타늄(TiN)을 포함하는 것이 바람직하다.In this embodiment, the barrier metal pattern 22 prevents aluminum from diffusing from the aluminum pattern 24 into the underlying structure 10. In the present embodiment, the barrier metal pattern 22 preferably includes titanium nitride (TiN).

한편, 난반사 방지 패턴(26)은 장벽 금속 패턴(22) 상에 배치된 알루미늄 패턴(24)의 상면에 배치된다. 난반사 방지 패턴(26)은 알루미늄 패턴(24)으로부터 전자 이동 또는 외부 확산을 방지한다. 본 실시예에서, 난반사 방지 패턴(26)은 질화티타늄을 포함하는 것이 바람직하다.On the other hand, the diffuse reflection prevention pattern 26 is disposed on the upper surface of the aluminum pattern 24 disposed on the barrier metal pattern 22. The diffuse reflection prevention pattern 26 prevents electron migration or external diffusion from the aluminum pattern 24. In the present embodiment, it is preferable that the diffuse reflection prevention pattern 26 includes titanium nitride.

베리어 패턴(28)은 장벽 금속 패턴(22)의 양쪽 측벽, 알루미늄 패턴(24)의 양쪽 측벽 및 난반사 방지 패턴(26)의 양쪽 측벽에 각각 형성되어 알루미늄 패턴(24)의 노출된 측벽을 덮는다.The barrier pattern 28 is formed on both sidewalls of the barrier metal pattern 22, both sidewalls of the aluminum pattern 24, and both sidewalls of the diffuse reflection prevention pattern 26, respectively, to cover the exposed sidewalls of the aluminum pattern 24.

베리어 패턴(28)으로 알루미늄 패턴(24)의 노출된 측벽을 덮음으로써 노출된 알루미늄 패턴(24)의 측벽으로부터 알루미늄이 외부 확산을 방지할 수 있을 뿐만 아니라 금속 배선(30)을 노출하는 비아 홀이 금속 배선(30)에 대하여 부정확하게 정렬되어 알루미늄 패턴(24)의 측벽이 비아 홀을 형성하는 도중 손상되는 것을 방지할 수 있다.By covering the exposed sidewalls of the aluminum pattern 24 with the barrier pattern 28, not only can aluminum prevent external diffusion from the sidewalls of the exposed aluminum pattern 24, but also via holes exposing the metal wiring 30. It may be incorrectly aligned with respect to the metal wiring 30 to prevent the sidewall of the aluminum pattern 24 from being damaged during the formation of the via hole.

본 실시예에서, 베리어 패턴(28)은 난반사 방지 패턴(26)의 상면에는 형성되지 않고 난반사 방지 패턴(26)의 측벽, 알루미늄 패턴(24)의 측벽 및 장벽 금속 패턴(22)의 측벽만을 선택적으로 덮는다.In this embodiment, the barrier pattern 28 is not formed on the upper surface of the anti-reflective pattern 26, and only the sidewall of the anti-reflective pattern 26, the sidewall of the aluminum pattern 24, and the sidewall of the barrier metal pattern 22 are selectively selected. Cover with.

본 실시에에서, 베리어 패턴(28)은, 예를 들어, 탄탈륨나이트라이드(TaN) 물질을 포함하는 것이 바람직하다.In this embodiment, the barrier pattern 28 preferably comprises, for example, tantalum nitride (TaN) material.

금속 배선의 형성 방법How to Form Metal Wiring

도 2 내지 도 4는 본 발명의 일실시예에 의한 금속 배선의 형성 방법을 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of forming metal wirings according to an embodiment of the present invention.

도 2를 참조하면, 참조부호 10으로 도시된 하부 구조물 상에는 장벽 금속막(미도시), 알루미늄막(미도시) 및 난반사 방지막이 순차적으로 형성된다.Referring to FIG. 2, a barrier metal film (not shown), an aluminum film (not shown), and an antireflection film are sequentially formed on the lower structure indicated by reference numeral 10.

본 실시예에서, 장벽 금속막은, 예를 들어, 화학 기상 증착(CVD) 공정에 의하여 형성되며, 장벽 금속막은 질화티타늄을 포함한다. 알루미늄막은, 예를 들어, 물리적 기상 증착(PVD) 공정에 의하여 형성된다. 난반사 방지막은, 예를 들어, CVD 공정에 의하여 형성되며, 난반사 방지 패턴(26)은 질화티타늄을 포함한다.In this embodiment, the barrier metal film is formed by, for example, a chemical vapor deposition (CVD) process, and the barrier metal film includes titanium nitride. The aluminum film is formed by, for example, a physical vapor deposition (PVD) process. The diffuse reflection prevention film is formed by, for example, a CVD process, and the diffuse reflection prevention pattern 26 includes titanium nitride.

장벽 금속막, 알루미늄막 및 난반사 방지막이 순차적으로 형성된 후, 난반사 방지막의 상면에는 전면적에 걸쳐 포토레지스트 필름이 형성되고, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝되어 난반사 방지막의 상면에는 포토레지스트 패턴이 형성된다.After the barrier metal film, the aluminum film, and the antireflection film are sequentially formed, a photoresist film is formed on the upper surface of the antireflection film over the entire area, and the photoresist film is patterned by a photo process including an exposure process and a developing process to prevent the diffuse reflection film. A photoresist pattern is formed on the top surface of the substrate.

이어서, 난반사 방지막, 알루미늄막 및 장벽 금속막들은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝되고, 이 결과 난반사 방지 패턴(26), 알루미늄 패턴(24) 및 장벽 금속 패턴(22)으로 이루어진 예비 금속 배선(29)이 하부 구조물(10) 상에 형성된다.Subsequently, the antireflection film, the aluminum film, and the barrier metal films are patterned by using the photoresist pattern as an etching mask, and as a result, the preliminary metal wiring including the antireflective pattern 26, the aluminum pattern 24, and the barrier metal pattern 22. 29 is formed on the lower structure 10.

이어서, 예비 금속 배선(29)을 덮는 베리어막(28a)이 형성된다. 본 실시예에서, 베리어막(28a)은 탄탈륨 나이트라이드(TaN)을 포함하며, 베리어막(28a)은 약 200Å 내지 약 300Å의 두께로 형성된다.Subsequently, a barrier film 28a covering the preliminary metal wiring 29 is formed. In this embodiment, the barrier film 28a includes tantalum nitride (TaN), and the barrier film 28a is formed to a thickness of about 200 kPa to about 300 kPa.

도 1을 다시 참조하면, 예비 금속 배선(29)을 덮는 베리어막(28)이 형성된 후, 베리어막(28a)은 예비 금속 배선(29)의 난반사 방지 패턴(26)이 노출될 때까지 블랭킷 식각된다. 베리어막(28a)이 블랭킷 식각됨에 따라 난반사 방지 패턴(26) 및 하부 구조물(10)상에 배치된 베리어막(28a)은 제거되고, 이 결과 예비 금속 배선(29)의 양측벽에는 베리어 패턴(28)이 형성된 금속 배선(30)이 형성된다.Referring back to FIG. 1, after the barrier film 28 covering the preliminary metal wiring 29 is formed, the barrier film 28a is etched by the blanket until the diffuse reflection prevention pattern 26 of the preliminary metal wiring 29 is exposed. do. As the barrier film 28a is blanket-etched, the barrier film 28a disposed on the diffuse reflection prevention pattern 26 and the lower structure 10 is removed, and as a result, barrier patterns (2) are formed on both sidewalls of the preliminary metal wiring 29. A metal wiring 30 on which 28 is formed is formed.

본 실시예에서, 베리어막(28a)을 블랭킷 식각할 때, 베리어막(28a)는 건식 식각 공정에 의하여 식각 되고, 건식 식각 공정에 사용되는 소스 가스는 Cl2 가스 및 CHF3 가스이며, 건식 식각 공정 조건은 압력 10mT, 소오스 파워 1000W 및 바이어스 파워 80W, 80sccm 내지 120sccm의 Cl2 가스 유량 및 5sccm 내지 10 sccm의 CHF3 가스 유량에서 10 내지 15초 동안 건식 식각 공정을 수행한다.In the present embodiment, when the barrier film 28a is blanket-etched, the barrier film 28a is etched by a dry etching process, and source gases used in the dry etching process are Cl 2 gas and CHF 3 gas, and dry etching The process conditions are a dry etching process for 10 to 15 seconds at a pressure 10mT, source power 1000W and bias power 80W, Cl 2 gas flow rate of 80sccm to 120sccm and CHF 3 gas flow rate of 5sccm to 10sccm.

베리어 패턴(28)은 예비 금속 배선(29)에 포함된 알루미늄 패턴(24)의 측벽을 덮어 알루미늄 패턴(24)으로부터 금속 이온이 확산되는 것을 방지 및 알루미늄 패턴(24)이 식각액에 의하여 식각되는 것을 방지한다.The barrier pattern 28 covers sidewalls of the aluminum pattern 24 included in the preliminary metal wiring 29 to prevent diffusion of metal ions from the aluminum pattern 24 and to prevent the aluminum pattern 24 from being etched by the etchant. prevent.

도 4는 도 3에 도시된 금속 배선을 노출하는 비아 홀을 갖는 층간 절연막을 도시한 단면도이다.FIG. 4 is a cross-sectional view illustrating an interlayer insulating layer having via holes exposing the metal lines illustrated in FIG. 3.

도 4를 참조하면, 베리어 패턴(28)이 형성된 금속 배선(30)이 형성된 후, 하부 구조물(10) 상에는 층간 절연막(52)이 형성된다. 이후, 층간 절연막(52) 상에는 포토레지스트 패턴(미도시)이 형성되고, 층간 절연막(52)은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝되어 비아홀(50)이 형성된다.Referring to FIG. 4, after the metal wiring 30 having the barrier pattern 28 is formed, an interlayer insulating layer 52 is formed on the lower structure 10. Thereafter, a photoresist pattern (not shown) is formed on the interlayer insulating layer 52, and the interlayer insulating layer 52 is patterned using the photoresist pattern as an etching mask to form a via hole 50.

이때, 비아홀(50)의 형성 위치가 지정된 위치로부터 벗어날 경우, 금속 배선(30)의 난반사 방지 패턴(26)의 상면의 일부 및 금속 배선(30)의 베리어 패턴(28)의 일부가 비아 홀(50)에 의하여 노출된다.At this time, when the formation position of the via hole 50 deviates from the designated position, a part of the upper surface of the diffuse reflection prevention pattern 26 of the metal wire 30 and a part of the barrier pattern 28 of the metal wire 30 become the via hole ( 50).

비아 홀(50)에 의하여 금속 배선(30)의 베리어 패턴(28)이 노출되더라도 금속 배선(30)에 포함된 알루미늄 패턴(24)은 비아 홀(50)을 식각하는 식각액에 의하여 손상되지 않게 된다.Even though the barrier pattern 28 of the metal wiring 30 is exposed by the via hole 50, the aluminum pattern 24 included in the metal wiring 30 is not damaged by the etchant that etches the via hole 50. .

즉, 베리어 패턴(28)은 금속 배선(30)의 알루미늄 패턴(24)에 포함된 금속 이온의 확산을 방지 및 금속 배선(30)을 덮는 층간 절연막(52) 중 금속 배선(30)을 노출하는 비아홀(50)을 형성하는 식각액에 의하여 알루미늄 패턴(24)이 손상되는 것을 방지한다.That is, the barrier pattern 28 prevents the diffusion of metal ions included in the aluminum pattern 24 of the metal wiring 30 and exposes the metal wiring 30 of the interlayer insulating film 52 covering the metal wiring 30. The aluminum pattern 24 may be prevented from being damaged by the etchant forming the via hole 50.

이상에서 상세하게 설명한 바에 의하면, 금속 배선의 알루미늄 패턴의 측면을 탄탈륨 나이트라이드로 덮어 알루미늄 패턴으로부터 금속 이온이 확산되는 것을 방지 및 알루미늄 패턴이 식각액으로부터 손상되는 것을 방지하는 효과를 갖는다.As described above in detail, the side surface of the aluminum pattern of the metal wiring is covered with tantalum nitride to prevent diffusion of metal ions from the aluminum pattern and to prevent the aluminum pattern from being damaged from the etchant.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

Claims (9)

반도체 기판상에 형성된 장벽 금속 패턴;A barrier metal pattern formed on the semiconductor substrate; 상기 장벽 금속 패턴 상에 배치된 알루미늄 패턴;An aluminum pattern disposed on the barrier metal pattern; 상기 알루미늄 패턴 상에 배치된 난반사 방지 패턴;An anti-reflective pattern disposed on the aluminum pattern; 상기 장벽 금속 패턴, 상기 알루미늄 패턴 및 상기 난반사 방지 패턴의 측벽을 덮는 베리어 패턴;A barrier pattern covering sidewalls of the barrier metal pattern, the aluminum pattern, and the anti-reflective pattern; 상기 장벽 금속 패턴, 상기 알루미늄 패턴, 상기 난반사 방지 패턴 및 상기 베리어 패턴이 형성된 상기 반도체 기판 상에 형성되며, 상기 난반사 방지 패턴의 상면 일부를 노출시키는 비아홀이 형성된 층간 절연막을 포함하는 것을 특징으로 하는 금속 배선.And an interlayer insulating layer formed on the semiconductor substrate on which the barrier metal pattern, the aluminum pattern, the diffuse reflection prevention pattern, and the barrier pattern are formed, and having a via hole exposing a portion of an upper surface of the diffuse reflection prevention pattern. Wiring. 제1항에 있어서, 상기 장벽 금속 패턴 및 상기 난반사 방지 패턴은 질화티타늄(TiN)을 포함하는 것을 특징으로 하는 금속 배선.The metal line of claim 1, wherein the barrier metal pattern and the anti-reflective pattern include titanium nitride (TiN). 제1항에 있어서, 상기 베리어 패턴은 탄탈륨나이트라이드(TaN)을 포함하는 것을 특징으로 하는 금속 배선.The metal wiring of claim 1, wherein the barrier pattern comprises tantalum nitride (TaN). 반도체 기판상에 장벽 금속 패턴, 상기 장벽 금속 패턴 상에 배치된 알루미늄 패턴, 상기 알루미늄 패턴 상에 배치된 난반사 방지 패턴을 포함하는 예비 금속 배선을 형성하는 단계;Forming a preliminary metal wiring on the semiconductor substrate, the preliminary metal wiring including a barrier metal pattern, an aluminum pattern disposed on the barrier metal pattern, and an anti-reflective pattern disposed on the aluminum pattern; 상기 예비 금속 배선을 덮는 베리어막을 형성하는 단계;Forming a barrier film covering the preliminary metal wiring; 상기 난반사 방지 패턴이 노출될 때까지 상기 베리어막을 블랭킷 식각하여 상기 예비 금속 배선의 양측면을 덮는 베리어 패턴을 형성하는 단계;Blanket etching the barrier layer until the diffuse reflection prevention pattern is exposed to form barrier patterns covering both sides of the preliminary metal wiring; 상기 장벽 금속 패턴, 상기 알루미늄 패턴, 상기 난반사 방지 패턴 및 상기 베리어 패턴이 형성된 상기 반도체 기판 상에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate on which the barrier metal pattern, the aluminum pattern, the diffuse reflection prevention pattern, and the barrier pattern are formed; 상기 층간 절연막을 패터닝하여 상기 난반사 방지 패턴의 상면 일부를 노출시키는 비아홀을 형성하는 단계를 포함하는 금속 배선의 형성 방법.Patterning the interlayer insulating film to form a via hole exposing a portion of an upper surface of the diffuse reflection prevention pattern. 제4항에 있어서, 상기 장벽 금속 패턴 및 상기 난반사 방지 패턴은 질화티타늄을 포함하는 것을 특징으로 하는 금속 배선의 형성 방법.The method of claim 4, wherein the barrier metal pattern and the anti-reflective pattern include titanium nitride. 제4항에 있어서, 상기 베리어막은 탄탈륨 나이트라이드(TaN)를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.The method of claim 4, wherein the barrier layer comprises tantalum nitride (TaN). 제4항에 있어서, 상기 베리어막은 200Å 내지 300Å의 두께로 형성된 것을 특징으로 하는 금속 배선 형성 방법.The method of claim 4, wherein the barrier film is formed to a thickness of 200 kPa to 300 kPa. 제4항에 있어서, 상기 베리어막을 블랭킷 식각하는 단계에서 상기 베리어막은 건식 식각되고, 상기 건식 식각에 사용되는 소스 가스는 Cl2 가스 및 CHF3 가스인 것을 특징으로 하는 금속 배선 형성 방법.The method of claim 4, wherein in the blanket etching of the barrier film, the barrier film is dry etched, and the source gas used for the dry etching is Cl 2 gas and CHF 3 gas. 제4항에 있어서, The method of claim 4, wherein 상기 비아홀은 상기 베리어 패턴의 일부를 노출시키는 것을 특징으로 하는 금속 배선 형성 방법.And the via hole exposes a portion of the barrier pattern.
KR1020060121937A 2006-12-05 2006-12-05 Metal wire and method of manufacturing the same KR100835826B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060121937A KR100835826B1 (en) 2006-12-05 2006-12-05 Metal wire and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121937A KR100835826B1 (en) 2006-12-05 2006-12-05 Metal wire and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100835826B1 true KR100835826B1 (en) 2008-06-05

Family

ID=39770300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121937A KR100835826B1 (en) 2006-12-05 2006-12-05 Metal wire and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100835826B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027159A (en) * 1998-10-27 2000-05-15 김영환 Method for forming metal line of semiconductor device
KR20020011477A (en) * 2000-08-02 2002-02-09 박종섭 The method of fabricating metal-line utilized metal-capping layer in damascene structure
KR20040059982A (en) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 Method for fabrication of conduction pattern of semiconductor device
KR20050070523A (en) * 2003-12-30 2005-07-07 주식회사 하이닉스반도체 Method of forming metal wiring in flash memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027159A (en) * 1998-10-27 2000-05-15 김영환 Method for forming metal line of semiconductor device
KR20020011477A (en) * 2000-08-02 2002-02-09 박종섭 The method of fabricating metal-line utilized metal-capping layer in damascene structure
KR20040059982A (en) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 Method for fabrication of conduction pattern of semiconductor device
KR20050070523A (en) * 2003-12-30 2005-07-07 주식회사 하이닉스반도체 Method of forming metal wiring in flash memory device

Similar Documents

Publication Publication Date Title
JPH09153545A (en) Semiconductor device and is manufacture
JP2006339584A (en) Semiconductor device and its manufacturing method
KR100880312B1 (en) Method for forming metal line of semiconductor memory device
KR100835826B1 (en) Metal wire and method of manufacturing the same
JP2004128074A (en) Manufacturing method of semiconductor device
KR100595856B1 (en) Method for fabricating the semiconductor device
KR100914450B1 (en) Method for fabricating metal line of semiconductor device
KR100571696B1 (en) Method For Manufacturing Semiconductor Devices
KR101255937B1 (en) Method for forming via hole in display device and device having via hole
KR101113768B1 (en) Method for manufacturing semiconductor device using dual damascene process
KR100737701B1 (en) Method of manufacturing wire in a semiconductor device
KR100379530B1 (en) method for forming dual damascene of semiconductor device
JPH0582521A (en) Conductive constitution for integrated circuit
KR100268899B1 (en) Method for forming metal line of semiconductor device the same
KR20030002942A (en) Method for forming metal interconnection in semiconductor device
KR100861838B1 (en) Method for forming the metal line of a semiconductor device
US8592229B2 (en) Method for forming dual damascene structure
KR100596793B1 (en) Method of metal wiring of semiconductor device
KR20040085473A (en) Methods of forming semiconductor device having metal patterns
KR100685137B1 (en) Method for forming copper metal line and semiconductor device including the same
KR100577010B1 (en) Method For Forming The Metal Line Using Single Dmascence Process
KR100707657B1 (en) Method for forming copper metal line in semiconductor device
KR100580580B1 (en) Method for forming of metal wiring layer in semiconductor device
KR20060030200A (en) Method of forming a metal wiring layer in a semiconductor device
KR20010053650A (en) Method of forming metal wires

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee