KR100577010B1

KR100577010B1 - Method For Forming The Metal Line Using Single Dmascence Process

Info

Publication number: KR100577010B1
Application number: KR1019990026472A
Authority: KR
Inventors: 문병오
Original assignee: 매그나칩 반도체 유한회사
Priority date: 1999-07-02
Filing date: 1999-07-02
Publication date: 2006-05-10
Also published as: KR20010008565A

Abstract

본 발명은, 단일상감법을 이용한 구리배선형성방법에 관한 것으로서, 알루미늄플러그를 사용하여 높은 애스펙트비(Aspect Ratio)를 갖는 콘택홀을 형성할 필요가 없으며, 중간에 스톱레이어(Stop Layer)를 사용하지 않아도 되므로 절연막의 유전율을 낮출 수 있으며, 미스얼라인(Misalign)에 대하여 강한 콘택구조를 형성하므로 콘택저항을 낮추고 신뢰성을 갖는 금속배선을 형성하도록 하는 매우 유용하고 효과적인 발명이다. 그리고, 본 발명은 0.25㎛이하의 세대에서는 제로 오버랩(Zero Overlap)을 도입한 금속배선에서 발생되는 언랜디드 비아(Unlanded Via)에 있어서 면역성이 있는 비아콘택구조를 형성하므로 금속배선을 안정적으로 형성할 수 있어서 소자의 전기적인 특성을 향상하고, 소자의 신뢰성을 확보하도록 하는 장점을 지닌다.The present invention relates to a copper wiring forming method using a single damascene method, and does not need to form a contact hole having a high aspect ratio by using an aluminum plug, and uses a stop layer in the middle. Since the dielectric constant of the insulating film can be lowered, and a strong contact structure is formed against misalignment, it is a very useful and effective invention for lowering contact resistance and forming reliable metal wiring. In addition, the present invention forms a metallized wiring stably because an immunized via contact structure is formed in an unlanded via generated in a metallization line in which zero overlap is introduced in a generation of 0.25 μm or less. It is possible to improve the electrical characteristics of the device, and has the advantage of ensuring the reliability of the device.

반도체기판 하부구리배선 미스얼라인 알루미늄플러그 상부구리배선 Lower copper wiring of semiconductor substrate Misaligned aluminum plug Upper copper wiring

Description

Method for Forming The Metal Line Using Single Dmascence Process

도 1(a) 내지 1(e)는 종래의 이중 상감법으로 금속배선을 형성하는 상태를 순차적으로 보인 도면이고,1 (a) to 1 (e) are views sequentially showing a state of forming a metal wiring by the conventional double damascene method,

도 2(a) 내지 도2(e)는 본 발명에 따른 단일 상감법으로 금속배선을 형성하는 상태를 순차적으로 보인 도면이다.2 (a) to 2 (e) are views showing a state in which a metal wiring is formed by a single damascene method according to the present invention sequentially.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

15 : 반도체기판 20 : 하부구리배선15: semiconductor substrate 20: lower copper wiring

30 : 알루미늄플러그 40 : 감광막30: aluminum plug 40: photosensitive film

50 : 층간절연막 60 : 감광막50: interlayer insulating film 60: photosensitive film

70 : 상부구리층 75 : 상부구리배선70: upper copper layer 75: upper copper wiring

본 발명은 반도체소자에서 구리배선을 형성하는 방법에 관한 것으로서, 특히, 절연막의 유전율을 낮출 수 있으며, 미스얼라인(Misalign)에 대하여 강한 콘택구조를 형성하므로 콘택저항을 낮추고 신뢰성을 갖는 금속배선을 형성하도록 하는 상감법을 이용한 금속배선 형성방법에 관한 것이다.The present invention relates to a method for forming a copper wiring in a semiconductor device, and in particular, to lower the dielectric constant of the insulating film, and to form a strong contact structure against misalignment (Misalign) to lower the contact resistance and provide a reliable metal wiring It relates to a metal wiring forming method using the inlay method to form.

일반적으로, 반도체소자의 제조공정에서 비저항이 작고 이엠(EM; Electro-Migration)에 대한 저항이 큰 구리층을 메탈라인(Metal-Line)으로 사용할 것을 고려하고 있으나, 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.In general, in the semiconductor device manufacturing process, a copper layer having a low specific resistance and a high resistance to EM (electro-migration) is considered to be used as a metal line, but it is difficult to etch and diffuse corrosion. Because of the problem, it had considerable difficulty in practical use.

이를 개선하고 실용화하기 위하여 이중 상감법(Dual Damascence)을 이용하여 구리배선층을 형성하도록 한다. 이 것은 메탈콘택홀을 구리가 몰입되기 용이하도록 이중의 너비를 갖도록 적층하여서 형성하는 방법이다.In order to improve and put this into practical use, a dual damascene method is used to form a copper wiring layer. This is a method of forming a metal contact hole by laminating a double width to facilitate copper immersion.

도면을 참조하여 일반적인 이중상감공정을 진행하는 상태를 살펴 보면, 먼저, 도1(a)에 도시된 바와 같이, 반도체기판(1) 상에 통상의 적층 및 식각 공정을 통하여 제1메탈라인(2)을 형성한 후 제1층간절연층(Inter Metal Dielectic)을 적층한 상태를 도시하고 있다.Referring to a state in which a general double damascene process is performed with reference to the drawings, first, as shown in FIG. 1 (a), the first metal line 2 is subjected to a conventional lamination and etching process on a semiconductor substrate 1. ) And a first interlayer insulating layer (Inter Metal Dielectic) is stacked.

그리고, 도 1(b)는 상기 공정 후에 사진식각술(Photo Lithography)을 이용하여 감광막을 적층한 후, 패턴을 형성하여 하부구리배선(2)에 대하여 개방하는 상태로 하부구리배선(2)의 두께 만큼 메탈라인마스크(4)를 형성하도록 한다.1 (b) shows that after the process, the photoresist layer is laminated using photolithography, and then a pattern is formed to open the lower copper wiring 2 in a state of being opened with respect to the lower copper wiring 2. The metal line mask 4 is formed as much as the thickness.

그리고, 도 1(c)는 상기 공정 후에 콘택마스크(6)를 적층한 후에 재차 사진 식각 기술로 메탈라인 간에 콘택패턴을 형성하고, 건식식각(Dry Etch)을 이용하여 하부구리배선(2)에 대하여 교번적으로 비어콘택홀(7)을 형성한다.In addition, in FIG. 1 (c), after forming the contact mask 6 after the above process, the contact pattern is again formed between the metal lines by a photolithography technique, and the lower copper wiring 2 is formed by using dry etching. The via contact hole 7 is alternately formed.

이 때, 상기 비어콘택홀(7)은 상기 메탈라인콘택홀(5)에 비하여 너비가 좁도록 형성하도록 한다.In this case, the via contact hole 7 is formed to have a narrower width than the metal line contact hole 5.

고속동작의 소자인 경우, 저항을 줄이기 위하여 메탈라인을 두껍게 구현하여야 하나 깊은 콘택홀에 대한 메탈층을 매립하는 문제로 인하여 메탈층의 두께를 증대시키는 데 한계가 있다.In the case of a high-speed device, the metal line must be thickened to reduce the resistance, but there is a limit in increasing the thickness of the metal layer due to the problem of embedding the metal layer for the deep contact hole.

도 1(d)는 상기 비어콘택마스크(6)를 제거한 후, 비어콘택홀(7)내에 CVD법 (Chemical Mechanical Deposition)혹은 메탈증착 및 유동(Reflow)시켜서 상부구리층(8)을 매립하는 상태를 도시하고 있다.FIG. 1 (d) shows a state in which the upper copper layer 8 is embedded by removing the via contact mask 6 and depositing and reflowing a chemical mechanical deposition or metal in the via contact hole 7. It is shown.

이 때, 메탈 리플로우공정을 이용하는 경우, 고온의 열공정이 수반되고, 콘택 키이홀(Contact Key Hole)등이 발생될 가능성이 크다.At this time, in the case of using the metal reflow process, there is a high possibility that a high temperature thermal process is involved and a contact key hole or the like is generated.

도 1(e)는 상기 상부구리층(8)을 화학기계적연마공정(CMP ; Chemical Mechanical Polishing)을 이용하여 연마하여서 상부금속배선(9)이 드러나도록 한다.FIG. 1 (e) shows that the upper metal layer 9 is exposed by polishing the upper copper layer 8 by using chemical mechanical polishing (CMP).

그런데, 종래의 이중 상감법을 진행하는 데 있어서 여러가지 문제점을 내포하고 있다.However, there are various problems in proceeding the conventional double damascene method.

첫 번째는, 절연막 중간에 스톱 레이어(Stop Layer, 실리콘질화막임)을 사용하는 경우, 절연막의 유전율을 높이게 되고 또한, 식각공정 측면에서는 스톱레이얼로 사용되는 실리콘질화막과의 선택비가 높은 식각조건이 필요하고, 식각되는 절연막의 두께가 깊어짐에 따라 상대적으로 감광막에 대한 높은 선택비를 요구하여 에 치스톱(Etch-Stop)이 발생되는 문제점을 지니고 있었다.First, in the case of using a stop layer in the middle of the insulating film, the dielectric constant of the insulating film is increased, and in terms of the etching process, an etching condition having a high selectivity with respect to the silicon nitride film used as the stop layer is required. As the thickness of the insulating layer to be etched is needed, a high selectivity to the photoresist layer is required, causing an etch stop.

두 번째는, 반도체소자의 고집적화로 0.25㎛ 이하의 소자세대에서는 오버랩마아진(Over Lap Margin)이 타이트(Tight)하기 때문에 마스크 공정에서 미스얼라인 (Misalign)이 발생되어 콘택저항의 증가 및 소자의 신뢰성에 대한 문제점을 지니고 있었다.Second, due to the high integration of semiconductor devices, over lap margins are tight in device generations of 0.25 μm or less, resulting in misalignment in the mask process, resulting in increased contact resistance and device reliability. Had problems with

본 발명은 이러한 점을 감안하여 안출한 것으로서, 알루미늄플러그를 사용하여 높은 애스펙트비(Aspect Ratio)를 갖는 콘택홀을 형성할 필요가 없으며, 중간에 스톱레이어(Stop Layer)를 사용하지 않아도 되므로 절연막의 유전율을 낮출 수 있으며, 미스얼라인(Misalign)에 대하여 강한 콘택구조를 형성하므로 콘택저항을 낮추고 신뢰성을 갖는 금속배선을 형성하는 것이 목적이다.
The present invention has been made in view of this point, and it is not necessary to form a contact hole having a high aspect ratio by using an aluminum plug, and do not use a stop layer in the middle. The purpose of the present invention is to reduce the dielectric constant and to form a strong contact structure against misalignment, thereby reducing contact resistance and forming a metal wiring with reliability.

이러한 목적은 반도체기판 상에 하부구리배선을 형성한 후에 알루미늄층을 형성하는 단계와; 상기 알루미늄층 상에 플러그가 형성될 부위에 감광막을 패터닝한 후 식각으로 알루미늄플러그를 형성하는 단계와; 상기 결과물 상에 층간절연막을 증착한 후 화학기계적연마법으로 평탄화하는 단계와; 상기 층간절연막 상에 알루미늄플러그에 대하여 약간 어긋나도록 감광막을 패터닝한 후, 알루미늄플러그가 노출되도록 메탈라인 콘택홀을 형성하는 단계와; 상기 메탈라인 콘택홀내에 상부구 리층을 적층하여서 매립시킨 후에 화학기계적연마에 의하여 상부구리배선을 형성하는 단계를 포함한 단일 상감법을 이용한 구리배선 형성방법을 제공함으로써 달성된다.The object is to form an aluminum layer after forming the lower copper wiring on the semiconductor substrate; Forming an aluminum plug by etching after patterning a photoresist on a portion where a plug is to be formed on the aluminum layer; Depositing an interlayer insulating film on the resultant and then planarizing by chemical mechanical polishing; Patterning the photoresist film on the interlayer insulating film so as to slightly shift the aluminum plug, and then forming a metal line contact hole to expose the aluminum plug; It is achieved by providing a method for forming a copper wiring using a single damascene method, including forming a top copper wiring by chemical mechanical polishing after laminating and embedding an upper copper layer in the metal line contact hole.

그리고, 상기 알루미늄층은 7500 ∼ 9500Å의 두께로 형성하도록 한다.In addition, the aluminum layer is formed to a thickness of 7500 ~ 9500Å.

상기 알루미늄플러그를 식각으로 형성할 때, 소스전력은 300 ∼ 500Watt 이고, 바이어스 전력은 100 ∼ 200Watt 이며, 압력은 5 ∼ 15mTorr 이며, 반응가스는 BCl₃ 혹은 Cl₂ 이다.When the aluminum plug is etched, the source power is 300 to 500 Watts, the bias power is 100 to 200 Watts, the pressure is 5 to 15 mTorr, and the reaction gas is BCl ₃ or Cl ₂ .

이 반응가스인 BCl₃ 은 10 ∼ 30 Sccm으로 공급하고, Cl₂ 은 30 ∼ 60 Sccm으로 공급하도록 한다.BCl _{3 as the} reaction gas is supplied at 10 to 30 Sccm, and Cl ₂ is supplied at 30 to 60 Sccm.

상기 콘택홀을 식각할 때, 알루미늄플러그가 1000 ∼ 2000Å의 높이 정도 노출되도록 식각하고, 상기 콘택홀의 폭과 알루미늄플러그의 폭을 거의 동일하게 형성하도록 한다.When etching the contact hole, the aluminum plug is etched so as to expose the height of 1000 ~ 2000Å, and the width of the contact hole and the width of the aluminum plug to be formed almost the same.

상기 상부구리층은, MOCVD법(Organo Metal Chemical Vapor Deposition) 혹은 엘렉트로 플레이팅법(Electroplating)으로 증착하도록 한다.The upper copper layer is deposited by MOCVD (Organo Metal Chemical Vapor Deposition) or electroplating (Electroplating).

이하, 첨부도면에 의거하여 본 발명의 일실시예의 구성을 상세하게 살펴 보도록 한다.Hereinafter, the configuration of an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 공정을 살펴 보면, 도 2(a)에 도시된 바와 같이, 반도체기판(15) 상에 하부구리배선(20)을 형성한 후에 알루미늄층(30)을 7500 ∼ 9500Å의 두께로 형성하도록 한다. 도면에서 알루미늄층(30)을 둘러싸는 막은 절연막을 나타낸다.Looking at the process according to the invention, as shown in Figure 2 (a), after forming the lower copper wiring 20 on the semiconductor substrate 15 to form an aluminum layer 30 to a thickness of 7500 ~ 9500Å Do it. In the figure, the film surrounding the aluminum layer 30 represents an insulating film.

그리고, 도 2(b)는 상기 알루미늄층 상에 플러그가 형성될 부위에 감광막(40)을 패터닝한 후 건식식각(Dry Etch)으로 알루미늄플러그(30)을 형성한 후, 층간절연막(50)을 적층한 상태를 도시하고 있다.In addition, after FIG. 2 (b) forms the aluminum plug 30 by dry etching after patterning the photoresist film 40 on a portion where the plug is to be formed on the aluminum layer, the interlayer insulating film 50 is formed. The laminated state is shown.

상기 알루미늄플러그(30)를 식각으로 형성할 때, 소스전력은 300 ∼ 500Watt 이고, 바이어스 전력은 100 ∼ 200Watt 이며, 압력은 5 ∼ 15mTorr 이며, 반응가스는 BCl₃ 혹은 Cl₂ 이고, 이 반응가스인 BCl₃ 은 10 ∼ 30 Sccm으로 공급하고, Cl₂ 은 30 ∼ 60 Sccm으로 공급하도록 한다.When the aluminum plug 30 is etched, the source power is 300 to 500 Watts, the bias power is 100 to 200 Watts, the pressure is 5 to 15 mTorr, and the reaction gas is BCl ₃ or Cl ₂ , which is the reaction gas. BCl ₃ is supplied at 10 to 30 Sccm, and Cl ₂ is supplied to 30 to 60 Sccm.

도 2(c)는 상기 결과물 상에 층간절연막(50)을 증착한 후 화학기계적연마법 (CMP; Chemical Mechanical polishing)으로 평탄화하고, 상기 층간절연막(50) 상에 상기 알루미늄플러그(30)의 상부면의 일부와 중첩되는 개구부를 갖는 감광막(60)을 형성한 후, 알루미늄플러그(30)가 노출되도록 콘택홀(55)을 형성하는 상태를 도시하고 있다.FIG. 2 (c) shows that the interlayer insulating film 50 is deposited on the resultant and then planarized by chemical mechanical polishing (CMP), and the upper portion of the aluminum plug 30 is disposed on the interlayer insulating film 50. After forming the photosensitive film 60 having an opening overlapping with a part of the surface, the contact hole 55 is formed so that the aluminum plug 30 is exposed.

이 때, 상기 콘택홀(55)을 식각할 때, 알루미늄플러그(30)가 1000 ∼ 2000Å의 높이 정도 노출되도록 식각하고, 상기 콘택홀(56)의 폭과 알루미늄플러그(30)의 폭을 거의 동일하게 형성하도록 한다.At this time, when etching the contact hole 55, the aluminum plug 30 is etched so as to expose the height of 1000 ~ 2000Å, the width of the contact hole 56 and the width of the aluminum plug 30 is almost the same. Form it.

그리고,도 2(d)는 상기 콘택홀(55)내에 상기 상부구리층(70)은, MOCVD법 혹은 엘렉트로 플레이팅법(전기도금법)으로 상부구리층(70)을 적층하여서 매립시킨 상태를 도시하고 있다.FIG. 2 (d) shows a state in which the upper copper layer 70 is embedded in the contact hole 55 by laminating the upper copper layer 70 by MOCVD or electroplating (electroplating). Doing.

도 2(e)는 상기 상부 구리층(70)을 화학기계적연마에 의하여 평탄화하여 상부구리배선(75)을 형성하는 상태를 도시하고 있다.FIG. 2 (e) shows a state in which the upper copper layer 70 is planarized by chemical mechanical polishing to form the upper copper wiring 75. As shown in FIG.

따라서, 본 발명에 따른 단일상감법을 이용한 구리배선 형성방법을 이용하게 되면, 알루미늄플러그를 사용하여 높은 애스펙트비(Aspect Ratio)를 갖는 콘택홀을 형성할 필요가 없으며, 중간에 스톱레이어(Stop Layer)를 사용하지 않아도 되므로 절연막의 유전율을 낮출 수 있으며, 미스얼라인(Misalign)에 대하여 강한 콘택구조를 형성하므로 콘택저항을 낮추고 신뢰성을 갖는 금속배선을 형성하도록 하는 매우유용하고 효과적인 발명이다.Therefore, if the copper wiring forming method using the single damascene method according to the present invention is used, it is not necessary to form a contact hole having a high aspect ratio using an aluminum plug, and a stop layer in the middle. Since the dielectric constant of the insulating film can be lowered, and a strong contact structure against misalignment is formed, it is a very useful and effective invention for lowering contact resistance and forming reliable metal wiring.

그리고, 본 발명은 0.25㎛이하의 세대에서는 제로 오버랩(Zero Overlap)을 도입한 금속배선에서 발생되는 언랜디드 비아(Unlanded Via)에 있어서 면역성이 있는 비아콘택구조를 형성하므로 급속배선을 안정적으로 형성할 수 있어서 소자의 전기적인 특성을 향상하고, 소자의 신뢰성을 확보하도록 하는 장점을 지닌다.

In addition, the present invention forms an immunized via contact structure in an unlanded via generated in a metal wiring in which zero overlap is introduced in a generation of 0.25 μm or less, thereby stably forming rapid wiring. It is possible to improve the electrical characteristics of the device, and has the advantage of ensuring the reliability of the device.

Claims

Forming an aluminum layer after forming the lower copper wiring on the semiconductor substrate;

Forming an aluminum plug by etching after patterning a photoresist on a portion where a plug is to be formed on the aluminum layer;

Depositing an interlayer insulating film on the resultant and then planarizing by chemical mechanical polishing;

Patterning a photoresist film on the interlayer insulating film with respect to the aluminum plug, and then forming a contact hole to expose the aluminum plug;

And depositing an upper copper layer in the contact hole and filling the upper copper layer, thereby forming an upper copper wiring by a chemical mechanical polishing method.

The method of claim 1, wherein the aluminum layer is formed to a thickness of 7500 to 9500 kPa.

The method of claim 1, wherein when the contact hole is etched, the aluminum plug is etched to expose a height of about 1000 to 2000 kPa, and the width of the contact hole and the width of the aluminum plug are substantially the same. Metal wiring forming method using.

The method of claim 1, wherein the upper copper layer is deposited by MOCVD or electroplating.

The method of claim 1, wherein when the aluminum plug is etched, the source and the power are 300 to 500 Watts, the bias power is 100 to 200 Watts, the pressure is 5 to 15 mTorr, and the reaction gas is BCl ₃ or Cl ₂ . Metal wiring forming method using a single damascene method characterized in that.

The method of claim 5, wherein the reaction gas, BCl _3, is supplied at 10 to 30 Sccm, and Cl ₂ is supplied at 30 to 60 Sccm.