KR100596899B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100596899B1 KR100596899B1 KR1019990066335A KR19990066335A KR100596899B1 KR 100596899 B1 KR100596899 B1 KR 100596899B1 KR 1019990066335 A KR1019990066335 A KR 1019990066335A KR 19990066335 A KR19990066335 A KR 19990066335A KR 100596899 B1 KR100596899 B1 KR 100596899B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- film
- word line
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Abstract
본 발명은 워드 라인(Word Line)을 포함한 전면에 Al2O3막을 형성한 다음 콘택홀을 형성하여 콘택홀 특성 악화 및 반도체 기판의 손상을 방지하므로 소자의 동작 특성 및 수율을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.The present invention provides a method for manufacturing a semiconductor device to improve the operating characteristics and yield of the device because the Al2O3 film is formed on the entire surface including a word line and then contact holes are formed to prevent deterioration of contact hole characteristics and damage to the semiconductor substrate. It is about.
본 발명의 반도체 소자의 제조 방법은 워드 라인을 포함한 전면에 Al2O3막을 형성한 다음 콘택홀을 형성하므로, 콘택홀 형성시 필드 산화막의 식각 방지 및 반도체 기판의 손상을 방지하여 누설 전류 발생을 억제하고 콘택 저항을 감소시켜 소자의 동작 특성 및 수율을 향상시키는 특징이 있다.In the method of manufacturing a semiconductor device of the present invention, since the Al 2 O 3 film is formed on the entire surface including the word line, and then the contact hole is formed, the formation of the contact hole prevents the etching of the field oxide film and the damage of the semiconductor substrate to prevent the occurrence of leakage current and to prevent the contact. The resistance is reduced to improve the operating characteristics and yield of the device.
Description
도 1a와 도 1b는 종래의 기술에 따른 반도체 소자의 제조 방법중 콘택홀 형성 방법을 나타낸 공정 단면도1A and 1B are cross-sectional views illustrating a method of forming a contact hole in a method of manufacturing a semiconductor device according to the related art.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법중 콘택홀 형성 방법을 나타낸 공정 단면도2A through 2E are cross-sectional views illustrating a method of forming a contact hole in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
11: 반도체 기판 12: 게이트 산화막11: semiconductor substrate 12: gate oxide film
13: 워드 라인 14: 제 1 질화막13: word line 14: first nitride film
15: 제 2 질화막 측벽 16: 층간 산화막15: second nitride film sidewall 16: interlayer oxide film
17: 제 2 감광막 18: 콘택홀17: second photosensitive film 18: contact hole
31: Al2O3층 32: 제 2 다결정 실리콘층31: Al2O3 layer 32: Second polycrystalline silicon layer
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 누설 전류 발생을 억제하고 콘택 저항을 감소시켜 소자의 동작 특성 및 수율을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device that suppresses leakage current generation and reduces contact resistance to improve operating characteristics and yield of the device.
종래의 기술에 따른 반도체 소자의 제조 방법중 콘택홀 형성 방법은 도 1a에서와 같이, 반도체 기판(11)상에 열산화 공정으로 제 1 산화막을 성장시킨 다음, 상기 제 1 산화막상에 다결정 실리콘층과 하드 마스크(Hard Mask)층인 제 1 질화막(14)을 차례로 형성한다.In the method for forming a semiconductor device according to the related art, a method of forming a contact hole includes growing a first oxide film on a
여기서, 상기 제 1 질화막(14)은 후공정에서 산화막 식각에 대한 보호막으로 사용되며 SiN, SiON 및 실리콘(Si)이 다량 함유된 SiON중 하나로 형성한다.Here, the
그리고, 상기 제 1 질화막(14)상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 워드 라인(Word Line)이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Then, a first photosensitive film is coated on the
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 질화막(14), 다결정 실리콘층 및 제 1 산화막을 선택적으로 식각하여 게이트 산화막(12)과 워드 라인(13)을 형성한 후, 상기 제 1 감광막을 제거한다.Subsequently, the
그 다음, 상기 워드 라인(13)을 포함한 반도체 기판(11)상에 제 2 질화막을 형성하고, 상기 제 2 질화막을 에치 백(Etch Back)하여 상기 워드 라인(13)과 제 1 질화막(14)양측의 반도체 기판(11)상에 제 2 질화막 측벽(15)을 형성한다.Next, a second nitride film is formed on the
도 1b에서와 같이, 상기 제 2 질화막 측벽(15)을 포함한 반도체 기판(11)상에 층간 산화막(16)을 형성한다.As shown in FIG. 1B, an
그리고, 상기 층간 산화막(16)상에 제 2 감광막(17)을 도포한 후, 상기 제 2 감광막(17)을 콘택홀이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.After the second
이어, 상기 선택적으로 노광 및 현상된 제 2 감광막(17)을 마스크로 상기 층간 산화막(16)과 제 1 질화막(14)을 선택적으로 식각하여 다수 개의 콘택홀(18)을 형성한다.
그러나 종래의 반도체 소자의 제조 방법은 층간 산화막과 워드 라인의 하드 마스크층인 질화막을 식각하여 반도체 기판과 워드 라인에 콘택홀을 동시에 형성하므로 상기 층간 산화막 두께가 균일하지 않고 상기 질화막이 실리콘에 대해 식각 선택비가 없기 때문에 콘택홀 특성 악화 및 반도체 기판이 손상되는 문제점이 있었다.Subsequently, the
However, in the conventional method of manufacturing a semiconductor device, since the contact hole is simultaneously formed in the semiconductor substrate and the word line by etching the interlayer oxide film and the nitride film as the hard mask layer of the word line, the thickness of the interlayer oxide film is not uniform and the nitride film is etched with respect to silicon. Since there is no selectivity, there is a problem that the contact hole characteristics deteriorate and the semiconductor substrate is damaged.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 워드 라인을 포함한 전면에 Al2O3막을 형성한 다음 콘택홀을 형성하여 콘택홀 특성 악화 및 반도체 기판의 손상 방지하므로 소자의 동작 특성 및 수율을 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, by forming an Al2O3 film on the entire surface including a word line and then forming a contact hole to prevent deterioration of contact hole characteristics and damage to the semiconductor substrate, thereby improving the operation characteristics and yield of the device. It is an object of the present invention to provide a method for manufacturing a device.
삭제delete
본 발명의 반도체 소자의 제조 방법은
기판 상에 워드 라인을 형성하는 단계;
상기 구조물 표면에 기판 보호 절연층인 알루미나층(Al2O3)을 형성하는 단계;
상기 구조물 상부에 층간절연막 및 도전층을 형성하는 단계;
상기 워드 라인 상의 기판 보호 절연층을 식각 종말점으로 하여 콘택홀이 형성될 부위의 도전층과 층간 절연막을 식각하는 단계;
상기 식각된 도전층과 층간 절연막을 마스크로 상기 워드 라인상의 기판 보호 절연층을 식각하는 단계;
상기 식각된 도전층, 층간 절연막 및 기판 보호 절연층을 마스크로 상기 워드 라인 상의 하드 마스크층을 식각하여 상기 워드 라인을 노출시키는 콘택홀을 형성하고, 상기 기판 상의 기판 보호 절연층을 식각 종말점으로 상기 식각된 도전층을 마스크로 상기 층간 절연막을 식각하는 단계; 및
상기 식각된 도전층과 층간 절연층을 마스크로 상기 기판상의 기판 보호 절연층을 식각하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.The manufacturing method of the semiconductor element of this invention is
Forming a word line on the substrate;
Forming an alumina layer (Al 2 O 3 ), which is a substrate protective insulating layer, on the surface of the structure;
Forming an interlayer insulating film and a conductive layer on the structure;
Etching the conductive layer and the interlayer insulating layer at the portion where the contact hole is to be formed by using the substrate protective insulating layer on the word line as an etching end point;
Etching the substrate protective insulating layer on the word line using the etched conductive layer and the interlayer insulating layer as a mask;
Forming a contact hole for exposing the word line by etching the hard mask layer on the word line using the etched conductive layer, the interlayer insulating layer, and the substrate protective insulating layer as a mask, and using the substrate protective insulating layer on the substrate as the etching end point. Etching the interlayer insulating film using an etched conductive layer as a mask; And
And etching the substrate protective insulating layer on the substrate using the etched conductive layer and the interlayer insulating layer as a mask to form a contact hole exposing the substrate.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the method for manufacturing a semiconductor device according to the present invention as follows.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법중 콘택홀 형성 방법은 도 2a에서와 같이, 반도체 기판(11)상에 열산화 공정으로 제 1 산화막을 성장시킨 다음, 상기 제 1 산화막상에 제 1 다결정 실리콘층과 하드 마스크층인 제 1 질화막(14)을 차례로 형성한다.In a method of forming a contact hole in a method of manufacturing a semiconductor device according to an embodiment of the present invention, as shown in FIG. 2A, a first oxide film is grown on a
여기서, 상기 제 1 질화막(14)은 후공정에서 산화막 식각에 대한 보호막으로 사용되며 SiN, SiON 및 실리콘이 다량 함유된 SiON중 하나로 형성한다.Here, the
그리고, 상기 제 1 질화막(14)상에 제 1 감광막을 도포하고, 상기 제 1 감광막을 워드 라인이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Then, a first photosensitive film is coated on the
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 1 질화막(14), 제 1 다결정 실리콘층 및 제 1 산화막을 선택적으로 식각하여 게이트 산화막(12)과 워드 라인(13)을 형성한 후, 상기 제 1 감광막을 제거한다.Subsequently, the
그 다음, 상기 워드 라인(13)을 포함한 반도체 기판(11)상에 제 2 질화막을 형성하고, 상기 제 2 질화막을 에치 백하여 상기 워드 라인(13)과 제 1 질화막(14)양측의 반도체 기판(11)상에 제 2 질화막 측벽(15)을 형성한다.Next, a second nitride film is formed on the
그리고, 상기 제 2 질화막 측벽(15)을 포함한 반도체 기판(11)상에 Al2O3층(31)을 형성한다.An Al 2 O 3
도 2b에서와 같이, 상기 Al2O3층(31)상에 층간 산화막(16)과 제 2 다결정 실리콘층(32)을 형성한다.As shown in FIG. 2B, an
여기서, 상기 제 2 다결정 실리콘층(32) 대신에 티타늄(Ti)/질화티타늄(TiN)층으로 형성할 수 있다.In this case, the second
그리고, 상기 제 2 다결정 실리콘층(32)상에 제 2 감광막(17)을 도포한 후, 상기 제 2 감광막(17)을 콘택홀이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.After the second
이어, 상기 제 1 질화막(14)상의 Al2O3층(31)을 식각 종말점으로 그리고 상기 선택적으로 노광 및 현상된 제 2 감광막(17)을 마스크로 상기 제 2 다결정 실리콘층(32)과 층간 산화막(16)을 선택적으로 식각한다.Subsequently, the second
여기서, 상기 층간 산화막(16)을 He, Ne, Ar 및 Xe 등의 불활성 가스와 혼합된 C-F 계열의 가스 또는 C-H-F 계열의 가스 그리고 Cl2 가스중 하나의 가스를 사용하여 식각한다.The
도 2c에서와 같이, 상기 제 2 감광막(17)을 제거하고, H2O2/H2SO4/DI 혼합 용액을 사용하거나 NH4F/HF/DI 또는 솔벤트(Solvent) 등을 사용한 제 1 세정 공정에 의해 상기 제 1 질화막(14)상에 노출된 Al2O3층(31)을 식각한다.As shown in FIG. 2C, the second
여기서, 상기 제 1 세정 공정은 상기 제 2 감광막(17) 제거 후에 하는 공정이다.The first cleaning step is a step performed after the second
도 2d에서와 같이, 상기 선택적으로 식각된 제 2 다결정 실리콘층(32), 층간 산화막(16) 및 Al2O3층(31)을 마스크로 상기 제 1 질화막(14)을 식각하므로 상기 워드 라인(13)에 콘택홀을 형성시키고, 상기 반도체 기판(11)상의 Al2O3층(31)을 식각 종말점으로 그리고 제 2 다결정 실리콘층(32)을 마스크로 상기 층간 산화막(16)을 식각한다.As shown in FIG. 2D, the
도 2e에서와 같이, 상기 노출된 Al2O3층(31)을 H2O2/H2SO4/DI 혼합 용액을 사용하거나 NH4F/HF/DI 또는 솔벤트 등을 사용한 제 2 세정 공정에 의해 제거하여 상기 반도체 기판(11)에 콘택홀을 형성한다.As shown in FIG. 2E, the exposed Al 2 O 3
여기서, 상기 제 2 세정 공정은 후공정에서 금속층의 형성 공정 전에 하는 공정이다. The second cleaning step is a step performed before the metal layer formation step in a later step.
본 발명의 반도체 소자의 제조 방법은 워드 라인을 포함한 전면에 Al2O3막을 형성한 다음 콘택홀을 형성하므로, 콘택홀 형성시 필드 산화막의 식각 방지 및 반도체 기판의 손상을 방지하여 누설 전류 발생을 억제하고 콘택 저항을 감소시켜 소자의 동작 특성 및 수율을 향상시키는 효과가 있다.In the method of manufacturing a semiconductor device of the present invention, since the Al 2 O 3 film is formed on the entire surface including the word line, and then the contact hole is formed, the formation of the contact hole prevents the etching of the field oxide film and the damage of the semiconductor substrate to prevent the occurrence of leakage current and to prevent the contact. Reducing the resistance has the effect of improving the operating characteristics and yield of the device.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066335A KR100596899B1 (en) | 1999-12-30 | 1999-12-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066335A KR100596899B1 (en) | 1999-12-30 | 1999-12-30 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010058959A KR20010058959A (en) | 2001-07-06 |
KR100596899B1 true KR100596899B1 (en) | 2006-07-04 |
Family
ID=19633474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990066335A KR100596899B1 (en) | 1999-12-30 | 1999-12-30 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100596899B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101015143B1 (en) * | 2003-07-12 | 2011-02-16 | 주식회사 하이닉스반도체 | Method for reducing plasma damage to a gate oxide of semiconductor device |
KR100607348B1 (en) * | 2004-09-10 | 2006-07-28 | 주식회사 하이닉스반도체 | Method of forming a metal line in a semiconductor device |
KR100709564B1 (en) * | 2004-10-27 | 2007-04-20 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
KR102563859B1 (en) * | 2021-04-06 | 2023-08-03 | 연세대학교 산학협력단 | Method for forming high-efficiency hydrogen barrier control film through artificial composition control in thin film based on atomic layer deposition |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990011466A (en) * | 1997-07-23 | 1999-02-18 | 윤종용 | Dry etching method for manufacturing semiconductor device |
JPH11195704A (en) * | 1998-01-05 | 1999-07-21 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
KR19990061053A (en) * | 1997-12-31 | 1999-07-26 | 김영환 | Contact hole formation method of semiconductor device |
-
1999
- 1999-12-30 KR KR1019990066335A patent/KR100596899B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990011466A (en) * | 1997-07-23 | 1999-02-18 | 윤종용 | Dry etching method for manufacturing semiconductor device |
KR19990061053A (en) * | 1997-12-31 | 1999-07-26 | 김영환 | Contact hole formation method of semiconductor device |
JPH11195704A (en) * | 1998-01-05 | 1999-07-21 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20010058959A (en) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000044928A (en) | Method for forming trench of semiconductor device | |
JP3953726B2 (en) | Method for manufacturing semiconductor device having metal silicide layer with chamfer | |
JPH10189482A (en) | Method for forming conductive plug in contact hole | |
JP2006509375A (en) | Multilayer gate stack | |
KR100355691B1 (en) | Method for manufacturing III-V group semiconductor structure | |
KR100596899B1 (en) | Method for manufacturing semiconductor device | |
KR100548542B1 (en) | Method of forming for semiconductor device | |
KR20040059982A (en) | Method for fabrication of conduction pattern of semiconductor device | |
KR20060122578A (en) | Method for forming hard mask in semiconductor memory device | |
US20020093066A1 (en) | Method for forming a gate of a high integration semiconductor device | |
KR100527573B1 (en) | Method for forming a contact hole | |
KR20030089564A (en) | Method for forming damascene pattern in semiconductor device | |
KR100827511B1 (en) | Method for manufacturing a semiconductor device | |
KR101123041B1 (en) | Method for forming semiconductor device | |
KR100259072B1 (en) | Method for forming metal gate | |
KR100200308B1 (en) | Method for forming a contact hole of a semiconductor device | |
KR100447261B1 (en) | Method for manufacturing semiconductor device using nitride layer as etch stop layer | |
KR100403327B1 (en) | Method for manufacturing semiconductor device | |
KR100604759B1 (en) | Method for manufacturing semiconductor device | |
KR100239425B1 (en) | Manufacturing process of transistor | |
KR20030091452A (en) | Method of forming pattern inhibiting pitting effect | |
KR20050068363A (en) | Method for fabricating thin pattern using the hard mask | |
KR100745051B1 (en) | Method for forming the contact in semiconductor device | |
JP2000223476A (en) | Fabrication of semiconductor device | |
KR20000043212A (en) | Method for forming metal gate electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |