KR100418919B1 - 반도체소자의캐패시터제조방법 - Google Patents
반도체소자의캐패시터제조방법 Download PDFInfo
- Publication number
- KR100418919B1 KR100418919B1 KR1019960066212A KR19960066212A KR100418919B1 KR 100418919 B1 KR100418919 B1 KR 100418919B1 KR 1019960066212 A KR1019960066212 A KR 1019960066212A KR 19960066212 A KR19960066212 A KR 19960066212A KR 100418919 B1 KR100418919 B1 KR 100418919B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- storage node
- hld
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000005368 silicate glass Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 83
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 공정을 간략화하고 소자의 신뢰성을 향상시키기 위한 반도체소자의 캐패시터 제조방법을 제공하기 위한 것으로, 기판에 복수개의 비트라인용 불순물영역을 형성한 후 전면에 제 1 절연층과, HLD층을 차례로 형성하는 공정과, 상기 HLD층과 제 1 절연층을 선택적으로 제거하여 스토리지 노드콘택을 형성한 후 전면에 제 1 폴리실리콘층과 제 2 절연층을 차례로 적층형성하는 공정과, 상기 HLD층의 표면이 노출되도록 제 2 절연층과 제 1 폴리실리콘층을 식각하여 노드패턴을 형성하는 공정과, 상기 패터닝된 제 2 절연층을 포함한 전면에 제 2 폴리실리콘층을 형성한 후 선택적으로 제거하여 상기 패터닝된 제 2 절연층과 제 1 폴리실리콘층의 양측면에 스토리지 노드 기둥층을 형성하는 공정과, 상기 스토리지 노드 기둥층을 포함한 전면에 제 3 절연층과 제 4 절연층을 적층형성한 후 평탄화시키는 공정과, 상기 제 3 절연층을 포함한 전면에 불순물을 이온주입하여 제 3 절연층과 HLD층의 식각 선택비를 조정한 후에 제 2,3,4 절연층을 제거하여 실린더 형상의 스토리지 노드를 형성하는 공정을 포함하여 이루어진다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 공정을 간략화하고 소자의 신뢰성을 향상시키는데 적당하도록 한 반도체소자의 캐패시터 제조방법에 관한 것이다.
이하, 종래 반도체소자의 캐패시터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 반도체소자의 캐패시터 제조방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시한 바와 같이, 반도체기판(11)상에 층간절연층으로서 BPSG(Boron Phosphorus Silicate Glass)층(12)층 형성하고 상기 BPSG층(12)상에 질화막(13)을 증착한다.
그리고 상기 질화막(13)상에 포토레지스트(14)를 도포한 후 노광 및 현상공정으로 상기 포토레지스트(14)를 패터닝하여 캐패시터의 스토리지 노드콘택을 위한 콘택 마스크를 형성한다.
이어, 상기 패터닝된 포토레지스트(14)를 마스크로 이용하여 그 하부의 질화막(13)과 BPSG층(12)을 선택적으로 제거하여 스토리지 노드콘택(15)을 형성한다.
그리고 도 1b에 도시한 바와 같이, 상기 포토레지스트(14)를 제거한 후 상기 스토리지 노드콘택(15)을 포함한 질화막(13)상에 제 1 폴리실리콘층(16)을 형성한 후 상기 제 1 폴리실리콘층(16)상에 불순물이 도핑되지 않은 실리카 글래스(USG : Undoped Silicar Glass) 산화막(17)을 증착한다.
이어 상기 실리카 글래스 산화막(17)상에 포토레지스트(18)를 도포하고 이를 패터닝한 후 상기 패터닝된 포토레지스트(18)를 마스크로 이용하여 그 하부의 실리카 글래스 산화막(17)과 제 1 폴리실리콘층(16)을 선택적으로 제거하여 스토리지노드패턴을 형성한다.
이어, 도 1c에 도시한 바와 같이, 상기 포토레지스트(18)를 제거한 후 노출된 실리카 글래스 산화막(17)을 포함한 전면에 제 2 폴리실리콘층을 형성한 다음, 상기 제 2 폴리실리콘층을 에치백하여 상기 스토리지 노드패턴 및 실리카 글래스 산화막(17)의 양측면에 제 2 폴리실리콘측벽(19)을 형성한다.
그리고 도 1d에 도시한 바와 같이, 상기 실리카 글래스 산화막(17)을 습식식각하여 제거하면 실린더 구조를 갖는 캐패시터의 스토리지 노드가 형성된다.
그러나 이와 같은 종래 반도체소자의 캐패시터 제조방법은 다음과 같은 문제점이 있었다.
첫째, 기판과 캐패시터의 스토리지 노드 사이에 BPSG층과 질화막이 개재되어 있으므로 후속열처리 공정시 질화막으로 인하여 BPSG층에 미세한 균열(Crack)이 가해져 소자의 신뢰성이 저하된다.
둘째, 최종적으로 실린더구조의 스토리지 노드를 형성한 후에도 주변영역에 메탈콘택을 형성시키기 위해서는 질화막을 완전하게 제거하기 위한 별도의 공정이 추가된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소자의 신뢰성을 향상시키고 공정을 간략화하는데 적당한 반도체소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체소자의 캐패시터 제조방법을 나타낸 공정단면도
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 비트라인용 불순물영역
23 : BPSG층 24 : HLD층
25 : 제 1 포토레지스트 26 : 노드콘택
27 : 제 1 폴리실리콘층 28 : 제 1 USG층
29 : 제 2 포토레지스트 30 : 스토리지 노드 기둥층
31 : 제 2 USG층 32 : SOG층
상기의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터 제조방법은 기판에 복수개의 비트라인용 불순물영역을 형성한 후 전면에 제 1 절연층과, HLD층을 차례로 형성하는 공정과, 상기 HLD층과 제 1 절연층을 선택적으로 제거하여 스토리지 노드콘택을 형성한 후 전면에 제 1 폴리실리콘층과 제 2 절연층을 차례로 적층형성하는 공정과, 상기 HLD층의 표면이 노출되도록 제 2 절연층과 제 1 폴리실리콘층을 식각하여 노드패턴을 형성하는 공정과, 상기 패터닝된 제 2 절연층을 포함한 전면에 제 2 폴리실리콘층을 형성한 후 선택적으로 제거하여 상기 패터닝된 제 2 절연층과 제 1 폴리실리콘층의 양측면에 스토리지 노드 기둥층을 형성하는 공정과, 상기 스토리지 노드 기둥층을 포함한 전면에 제 3 절연층과 제 4 절연층을 적층형성한 후 평탄화시키는 공정과,상기 제 3 절연층을 포함한 전면에 불순물을 이온주입하여 제 3 절연층과 HLD층의 식각 선택비를 조정한 후에 제 2,3,4 절연층을 제거하여 실린더 형상의 스토리지 노드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 캐패시터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시한 바와 같이, 반도체기판(21)의 소정영역에 불순물 이온주입을 실시하여 복수개의 비트라인용 불순물영역(22)을 형성한다.
그리고 상기 복수개의 비트라인용 불순물영역(22)이 형성된 반도체기판(21)전면에 층간절연막으로 사용되는 제 1 절연층으로 BPSG층(23)을 형성한다.
이어, 상기 BPSG층(23)상에 HLD(High temperature Low pressure Dielectric)층(24)을 형성하고 상기 HLD층(24)상에 포토레지스트(25)를 도포한다.
상기 포토레지스트(25)를 노광 및 현상공정으로 패터닝하고 상기 패터닝된 포토레지스트(25)를 마스크로 이용한 식각공정으로 그 하부의 HLD층(24)과 BPSG층(23)을 차례로 식각하여 상기 비트라인용 불순물영역(22)의 반도체기판(21)을 노출시킴으로서 스토리지 노드콘택(26)을 형성한다.
이어서, 도 2b에 도시한 바와 같이, 상기 스토리지 노드콘택(26)을 포함한 전면에 스토리지 노드용 제 1 폴리실리콘층(27)을 형성하고 상기 제 1 폴리실리콘층(27)상에 제 2 절연층으로 제 1 실리카 글래스(USG : Undoped Silicar Glass) 산화막(28)을 증착한다.
이때 상기 제 1 실리카 글래스 산화막(28) 대신에 PSG(Phosphor Silicate Glass) 또는 저온산화막을 형성하는 공정을 적용할 수 있다.
이어 상기 제 1 실리카 글래스 산화막(28)상에 포토레지스트(29)를 도포하고 이를 패터닝한 후 상기 패터닝된 포토레지스트(29)를 마스크로 이용하여 그 하부의 제 1 실리카 글래스 산화막(28)과 제 1 폴리실리콘층(27)을 선택적으로 제거하여 스토리지 노드패턴을 형성한다.
이때 상기 제 1 폴리실리콘층(27) 대신에 비정질 실리콘층을 사용할 경우에는 상기 비정질 실리콘층에 HSG(Hemi Spherical Grain)가 성장하게 된다.
이는 HSG가 비정질 실리콘층 또는 질화막에서 성장하게 되는데 종래 기술에서와 같이 질화막을 사용하게 되면 스토리지 노드패턴 이외의 영역에도 HSG가 성장하게 되지만 본 발명에서는 원하는 영역에만 선택적으로 HSG를 성장시킬 수 있다.
이어서, 도 2c에 도시한 바와 같이, 상기 포토레지스트(29)를 제거한 후 스토리지 노드패턴의 스토리지 노드 기둥층(pillar)을 형성하기 위해 노출된 제 1 실리카 글래스 산화막(28)을 포함한 반도체기판(21) 전면에 제 2 폴리실리콘층을 형성한다.
이어서, 상기 제 2 폴리실리콘층을 에치백하여 상기 제 1 폴리실리콘층(27)과 상기 제 1 실리카 글래스 산화막(28)의 양측면에 걸쳐 스토리지 노드 기둥층(30)을 형성한다.
이어서, 도 2d에 도시한 바와 같이, 상기 스토리지 노드 기둥층(30)을 포함한 반도체기판(21) 전면에 제 3 절연막층으로 제 2 실리카 글래스 산화막(31)을 증착하고 상기 제 2 실리카 글래스 산화막(31)상에 평탄화를 위한 제 4 절연층으로 SOG(Spin On Glass)층(32)을 형성한다.
그리고 상기 SOG층(32)을 일정깊이로 에치백하여 평탄화공정을 수행한다.
이어, 도 2e에 도시한 바와 같이, 전면에 인(Phosphorus)을 이온주입하고 HF 딥(Dip)을 통하여 상기 SOG층(32)과, 상기 제 2, 제 1 실리카 글래스 산화막(31,28)을 제거한다.
이때 상기 인 이온주입 Rp는 상기 제 2 실리카 글래스 산화막(31)과 상기 HLD층(24)과의 경계면 부근에 위치하게 됨으로써 상기 제 2 실리카 글래스 산화막(31)과 HLD층(24)의 식각 선택비를 극대화시킨다.
이상 상술한 바와 같이 본 발명의 반도체소자의 캐패시터 제조방법은 다음과 같은 효과가 있다.
첫째, 질화막을 사용하지 않으므로 후속 열처리 공정에 의해 BPSG층의 미세한 균열의 발생을 방지한다.
둘째, 질화막을 사용하지 않으므로 주변영역의 콘택형성을 위해 질화막 제거를 위한 별도의 공정이 필요치 않으므로 공정이 간략화된다.
셋째, HSG를 원하는 영역에만 선택적으로 성장시킬 수 있다.
Claims (4)
- 기판에 복수개의 비트라인용 불순물영역을 형성한 후 전면에 제 1 절연층과, HLD층을 차례로 형성하는 공정과,상기 HLD층과 제 1 절연층을 선택적으로 제거하여 스토리지 노드콘택을 형성한 후 전면에 제 1 폴리실리콘층과 제 2 절연층을 차례로 적층형성하는 공정과,상기 HLD층의 표면이 노출되도록 제 2 절연층과 제 1 폴리실리콘층을 식각하여 노드패턴을 형성하는 공정과,상기 패터닝된 제 2 절연층을 포함한 전면에 제 2 폴리실리콘층을 형성한 후 선택적으로 제거하여 상기 패터닝된 제 2 절연층과 제 1 폴리실리콘층의 양측면에 스토리지 노드 기둥층을 형성하는 공정과,상기 스토리지 노드 기둥층을 포함한 전면에 제 3 절연층과 제 4 절연층을 적층형성한 후 평탄화시키는 공정과,상기 제 3 절연층을 포함한 전면에 불순물을 이온주입하여 제 3 절연층과 HLD층의 식각 선택비를 조정한 후에 제 2,3,4 절연층을 제거하여 실린더 형상의 스토리지 노드를 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제 2 절연층과 제 3 절연층은 실리카 글래스 산화막이고 제 4 절연층은SOG(Spin On Glass)인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 평탄화는 에치백 공정으로 이루어지는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제 2 절연층은 USG, PSG, 저온산화막 중 어느 하나인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066212A KR100418919B1 (ko) | 1996-12-16 | 1996-12-16 | 반도체소자의캐패시터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066212A KR100418919B1 (ko) | 1996-12-16 | 1996-12-16 | 반도체소자의캐패시터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980047699A KR19980047699A (ko) | 1998-09-15 |
| KR100418919B1 true KR100418919B1 (ko) | 2004-06-04 |
Family
ID=37323303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960066212A KR100418919B1 (ko) | 1996-12-16 | 1996-12-16 | 반도체소자의캐패시터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100418919B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761647B1 (ko) * | 2001-12-29 | 2007-09-27 | 매그나칩 반도체 유한회사 | 플래시 메모리 셀 제조 방법 |
-
1996
- 1996-12-16 KR KR1019960066212A patent/KR100418919B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980047699A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7332397B2 (en) | Method for fabricating semiconductor device | |
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| JPH11238882A (ja) | 半導体装置の製造方法 | |
| KR100264773B1 (ko) | 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법 | |
| KR100418919B1 (ko) | 반도체소자의캐패시터제조방법 | |
| US6404020B1 (en) | Method of forming contact pads in a semiconductor device and a semiconductor device formed using the method | |
| KR20010054169A (ko) | 반도체 소자 제조방법 | |
| US6287982B1 (en) | Method of removing a portion of a silicon oxide form over stacked polysilicon and silicide layers by using hydrofluorine (HF) solution | |
| KR100226765B1 (ko) | 반도체 소자의 제조방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| KR100215894B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| US6365469B2 (en) | Method for forming dual-polysilicon structures using a built-in stop layer | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR19990003056A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100215895B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR20030001808A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR100745054B1 (ko) | 반도체소자의 콘택 플러그 형성방법 | |
| KR100510736B1 (ko) | 엠디엘 소자의 제조 방법 | |
| KR19980014482A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100467642B1 (ko) | 반도체 소자 제조방법 | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20030001953A (ko) | 반도체 소자의 제조 방법 | |
| KR19980037657A (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |