CN1949472A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1949472A CN1949472A CNA2006101423672A CN200610142367A CN1949472A CN 1949472 A CN1949472 A CN 1949472A CN A2006101423672 A CNA2006101423672 A CN A2006101423672A CN 200610142367 A CN200610142367 A CN 200610142367A CN 1949472 A CN1949472 A CN 1949472A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- film
- nitride film
- semiconductor device
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 abstract 3
- 238000001039 wet etching Methods 0.000 abstract 1
- 238000003384 imaging method Methods 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229920000548 poly(silane) polymer Polymers 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000013138 pruning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
在半导体基板(1)上形成STI(7)的形成方法中，在半导体基板上形成保护氧化膜，在保护氧化膜上形成硅氮化膜，通过照相平版法和干式蚀刻，将硅氮化膜和保护氧化膜贯穿，并除去半导体基板的一部分以形成沟槽部，在沟槽部和硅氮化膜上形成掩埋氧化膜，通过CMP除去硅氮化物膜上的掩埋氧化膜和硅氮化膜的表面部，通过湿式蚀刻除去沉积在沟槽部的掩埋氧化膜的一部分。本发明可以提供一种使在微细结构的半导体装置中的STI台阶高差一致的STI的制造方法。
Description
技术领域
本发明涉及半导体装置、尤其是使用了增幅型MOS传感器的固体成像装置及其制造方法。
背景技术
在半导体装置的元件分离中，尤其是在使用0.25μm以下的微细图案技术来构成元件的情况下，使用STI(浅沟槽隔离)结构。
此外，近年来，即使在使用了增幅型MOS传感器的固体成像装置中，微细单元化也正在发展，变成采用0.25μm以下的微细图案技术，即采用STI结构的元件分离。以下，对安装了增幅型MOS传感器的固体成像装置进行说明。
使用了增幅型MOS传感器的固体成像装置是通过晶体管将由光电二极管检出的每个象素的信号增幅的结构，是高敏感度的。此外，该固体成像装置可以通过在CMOS逻辑处理中追加形成光电二极管的程序而制备，具有缩短开发期，低成本和低消耗电力的特征。
在图3中示出目前的MOS型固体成像装置的电路结构。该固体成像装置包括象素区域107和在象素区域107的周围设置的周边电路区域。在象素区域107中，作为单位单元的象素106按照二维来设置。象素106具有光电二极管101、输送由光电二极管101所得到的信号的输送晶体管102、对信号进行复位的复位晶体管103、对信号进行增幅的增幅晶体管104、以及选择读出信号的线路的垂直选择晶体管105。连接部108与象素部的电源相连。周边电路区域包括垂直选择机构109、负荷晶体管群110、含有开关晶体管的行信号积蓄机构111和水平选择机构112。
在这样构成的MOS型固体成像装置中所使用的微细的CMOS图像传感器例如在特开2001-345439号公报中公开了。图4是特开2001-345439号公报中公开的MOS型固体成像装置的剖面图。在MOS型固体成像装置中，重复设置了光电二极管101的象素区域107占据了大部分。
在象素区域107中形成了光电二极管101的n型信号积蓄区域125。隔着栅绝缘膜(硅氧化膜)122，在硅基板上形成用于将积蓄的电荷输送至n型排放区域124a的栅电极123a。在周边电路区域117中，在n阱126、p阱127中分别构成pMOS晶体管、nMOS晶体管。在象素区域107和周边电路区域117中，STI121将各元件之间绝缘。
图5是目前的STI制造工序的剖面图。图5示出了象素区域107和周边电路区域117。首先，如图5(a)所示，在半导体基板131上形成保护氧化膜132和硅氮化膜133。然后，将保护氧化膜132和硅氮化膜133贯穿，形成在半导体基板131上设置沟槽的硅沟槽135。沉积NSG膜134以将硅沟槽135埋住。
然后，如图5(b)所示，使用反转掩模137，通过照相平版法以及干式蚀刻将在周边电路区域117中的STI之间形成元件的区域(活性区域)的NSG膜134削去。由此，可以减轻其后工序的化学机械抛光(CMP)的负担。然后，如图5(c)所示，通过CMP除去沉积在硅氮化膜133上的NSG膜134，形成STI136。此外，虽然未图示，除去硅氮化膜133和保护氧化膜132。
在图5(b)中，还可以使用反转掩模137削去象素区域107的活性区域。然而，MOS型固体成像装置的象素区域107的活性化区域的尺寸非常微细，因此，除非形成了非常微细的抗蚀开口图形，就无法对NSG膜134进行蚀刻。因此，在仅蚀刻周边电路区域117的NSG膜134之后进行CMP。
通过以上工序，可以形成STI。此外，在STI间通过常规的方法形成半导体元件，制造半导体装置。
然而，在上述目前的STI形成方法中，仅在周边电路区域117中通过反转掩模进行硅氧化膜的蚀刻。因此，在周边电路区域117中，CMP中所研磨的NSG膜134的量较小，较早地被研磨，如图5(c)所示，硅氮化膜133和STI136的一部分被削去。因此，象素区域107与周边电路区域117的STI台阶高差(STI与半导体基板表面的台阶高差)之差(|D1-D2|)变大。尤其是微细单元化越得到发展，元件分离越微细，象素区域107由CMP实现平坦化变得困难，因此象素区域107的STI台阶高差变高。由于STI台阶高差变高而引起应力(尤其是在STI上形成聚硅烷的情况下)，从而在固体成像装置中产生图像缺陷的可能性增高。
图6是STI的剖面图，(a)表示STI台阶高差较小的情况，(b)表示STI台阶高差较大的情况。在STI台阶高差较高的情况下，在STI136的侧壁上会产生PS(聚硅烷)残渣138，使相对于元件分离的相邻的栅被桥接。因此，产生作为固体成像装置的特性之一的图像缺陷(尤其是以黑缺陷和白缺陷为代表)。
发明内容
本发明的目的是提供一种在微细结构的半导体装置中，可以形成一致STI台阶高差的半导体装置的制造方法。
为了实现上述目的，本发明的STI形成方法是在半导体基板上形成STI的形成方法，其特征在于：在半导体基板上形成保护氧化膜；在上述保护氧化膜上形成硅氮化膜；通过照相平版法和干式蚀刻，将上述硅氮化膜和上述保护氧化膜贯穿，除去上述半导体基板的一部分以形成沟槽部；在上述沟槽部和上述硅氮化膜上形成掩埋氧化膜；通过CMP除去上述硅氮化物膜上的掩埋氧化膜和上述硅氮化膜的表面部分；通过湿式蚀刻除去沉积在上述沟槽部分的掩埋氧化膜的一部分。
此外，本发明半导体装置的制造方法的特征在于，在通过上述STI形成方法而形成的STI之间，形成半导体元件。
此外，在本发明的通过上述制造方法而制造的半导体装置中，其特征在于，上述STI的上端的高度从上述半导体基板起为40nm以下。
根据通过上述制造方法的半导体装置，能够抑制相邻栅之间的微小泄漏电流。此外，可以缓和对半导体基板的各种应力，并抑制结晶缺陷的产生。由于这些因素，可以在使用了微细结构的半导体装置的MOS型固体成像装置中充分抑制图像缺陷的产生，提高性能。
附图说明
图1是表示本发明实施方式中的固体装置的制造方法的工序剖面图。
图2是CMP处理后的硅氮化膜的剩余膜厚与偏差的图表。
图3是表示使用了增幅型MOS传感器的固体成像装置的结构的示意电路图。
图4是表示目前例子的固体成像装置的剖面图。
图5是表示目前的STI形成方法的剖面图。
图6(a)是表示STI台阶高差较小时的剖面图，图6(b)表示STI台阶高差较大时的剖面图。
具体实施形式
在本发明的STI形成方法中，通过上述CMP除去的上述硅氮化膜的膜厚为上述形成的硅氮化膜膜厚的50％以下，上述通过湿式蚀刻除去的掩埋氧化膜的膜厚也可以是上述硅氮化膜膜厚的10％～50％。
此外，在本发明半导体装置的制造方法中，通过形成上述半导体元件，还可以形成将入射光进行光电转换而积蓄的光电二极管、以及形成读出上述光电二极管的信号电荷的读出部、驱动部或对输出信号进行增幅的增幅部的MOS晶体管。
下面，使用附图，用例子对本发明中半导体装置的实施方式、尤其是固体成像装置进行具体的说明。
本发明实施方式中的固体成像装置的制造方法适合于使用0.25μm以下的微细CMOS逻辑技术、在元件分离中使用STI、以栅氧化膜为10nm以下进行制备的情况。本实施方式的特征在于，在形成STI的工序中，在CMP处理后，以硅氮化物膜作为硬掩模并进行湿式蚀刻。参照图1(a)～(f)表示的制造工序的剖面图，对本实施方式中固体成像装置的制造方法进行说明。另外，9表示周边电路区域，10表示象素区域。
首先，如图1(a)所示，使用公知的技术，在硅基板1上形成保护氧化膜2和硅氮化膜3。然后，使用照相平版法和干式蚀刻，在形成STI区域的硅氮化膜3和保护氧化膜2上形成贯穿孔，在硅基板1上形成硅沟槽4(沟槽部)。
然后，如图1(b)所示，通过湿式蚀刻(例如，在BHF∶H2O＝20∶1的溶液中100秒的时间)，从硅沟槽4的侧面蚀刻保护氧化膜2，并对硅沟槽4的侧壁进行氧化，在硅沟槽4的侧面形成15nm、在底部形成30nm的热氧化膜5。然后，使用照相平版法和离子注入法，在硅沟槽4的侧壁注入硼(例如，以注入能量为30keV、剂量为8×1012cm-2进行4步注入)。
通过硅沟槽4的侧壁氧化和侧壁注入，使得基于其后在接近STI侧壁形成的光电二极管扩散层的耗尽层不会扩散至由硅沟槽4的表面硅原子等的悬空键所形成的界面能级，从而使界面能级是电惰性的。由此，在固体成像装置中，可以防止来自光电二极管的泄漏电流。
然后，如图1(c)所示，将形成STI的NSG膜6(掩埋氧化膜)通过HDP(高密度等离子体)CVD沉积在硅氮化膜3上，使得硅沟槽4被掩埋。其中，在沉积NSG膜6前，为了减轻由HDPCVD引起的离子体损害的影响，期望在沟槽4的侧壁上进一步通过不使用等离子体的热CVD法使TEOS(四乙氧基硅烷)生长(例如20nm)。此外，期望在沉积NSG膜6后进行退火(例如，在氮气氛中在900℃下进行30分钟)，由此使NSG膜6的膜质变得良好。
接着，如图1(d)所示，通过CMP(化学机械抛光)使硅氮化膜3上的NSG膜6平坦化。在通过CMP处理进行平坦化时，期望通过在CMOS逻辑处理中通常使用的活性区域的反转掩模而进行的掩埋氧化膜(NSG膜6)的蚀刻不在象素区域10进行。如上所述，这是由于象素区域10中活性化区域的尺寸非常小、使用了反转掩模的蚀刻难以进行的缘故。
通过CMP处理，将NSG膜6平坦化为与硅氮化膜3同样的高度。另外，优选将经CMP切削的硅氮化膜3的膜厚设定为所形成膜厚的50％以下。通过将经CMP切削的膜厚设定为50％以下，能够抑制平坦化了的NSG膜6的台阶高差的偏差。
然后，如图1(e)所示，通过以硅氮化膜3为硬掩模重新进行湿式蚀刻(例如BHF∶H2O＝20∶1)，从而在纵方向对平坦化了的NSG膜6进行蚀刻。即，迄今为止仅通过CMP来调整NSG膜6的厚度，然而通过添加湿式蚀刻工序，可以通过CMP和湿式蚀刻的量来控制STI7的厚度。通过CMP和湿式蚀刻对NSG膜6进行切削由此形成STI7。另外，优选通过湿式蚀刻，使得被蚀刻的NSG膜6的膜厚变为初期形成的(CMP前的)硅氮化膜3的10～50％。
然后，如图1(f)所示，在湿式蚀刻后，通过采用热磷酸的湿式蚀刻(例如，使用BHF∶H2O＝20∶1的溶液，进行20秒)除去硅氮化膜3以及栅氧化膜形成前的保护氧化膜2。之后，在象素区域10的活性区域形成栅绝缘膜(未图示)和作为栅材料的聚硅烷，形成栅电极。STI台阶高差由聚硅烷形成时的聚硅烷上端的高度决定。另外，STI台阶高差优选为40nm以下。
之后，在象素区域10和周边电路区域9中形成对入射光进行光电转换并蓄积的光电二极管、或者形成有读出上述光电二极管的信号电荷的读出部、驱动部或对输出信号进行增幅的增幅部的MOS晶体管。
如上所述，通过对仍然残留有硅氮化膜3的掩埋NSG膜6进行湿式蚀刻，能够形成一致的STI台阶高差。
图2是表示在图1(d)中所示的经CMP研磨后的硅氮化膜3中，残留膜厚的累积频度分布的图表。如图2所示，相对于各自的残留膜厚的平均值，频度为0％～100％之间的膜厚表示经CMP研磨后的硅氮化膜3的膜厚偏差，图中表示的是平均残留膜厚分别为11：105nm、12：75nm、13：65nm、14：50nm的情况。由此，例如平均残留膜厚为105nm时的偏差宽度约为25nm、平均残留膜厚为50nm时的偏差宽度约为47nm。
硅氮化膜3的残留膜厚越薄、即硅氮化膜3的研磨量越多，则在晶片面内的硅氮化膜3的残留膜厚的偏差越大。通过CMP的硅氮化膜3的研磨量与晶片面内的硅氮化膜3的残留膜厚的偏差量基本呈比例关系。
因此，CMP硅氮化膜3的研磨量优选为能除去活性区域上的NSG膜6的最小量，即：能完全除去硅氮化膜3上的NSG膜6，但硅氮化膜3呈不过度研磨而残留的状态。此外，优选以硅氮化膜3为硬掩模，对规定量的NSG膜6进行湿式蚀刻。
通过这样削去NSG膜6，可以降低晶片面内的STI台阶高差的偏差，并降低STI台阶高差。此外，通过这样降低STI台阶高差，能够不产生图6中所示的STI侧壁的PS残渣。
在目前的方法中，在对周边电路上STI掩埋氧化膜的高度进行最优化时，象素区域10内的STI台阶高差较高，但根据本制造方法，即使对象素单元内的高度进行最优化，也不会过度降低周边电路区域9的STI台阶高差。此外，即使STI台阶高差较低，也不会使与STI7相邻的半导体基板的活性化区域的角部被露出，以至于在该角部由于栅氧化膜被薄化(薄膜化)而导致可靠性降低，因此能够降低象素区域10的STI台阶高差。通过降低STI台阶高差稳定并使其一定，能够缓和由STI7引起的应力以及抑制结晶缺陷的产生。
此外，可以抑制由STI侧壁的PS残渣导致的相邻栅的桥连。因此，在使用了0.25μm以下的微细CMOS逻辑技术制造的MOS型固体成像装置中，可以消除白色缺陷、暗斑这样的成像特性不良。
Claims (10)
1、一种在半导体基板上形成浅沟槽隔离的形成方法，其特征在于，
在半导体基板上形成保护氧化膜，并在所述保护氧化膜上形成硅氮化膜；
通过照相平版法和干式蚀刻，将所述硅氮化膜和所述保护氧化膜贯穿，并除去所述半导体基板的一部分以形成沟槽部；
在所述沟槽部和所述硅氮化膜上形成掩埋氧化膜；
通过化学机械抛光以除去所述硅氮化物膜上的掩埋氧化膜和所述硅氮化膜的表面部分；
通过湿式蚀刻除去沉积在所述沟槽部的掩埋氧化膜的一部分。
2、如权利要求1所述的浅沟槽隔离形成方法，其中，通过所述化学机械抛光而除去的所述硅氮化膜的表面部的膜厚为所述形成的硅氮化膜膜厚的50％以下；
通过所述湿式蚀刻除去的掩埋氧化膜的膜厚为所述化学机械抛光前的掩埋氧化膜膜厚的10％～50％。
3、一种半导体装置的制造方法，其中，在通过权利要求1所述的浅沟槽隔离的形成方法而形成的浅沟槽隔离之间形成半导体元件。
4、一种半导体装置的制造方法，其中，在通过权利要求2所述的浅沟槽隔离的形成方法而形成的浅沟槽隔离之间形成半导体元件。
5、如权利要求3所述的半导体装置的制造方法，其中，通过形成所述半导体元件，从而形成：将入射光进行光电转换而积蓄的光电二极管；和形成读出所述光电二极管的信号电荷的读出部、驱动部或对输出信号进行增幅的增幅部的MOS晶体管。
6、如权利要求4所述的半导体装置的制造方法，其中，通过形成所述半导体元件，从而形成：将入射光进行光电转换而积蓄的光电二极管；和形成读出所述光电二极管的信号电荷的读出部、驱动部或对输出信号进行增幅的增幅部的MOS晶体管。
7、一种通过权利要求3所述的制造方法制造的半导体装置，其中，所述浅沟槽隔离的上端的高度从所述半导体基板起为40nm以下。
8、一种通过权利要求4所述的制造方法制造的半导体装置，其中，所述浅沟槽隔离的上端的高度从所述半导体基板起为40nm以下。
9、一种通过权利要求5所述的制造方法制造的半导体装置，其中，所述浅沟槽隔离的上端的高度从所述半导体基板起为40nm以下。
10、一种通过权利要求6所述的制造方法制造的半导体装置，其中，所述浅沟槽隔离的上端的高度从所述半导体基板起为40nm以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005300631A JP2007109966A (ja) | 2005-10-14 | 2005-10-14 | 半導体装置およびその製造方法 |
| JP300631/2005 | 2005-10-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1949472A true CN1949472A (zh) | 2007-04-18 |
Family
ID=37735211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101423672A Pending CN1949472A (zh) | 2005-10-14 | 2006-10-11 | 半导体装置及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20070087518A1 (zh) |
| EP (1) | EP1775771A3 (zh) |
| JP (1) | JP2007109966A (zh) |
| KR (1) | KR20070041326A (zh) |
| CN (1) | CN1949472A (zh) |
| TW (1) | TW200717703A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157428A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法 |
| CN101471344B (zh) * | 2007-12-28 | 2011-09-28 | 富士通半导体股份有限公司 | 半导体器件及其制造方法和设计方法 |
| CN102412184A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 离子注入调整隔离氧化物应力的浅沟槽隔离结构制备方法 |
| CN102097355B (zh) * | 2009-12-10 | 2013-07-10 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离区的制作方法 |
| CN103854987A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 |
| CN109196145A (zh) * | 2016-06-10 | 2019-01-11 | 爱沃特株式会社 | 基板的制造方法 |
| CN115346912A (zh) * | 2022-10-19 | 2022-11-15 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117681A (ja) * | 2007-11-08 | 2009-05-28 | Panasonic Corp | 半導体装置の製造方法および固体撮像装置の製造方法 |
| US7846812B2 (en) | 2007-12-18 | 2010-12-07 | Micron Technology, Inc. | Methods of forming trench isolation and methods of forming floating gate transistors |
| JP5401797B2 (ja) | 2008-02-06 | 2014-01-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置製造システム |
| JP2009272596A (ja) * | 2008-04-09 | 2009-11-19 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| EP2109143B1 (en) * | 2008-04-09 | 2013-05-29 | Sony Corporation | Solid-state imaging device, production method thereof, and electronic device |
| US8003482B2 (en) | 2009-11-19 | 2011-08-23 | Micron Technology, Inc. | Methods of processing semiconductor substrates in forming scribe line alignment marks |
| JP6362373B2 (ja) | 2014-03-20 | 2018-07-25 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US10796969B2 (en) * | 2018-09-07 | 2020-10-06 | Kla-Tencor Corporation | System and method for fabricating semiconductor wafer features having controlled dimensions |
| CN114497089A (zh) * | 2020-11-11 | 2022-05-13 | 上海华力微电子有限公司 | 一种通过sti刻蚀工艺改善hdp填充缺陷的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307756A (ja) * | 1998-02-20 | 1999-11-05 | Canon Inc | 光電変換装置および放射線読取装置 |
| US6727166B1 (en) * | 1999-11-17 | 2004-04-27 | Koninklijke Philips Electronics N.V. | Removal of silicon oxynitride material using a wet chemical process after gate etch processing |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6403492B1 (en) * | 2001-02-02 | 2002-06-11 | Advanced Micro Devices, Inc. | Method of manufacturing semiconductor devices with trench isolation |
| JP2003197733A (ja) * | 2001-12-28 | 2003-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005276931A (ja) * | 2004-03-23 | 2005-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-10-14 JP JP2005300631A patent/JP2007109966A/ja not_active Withdrawn
-
2006
- 2006-08-11 US US11/464,021 patent/US20070087518A1/en not_active Abandoned
- 2006-08-11 TW TW095129507A patent/TW200717703A/zh unknown
- 2006-08-25 EP EP06017720A patent/EP1775771A3/en not_active Withdrawn
- 2006-09-15 KR KR1020060089490A patent/KR20070041326A/ko not_active Application Discontinuation
- 2006-10-11 CN CNA2006101423672A patent/CN1949472A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471344B (zh) * | 2007-12-28 | 2011-09-28 | 富士通半导体股份有限公司 | 半导体器件及其制造方法和设计方法 |
| CN102097355B (zh) * | 2009-12-10 | 2013-07-10 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离区的制作方法 |
| CN102157428A (zh) * | 2010-02-12 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法 |
| CN102412184A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 离子注入调整隔离氧化物应力的浅沟槽隔离结构制备方法 |
| CN102412184B (zh) * | 2011-05-23 | 2014-03-12 | 上海华力微电子有限公司 | 离子注入调整隔离氧化物应力的浅沟槽隔离结构制备方法 |
| CN103854987A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 伪栅的形成方法、选择性沉积硅的方法和插塞的形成方法 |
| CN109196145A (zh) * | 2016-06-10 | 2019-01-11 | 爱沃特株式会社 | 基板的制造方法 |
| CN115346912A (zh) * | 2022-10-19 | 2022-11-15 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法 |
| CN115346912B (zh) * | 2022-10-19 | 2023-01-03 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070041326A (ko) | 2007-04-18 |
| US20070087518A1 (en) | 2007-04-19 |
| EP1775771A2 (en) | 2007-04-18 |
| JP2007109966A (ja) | 2007-04-26 |
| EP1775771A3 (en) | 2008-02-27 |
| TW200717703A (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1949472A (zh) | 半导体装置及其制造方法 | |
| US7052960B2 (en) | Method for manufacturing a flash memory device | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| KR100674986B1 (ko) | 이미지센서 및 그 제조방법 | |
| US8039336B2 (en) | Semiconductor device and method of fabrication thereof | |
| US20090236643A1 (en) | Cmos image sensor and method of manufacturing | |
| US6991985B2 (en) | Method of manufacturing a semiconductor device | |
| US11705475B2 (en) | Method of forming shallow trench isolation (STI) structure for suppressing dark current | |
| KR100458767B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP2009224585A (ja) | 半導体装置及びその製造方法 | |
| KR20040003895A (ko) | 플래시 메모리 셀의 제조 방법 | |
| CN1992215A (zh) | 制造cmos图像传感器的方法 | |
| KR100967479B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100806799B1 (ko) | 이미지 센서의 제조 방법 | |
| KR20040054146A (ko) | 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법 | |
| KR100673224B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100561998B1 (ko) | 이미지 센서의 제조방법 | |
| KR100854928B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100670539B1 (ko) | 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법 | |
| KR100468611B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| KR100642428B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20070034884A (ko) | 씨모스 이미지 센서 제조방법 | |
| CN116322052A (zh) | 闪存浮栅的制作方法 | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR20010068649A (ko) | 반도체장치의 소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |