CN106558529A - 浅沟槽隔离方法 - Google Patents
浅沟槽隔离方法 Download PDFInfo
- Publication number
- CN106558529A CN106558529A CN201510640812.7A CN201510640812A CN106558529A CN 106558529 A CN106558529 A CN 106558529A CN 201510640812 A CN201510640812 A CN 201510640812A CN 106558529 A CN106558529 A CN 106558529A
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- oxide film
- nitride layer
- silicon nitride
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 75
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 62
- 238000000227 grinding Methods 0.000 claims abstract description 58
- 239000007788 liquid Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 2
- 238000005498 polishing Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 206010068052 Mosaicism Diseases 0.000 description 3
- 210000003765 sex chromosome Anatomy 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种浅沟槽隔离方法，该浅沟槽隔离方法用于具有特殊高密度有源区的集成电路制造技术中，其中化学机械抛光的工序包括：利用第一研磨液对已沉积氧化硅薄膜的晶圆进行第一次研磨，直至完全去除氮化硅层上的氧化硅薄膜时停止研磨；利用第二研磨液对第一次研磨后的晶圆进行第二次研磨，直至所有沟槽内的氧化硅薄膜表面被研磨平坦时停止研磨。其中，第一研磨液对氧化硅薄膜研磨的速率大于对氮化硅层研磨的速率；控制第二研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比，以保证对相邻的氧化硅薄膜和氮化硅层同时研磨时氧化硅薄膜不会出现凹陷。该浅沟槽隔离方法既能保证沟槽绝缘结构表面被研磨后满足均一性要求，又操作简单、成本低。
Description
技术领域
本发明涉及具有特殊高密度有源区集成电路的制造技术领域，特别是涉及一种浅沟槽隔离工艺方法。
背景技术
在集成电路的制造过程中，浅沟槽隔离方法具有优异的隔离性能，越来越得到了广泛的应用。而浅沟槽隔离技术中的化学机械抛光工艺用于磨平沟槽绝缘结构表面，直接影响隔离区与有源区的高度差，因此化学机械抛光工艺对沟槽绝缘结构表面研磨的均一性对整个集成电路的良品率起着决定性的作用。
为了提高沟槽绝缘结构表面的均一性，人们提出了一些改进方法，例如：增加反向光刻工艺，这种方法要求各有源区的长和宽均大于0.8微米，还需另外设计掩膜版，并增加涂胶、光刻、刻蚀、剥胶等额外的工艺，增加了生产成本；还有在大面积的隔离区内附加虚设图形的方法，然而由于不同集成电路的性能要求不同，在进行虚设图形设计时还需保证不影响集成电路本身的性能，因此这种方法对虚设图形需进行精细特殊的布局设计，增加了设计、制版的工作量，同样增加了生产成本。
然而，对于具有特殊高密度有源区集成电路来说，由于存在长和宽均小于0.8微米的有源区，因此不满足反向光刻工艺的尺寸要求，而且由于有源区的占比通常大于或等于50％，从而使得隔离区面积较小，不满足附加虚设图形的尺寸要求。综上所述，利用反向光刻工艺和附加虚设图形的方法都无法解决具有特殊高密度有源区集成电路的沟槽绝缘结构表面的均一性问题，从而导致过研磨或者氮化硅残留的问题。
发明内容
基于此，本发明提供一种浅沟槽隔离方法，既能保证具有特殊高密度有源区集成电路的沟槽绝缘结构表面被研磨后满足均一性要求，又操作简单、成本低。
一种浅沟槽隔离方法，用于集成电路的制造技术中，在所述集成电路中，有源区不满足反向光刻工艺的尺寸要求，隔离区不满足附加虚设图形的尺寸要求。其中，所述浅沟槽隔离方法中化学机械抛光的工序包括：
利用第一研磨液对已沉积氮化硅层、氧化硅薄膜的晶圆进行第一次研磨，直至完全去除所述氮化硅层上的氧化硅薄膜时停止研磨；
利用第二研磨液对第一次研磨后的晶圆进行第二次研磨，直至所有沟槽内的氧化硅薄膜表面被研磨平坦时停止研磨；
其中，所述第一研磨液对氧化硅薄膜研磨的速率大于对氮化硅层研磨的速率；控制所述第二研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比，以保证对相邻的氧化硅薄膜和氮化硅层同时研磨时氧化硅薄膜不会出现凹陷。
在其中一个实施例中，所述第一研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比大于或等于15。
在其中一个实施例中，所述第二研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比小于或等于5。
在其中一个实施例中，在所述化学机械抛光工序前还包括：
在沉积有氧化硅层、氮化硅层的晶圆上刻蚀形成沟槽，并在沟槽内表面生长氧化硅层；
沉积氧化硅薄膜。
在其中一个实施例中，所述沉积氧化硅薄膜的步骤后还包括：在高温下对晶圆进行热处理。
在其中一个实施例中，所述化学机械抛光工序后还包括：将所述氮化硅层及所述氮化硅层下方的氧化硅层去除。
在其中一个实施例中，在集成电路0.18微米工艺中，所述沟槽的深度介于5000埃至7000埃之间。
在其中一个实施例中，所述氧化硅薄膜沉积的厚度介于5500埃至7500埃之间。
在其中一个实施例中，对晶圆进行第一次研磨后，所述氮化硅层被研磨掉的厚度介于50埃至70埃之间。
在其中一个实施例中，对晶圆进行第二次研磨后，所述氮化硅层被研磨掉的厚度介于300埃至400埃之间。
上述浅沟槽隔离方法具有的有益效果为：该浅沟槽隔离方法利用第一研磨液对已填充氧化硅薄膜的晶圆进行第一次研磨，并在完全去除氮化硅层上的氧化硅薄膜时停止研磨，因此可确保氮化硅层表面无残留的氧化硅薄膜；之后再利用第二研磨液对第一次研磨后的晶圆进行第二次研磨，直至所有沟槽内的氧化硅薄膜表面被研磨平坦后停止研磨，也就是说在第二次研磨是在第一次研磨的基础上进行均一性调整。
因此，本发明提供的浅沟槽隔离方法对于具有特殊高密度有源区集成电路来说，在完全去除氮化硅层表面多余的氧化硅薄膜的基础上，就能使得所有沟槽内的氧化硅薄膜表面被研磨后满足均一性的要求，克服了传统反向光刻工艺和附加虚设图形方法无法解决沟槽绝缘结构表面的均一性问题，而且操作步骤简单，生产成本低。
附图说明
图1为一实施例的浅沟槽隔离方法的流程图。
图2A—2E为图1所示实施例的浅沟槽隔离方法中各步骤所获得的对应具有特殊高密度有源区集成电路的剖视图。
具体实施方式
为了更清楚的解释本发明提供的浅沟槽隔离方法，以下结合实施例作具体的说明。图1示出了一实施例的浅沟槽隔离方法的流程图。图2A—2E示出了一实施例的浅沟槽隔离方法中各步骤所获得的对应具有特殊高密度有源区集成电路的剖视图。
本发明提供的浅沟槽隔离方法用于集成电路的制造技术中，在该集成电路中，有源区不满足反向光刻工艺的尺寸要求，说明存在长和宽均小于0.8微米的有源区，而隔离区不满足附加虚设图形的尺寸要求，说明隔离区的面积较小，也就是说，本发明提供的浅沟槽隔离方法是用于具有特殊高密度有源区集成电路的制造技术。
在一实施例中，该浅沟槽隔离方法中化学机械抛光的工序包括：
S110、在沉积有氧化硅层120、氮化硅层110的晶圆上刻蚀形成沟槽130，并在沟槽130内表面生长氧化硅层120，形成的图形如图2A所示。其中氧化硅层120是用热生长法形成的，用于消除刻蚀造成的危害。
一般情况下，在沉积有氮化硅层110的晶圆上刻蚀形成沟槽130后，由于集成电路中有源区的密度的差异，在晶圆表面会形成多个面积不同的氮化硅层110区域。
具体的，在集成电路0.18微米的工艺中，沟槽130的深度介于5000埃至7000埃之间。在本实施例中，沟槽130的深度具体为6000埃。
S120、在沟槽130内沉积氧化硅薄膜140，如图2B所示。其中，氧化硅薄膜140用化学气相沉积法制成，且密度较高，而且在实际操作中，氧化硅薄膜140不仅沉积于沟槽130内，同时还沉积在氮化硅层110的表面上。
具体的，在集成电路0.18微米的工艺中，氧化硅薄膜140沉积的厚度介于5500埃至7500埃之间。在本实施例中，氧化硅薄膜140沉积的厚度具体为6500埃。
另外，在上述步骤中还包括：在高温下对晶圆进行热处理，这样做的目的是去除氧化硅薄膜140中的水汽，以提高后续化学机械抛光工序研磨的均一性。
S130、开始进行化学机械抛光工序，先利用第一研磨液对已在沟槽130内沉积氧化硅薄膜140的晶圆进行第一次研磨，并在完全去除氮化硅层110表面上的氧化硅薄膜140时停止研磨，形成的图形如图2C所示。
其中，第一研磨液对氧化硅薄膜140研磨的速率大于对氮化硅层110研磨的速率。具体的，第一研磨液对氧化硅薄膜140研磨的速率与对氮化硅层110研磨的速率之比大于或等于15，例如第一研磨液选用的主要成分为二氧化铈颗粒和酸性溶液，其中二氧化铈颗粒对氧化硅薄膜140有很高的研磨速度，而对氮化硅层110的研磨速度很小。
在本实施例中，先用第一研磨液对晶圆进行研磨，由于第一研磨液对氧化硅薄膜140研磨的速率大于对氮化硅层110研磨的速率，所以第一次研磨优先去除氮化硅层110表面的氧化硅薄膜140，并在完全去除氮化硅层110表面上的氧化硅薄膜140时停止第一次研磨。而且由于第一研磨液属于高选择比研磨液，研磨速度会逐渐下降，即使过度研磨也不会造成沟槽130内氧化硅薄膜140出现明显凹陷的情况。因此，第一次研磨结束时可以完全去除氮化硅层110表面上的氧化硅薄膜140，从而避免出现在氮化硅层110上有残留氧化硅薄膜140的情况。
在实际应用的集成电路0.18微米的工艺中，当氮化硅层110被研磨掉的厚度介于50埃至70埃之间时，即可停止第一次研磨。例如，在测量氮化硅层110被研磨掉的厚度时，可利用傅里叶变换光学原理根据在晶圆上设置的方块测试图像来测量对应的氮化硅层110研磨厚度。
S140、利用第二研磨液对第一次研磨后的晶圆进行第二次研磨，直至所有沟槽130内的氧化硅薄膜140表面被研磨平坦时停止研磨，如图2D所示。
同时，控制第二研磨液对氧化硅薄膜140研磨的速率与对氮化硅层110研磨的速率之比，以保证对相邻的氧化硅薄膜140和氮化硅110同时研磨时氧化硅薄膜140不会出现凹陷，也就是说第二研磨液对氧化硅薄膜140研磨的速率与对氮化硅层110研磨的速率相当。具体的，第二研磨液对氧化硅薄膜140研磨的速率与对氮化硅层110研磨的速率之比小于或等于5，例如，第二研磨液选用的主要成分为二氧化硅颗粒和碱性溶液。
当第一次研磨结束后，氮化硅层110表面上的氧化硅薄膜140已经被完全去除，再利用第二研磨液进行第二次研磨。需要说明的是，由于第一次研磨后已经完全露出氮化硅层110，因此第二次研磨是同时对氮化硅层110和沟槽130内的氧化硅薄膜140进行研磨，而由于第二研磨液对氧化硅薄膜140研磨的速率与对氮化硅层110研磨的速率相当，所以不会出现氧化硅薄膜140凹陷的情况，从而能够对氧化硅薄膜140进行有效的均一性调整，最后得到完全平坦的氧化硅薄膜140表面。
在实际应用的集成电路0.18微米的工艺中，当氮化硅层110被研磨掉的厚度介于300埃至400埃之间时，即可停止第二次研磨。例如，在测量氮化硅层110被研磨掉的厚度时，利用傅里叶变换光学原理根据设置的方块测试图像来测量对应的氮化硅层110研磨厚度。
S150、将氮化硅层110及氮化硅层110下方的氧化硅层120去除，如图2E所示。例如，可用热磷酸和稀氟氢酸分别去除氮化硅层110、氧化硅层120。最后即可由沟槽130及沉积于沟槽130内的表面平坦的氧化硅薄膜140形成沟槽绝缘结构。
综上所述，本发明提供的浅沟槽隔离方法利用第一研磨液对已沉积氧化硅薄膜140的晶圆进行第一次研磨，并在完全去除氮化硅层110上的氧化硅薄膜140时停止研磨，从而可确保氮化硅层110表面无残留的氧化硅薄膜140；之后再利用第二研磨液对第一次研磨后的晶圆进行第二次研磨，直至所有沟槽130内的氧化硅薄膜140表面被研磨平坦后停止研磨，也就是说在第二次研磨是在第一次研磨的基础上进行均一性的调整。
因此，本发明提供的浅沟槽隔离方法，对于具有特殊高密度有源区的集成电路来说，在完全去除氮化硅层110表面多余的氧化硅薄膜140的基础上，就能使得所有沟槽130内的氧化硅薄膜140表面被研磨后满足均一性的要求，而对有源区和隔离区的面积均没有特殊要求，从而克服了传统反向光刻工艺和附加虚设图形方法无法解决沟槽绝缘结构表面的均一性问题，不会造成过研磨或者氮化硅残留的问题，而且操作步骤简单，生产成本低。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体，但并不能因此而理解为对发明专利范围的限制。应指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种浅沟槽隔离方法，用于集成电路的制造技术中，在所述集成电路中，有源区不满足反向光刻工艺的尺寸要求，隔离区不满足附加虚设图形的尺寸要求，其特征在于，所述浅沟槽隔离方法中化学机械抛光的工序包括：
利用第一研磨液对已沉积氮化硅层、氧化硅薄膜的晶圆进行第一次研磨，直至完全去除所述氮化硅层上的氧化硅薄膜时停止研磨；
利用第二研磨液对第一次研磨后的晶圆进行第二次研磨，直至所有沟槽内的氧化硅薄膜表面被研磨平坦时停止研磨；
其中，所述第一研磨液对氧化硅薄膜研磨的速率大于对氮化硅层研磨的速率；控制所述第二研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比，以保证对相邻的氧化硅薄膜和氮化硅层同时研磨时氧化硅薄膜不会出现凹陷。
2.根据权利要求1所述的浅沟槽隔离方法，其特征在于，所述第一研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比大于或等于15。
3.根据权利要求1所述的浅沟槽隔离方法，其特征在于，所述第二研磨液对氧化硅薄膜研磨的速率与对氮化硅层研磨的速率之比小于或等于5。
4.根据权利要求1所述的浅沟槽隔离方法，其特征在于，在所述化学机械抛光工序前还包括：
在沉积有氧化硅层、氮化硅层的晶圆上刻蚀形成沟槽，并在沟槽内表面生长氧化硅层；
沉积氧化硅薄膜。
5.根据权利要求4所述的浅沟槽隔离方法，其特征在于，所述沉积氧化硅薄膜的步骤后还包括：在高温下对晶圆进行热处理。
6.根据权利要求4所述的浅沟槽隔离方法，其特征在于，所述化学机械抛光工序后还包括：
将所述氮化硅层及所述氮化硅层下方的氧化硅层去除。
7.根据权利要求4所述的浅沟槽隔离方法，其特征在于，在集成电路0.18微米工艺中，所述沟槽的深度介于5000埃至7000埃之间。
8.根据权利要求7所述的浅沟槽隔离方法，其特征在于，所述氧化硅薄膜沉积的厚度介于5500埃至7500埃之间。
9.根据权利要求7所述的浅沟槽隔离方法，其特征在于，对晶圆进行第一次研磨后，所述氮化硅层被研磨掉的厚度介于50埃至70埃之间。
10.根据权利要求7所述的浅沟槽隔离方法，其特征在于，对晶圆进行第二次研磨后，所述氮化硅层被研磨掉的厚度介于300埃至400埃之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510640812.7A CN106558529B (zh) | 2015-09-30 | 2015-09-30 | 浅沟槽隔离方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510640812.7A CN106558529B (zh) | 2015-09-30 | 2015-09-30 | 浅沟槽隔离方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106558529A true CN106558529A (zh) | 2017-04-05 |
| CN106558529B CN106558529B (zh) | 2020-04-21 |
Family
ID=58417777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510640812.7A Active CN106558529B (zh) | 2015-09-30 | 2015-09-30 | 浅沟槽隔离方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106558529B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369618A (zh) * | 2017-07-07 | 2017-11-21 | 上海华虹宏力半导体制造有限公司 | 晶圆的平坦化方法 |
| CN109037033A (zh) * | 2018-07-17 | 2018-12-18 | 武汉新芯集成电路制造有限公司 | 一种晶圆减薄方法 |
| CN110320757A (zh) * | 2018-03-30 | 2019-10-11 | 华润微电子（重庆）有限公司 | 晶圆曝光机 |
| CN110690114A (zh) * | 2019-10-11 | 2020-01-14 | 武汉新芯集成电路制造有限公司 | Cmp研磨方法 |
| CN112086354A (zh) * | 2020-07-31 | 2020-12-15 | 北京烁科精微电子装备有限公司 | 一种igbt器件的平坦化方法 |
| CN116852183A (zh) * | 2023-08-02 | 2023-10-10 | 山东有研半导体材料有限公司 | 一种用于大型晶圆研磨机改善晶圆形貌的研磨工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540741A (zh) * | 2003-04-24 | 2004-10-27 | 台湾积体电路制造股份有限公司 | 浅沟渠隔离的平坦化方法 |
| US20050153560A1 (en) * | 2004-01-13 | 2005-07-14 | Nec Electronics Corporation | Method of manufacturing a semiconductor device |
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
-
2015
- 2015-09-30 CN CN201510640812.7A patent/CN106558529B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1540741A (zh) * | 2003-04-24 | 2004-10-27 | 台湾积体电路制造股份有限公司 | 浅沟渠隔离的平坦化方法 |
| US20050153560A1 (en) * | 2004-01-13 | 2005-07-14 | Nec Electronics Corporation | Method of manufacturing a semiconductor device |
| CN102814727A (zh) * | 2012-08-13 | 2012-12-12 | 无锡华润上华科技有限公司 | 一种用于浅沟槽隔离结构的化学机械研磨方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107369618A (zh) * | 2017-07-07 | 2017-11-21 | 上海华虹宏力半导体制造有限公司 | 晶圆的平坦化方法 |
| CN107369618B (zh) * | 2017-07-07 | 2020-02-21 | 上海华虹宏力半导体制造有限公司 | 晶圆的平坦化方法 |
| CN110320757A (zh) * | 2018-03-30 | 2019-10-11 | 华润微电子（重庆）有限公司 | 晶圆曝光机 |
| CN109037033A (zh) * | 2018-07-17 | 2018-12-18 | 武汉新芯集成电路制造有限公司 | 一种晶圆减薄方法 |
| CN110690114A (zh) * | 2019-10-11 | 2020-01-14 | 武汉新芯集成电路制造有限公司 | Cmp研磨方法 |
| CN112086354A (zh) * | 2020-07-31 | 2020-12-15 | 北京烁科精微电子装备有限公司 | 一种igbt器件的平坦化方法 |
| CN112086354B (zh) * | 2020-07-31 | 2023-06-20 | 北京晶亦精微科技股份有限公司 | 一种igbt器件的平坦化方法 |
| CN116852183A (zh) * | 2023-08-02 | 2023-10-10 | 山东有研半导体材料有限公司 | 一种用于大型晶圆研磨机改善晶圆形貌的研磨工艺 |
| CN116852183B (zh) * | 2023-08-02 | 2024-04-02 | 山东有研半导体材料有限公司 | 一种用于大型晶圆研磨机改善晶圆形貌的研磨工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106558529B (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106558529A (zh) | 浅沟槽隔离方法 | |
| CN105026966B (zh) | 光子装置结构及制造方法 | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| CN108110043A (zh) | 晶圆弯曲度的优化方法 | |
| CN103227111B (zh) | 半导体器件的制造方法 | |
| CN107017161A (zh) | 一种减小sti‑cmp过程中碟型凹陷的方法 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| CN109545676A (zh) | 半导体器件栅极高度平坦化方法 | |
| US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
| CN105700076B (zh) | 一种光波导屏蔽层的刻蚀方法 | |
| US20050170661A1 (en) | Method of forming a trench structure | |
| KR100361102B1 (ko) | 트렌치 아이솔레이션의 형성방법 | |
| JP2009147104A (ja) | 使用済み半導体ウエハ又は基板の再生方法 | |
| KR102152705B1 (ko) | 반도체 구조물 제조 방법 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| JP2005209799A (ja) | 電子装置の設計方法および製造方法、電子装置 | |
| CN101452871A (zh) | Sti隔离结构的制备方法 | |
| JP6256576B1 (ja) | エピタキシャルウェーハ及びその製造方法 | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| CN103208454B (zh) | 实现浅沟道隔离的工艺方法 | |
| JP5835890B2 (ja) | 素子間分離層の形成方法 | |
| TWI816852B (zh) | 半導體結構的製造方法 | |
| KR20080101454A (ko) | 반도체 소자의 소자분리 방법 | |
| US8921203B2 (en) | Method of forming an integrated circuit having varying substrate depth |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |