CN104253027A - 双重图形及其形成方法 - Google Patents

双重图形及其形成方法 Download PDF

Info

Publication number
CN104253027A
CN104253027A CN201310261349.6A CN201310261349A CN104253027A CN 104253027 A CN104253027 A CN 104253027A CN 201310261349 A CN201310261349 A CN 201310261349A CN 104253027 A CN104253027 A CN 104253027A
Authority
CN
China
Prior art keywords
layer
stressor layers
double
etched
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310261349.6A
Other languages
English (en)
Other versions
CN104253027B (zh
Inventor
张城龙
何其暘
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310261349.6A priority Critical patent/CN104253027B/zh
Priority to US14/178,913 priority patent/US8975186B2/en
Publication of CN104253027A publication Critical patent/CN104253027A/zh
Application granted granted Critical
Publication of CN104253027B publication Critical patent/CN104253027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双重图形及其形成方法，其中所述双重图形的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成应力层，所述应力层具有拉伸应力；在所述应力层上形成若干分立的牺牲层；形成覆盖所述牺牲层和应力层表面的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在牺牲层的侧壁上形成侧墙；刻蚀所述牺牲层两侧的应力层，形成贯穿应力层厚度的凹槽；去除所述牺牲层。本发明的方法形成的双重图形不会发生变形。

Description

双重图形及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种双重图形及其形成方法。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了减小光学邻近效应的影响，工业界提出了光刻分辨率增强技术，其中的双重图形技术（DPT：Double Patterning Technology）被认为是填补浸入式光刻和极紫外光刻（EUV）之间鸿沟的有力保障。双重图形技术通常在待刻蚀材料层上形成刻蚀牺牲层，在刻蚀牺牲层的周围形成侧墙，去除所述刻蚀牺牲层后，以所述侧墙为掩膜，刻蚀所述待刻蚀材料层，可以形成特征尺寸小的图形。
图1～图4为现有技术形成双重图形的结构示意图。
首先，请参考图1，提供待刻蚀材料层101，在所述待刻蚀材料层101上形成硬掩膜层102；在所述硬掩膜层102上形成若干分离的牺牲层103。
接着，请参考图2，形成覆盖所述牺牲层103和硬掩膜层102表面的侧墙材料层104。
然后，请参考图3，采用无掩膜刻蚀工艺刻蚀所述侧墙材料层104，在牺牲层103的两侧侧壁形成侧墙105。
最后，请参考图4，去除所述牺牲层103（参考图3），剩余的侧墙105作为双图形掩膜。
现有双重图形技术形成的双重图形容易发生变形，影响后续的对硬掩膜层和待刻蚀材料层的刻蚀。
发明内容
本发明解决的问题是如何防止现有双重图形技术形成的双重图形发生变形。
为解决上述问题，本发明提供一种双重图形的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成应力层，所述应力层具有拉伸应力；在所述应力层上形成若干分立的牺牲层；形成覆盖所述牺牲层和应力层表面的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在牺牲层的侧壁上形成侧墙；刻蚀所述牺牲层两侧的应力层，形成贯穿应力层厚度的凹槽；去除所述牺牲层。
可选的，所述应力层的材料为氮化硅、碳化硅或TEOS。
可选的，所述应力层的厚度为50～500埃。
可选的，所述应力层的拉伸应力的大小为50～1000Mpa。
可选的，形成贯穿应力层厚度的凹槽时，过刻蚀部分厚度的待刻蚀层。
可选的，所述待刻蚀层被过刻蚀部分的厚度为10～500埃。
可选的，所述牺牲层的材料为光刻胶、底部抗反射涂层或氮化硅。
可选的，所述侧墙材料层的材料与牺牲层的材料不相同，所述侧墙材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或几种。
可选的，所述侧墙材料层的形成工艺为原子层沉积。
可选的，所述待刻蚀层的材料为低介电常数材料、多晶硅、无定形硅、无定形碳、氧化硅、SiN、SiON、SiCN、SiC、BN、SiCO、SiCOH、BN或TiN。
本发明还提供了一种双重图形，包括：待刻蚀层；位于待刻蚀层上的若干分立的应力层，相邻应力层之间具有暴露待刻蚀层表面的凹槽；位于每个应力层的两端表面上的两个分立的侧墙。
可选的，所述凹槽部分位于待刻蚀层内。
可选的，位于待刻蚀层中的部分凹槽的深度为10～500埃。
可选的，所述应力层的材料为氮化硅、碳化硅或TEOS。
可选的，所述应力层的厚度为50～500埃。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的双重图形的形成方法，在待刻蚀层上形成应力层，所述应力层具有拉伸应力，在形成侧墙材料层过程中以及在沉积形成侧墙材料层后进行冷却时，所述应力层用于消除或减小侧墙材料层与牺牲层之间产生的应力，在牺牲层去除后，从而使得侧墙发生变形的应力很小或不存在，此外，所述应力层还作为去除牺牲层时的停止层；在形成侧墙后，形成贯穿应力层的凹槽，所述凹槽位于相邻的牺牲层之间，凹槽使得整层的应力层变成分块的应力层，从而消除或减小了应力层与侧墙底部之间的应力，并且消除或减小了应力层与待刻蚀层之间的应力，因而在去除牺牲层后，使得侧墙向牺牲层方向发生变形的应力消除或减小到最小，防止侧墙发生变形，此外，应力层与待刻蚀层之间的应力的消除或减小，也可以防止由于应力作用使得在牺牲层中形成的半导体图形的产生变形。
进一步，应力层的厚度为50～500埃，应力层的拉伸应力的大小为50～1000Mpa，使得应力层的拉伸应力的大小保持适中，对形成的侧墙材料层与牺牲层之间的应力的消除或减小的效果较好，并且使得后续在牺牲层上形成侧墙，然后再牺牲层两侧的应力层中形成凹槽时，能有效的消除应力层与侧墙底部之间的应力，而防止在去除牺牲层后侧墙发生变形。
本发明的双重图形具有较好的形貌，不会发生变形。
附图说明
图1～图4为现有技术双重图形形成过程的结构示意图；
图5～图9为本发明实施例双重图形的形成过程的结构示意图。
具体实施方式
现有技术形成的双重图形容易发生变形，请参考图4，在将相邻侧墙105之间的牺牲层103（参考图3）去除后，相邻的侧墙105会向中间倾斜（牺牲层的位置），使形成的双重图形产生变形，后续再采用双重图形为掩膜刻蚀硬掩膜层时，会使得硬掩膜层和待刻蚀层中形成的图形产生变形，影响后续形成的器件的稳定性。
现有形成侧墙材料层通常采用化学气相沉积工艺，而在双重图形的形成过程中，为了获得较高的刻蚀选择比，侧墙材料层材料、牺牲层和硬掩膜层的三种的材料均不相同，侧墙材料层与牺牲层之间、以及侧墙材料层与硬掩膜层之间容易产生应力，在去除牺牲层后，极易使得牺牲层两边的侧墙产生向中间倾斜的变形。应力产生的原因包括以下两个方面，一方面是化学气相沉积成膜过程中，不同膜层之间的晶格不匹配产生应力；另一方面是化学气相沉积之后的冷却过程时，不同材料的热膨胀系数不同产生应力。
为此，本发明提出一种双重图形及其形成方法，本发明的方法能有效的释放双重图形的形成过程中，使侧墙发生形变的应力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图5～图9为本发明实施例双重图形的形成过程的结构示意图。
首先，请参考图5，提供待刻蚀层201；在所述待刻蚀层201上形成应力层202，所述应力层202具有拉伸应力；在所述应力层202上形成若干分立的牺牲层203。
所述待刻蚀层201为后续以形成的双重图形为掩膜需要刻蚀的材料层。所述待刻蚀层201可以为单层或多层堆叠结构。所述待刻蚀层201的材料为介质层材料或金属材料或非金属材料。具体的，所述待刻蚀层201的材料为低介电常数材料、多晶硅、无定形硅、无定形碳、氧化硅、SiN、SiON、SiCN、SiC、BN、SiCO、SiCOH、BN、TiN、W、Al或Cu等。需要说明的是，所述待刻蚀层还可以为其他材料，刻蚀层的材料不应限制本发明的保护范围。
所述应力层202具有拉伸应力，所述应力层202用于后续在沉积形成侧墙材料层过程中以及在沉积形成侧墙材料层后进行冷却时，消除或减小侧墙材料层与牺牲层203之间产生的应力，在牺牲层去除后，从而使侧墙发生变形的应力很小或没有。另外，所述应力层还作为后续去除牺牲层203时的停止层。
所述应力层202的材料为氮化硅、碳化硅或TEOS，应力层202的厚度为50～500埃，应力层202的拉伸应力的大小为50～1000Mpa，使得应力层202的拉伸应力的大小保持适中，对后续的形成的侧墙材料层与牺牲层202之间的应力消除或减小的效果较好，并且后续在牺牲层上形成侧墙，然后再牺牲层两侧的应力层202中形成凹槽时，能有效的消除应力层202与侧墙底部之间的应力，而防止在去除牺牲层后侧墙发生变形。本实施例中，所述应力层202的材料为具有拉伸应力的氮化硅，应力层202的拉伸应力的大小为50～500Mpa。应力层202可以采用现有的化学气相沉积工艺形成，在此不再赘述。
在形成应力层202，在应力层202上形成若干分立的牺牲层203，后续再牺牲层203的两侧侧壁上形成侧墙，去除牺牲层203后，剩余的侧墙作为双重图形。
所述牺牲层203的形成过程为：在所述应力层202上形成牺牲材料层；然后刻蚀或图形化所述牺牲材料层，形成牺牲层203。所述牺牲层203的材料与应力层202的材料以及后续形成的侧墙材料层的材料不相同，以使各材料之间具有不同的刻蚀选择比。
所述牺牲层203采用易于去除，并且不会造成残留缺陷的材料。所述牺牲层203的材料为光刻胶、底部抗反射涂层或氮化硅。本实施例中，所述牺牲层203的材料为光刻胶。
接着，请参考图6，形成覆盖所述牺牲层203和应力层202表面的侧墙材料层204。
后续采用无掩膜刻蚀工艺刻蚀所述侧墙材料层204，在牺牲层203的两侧侧壁形成侧墙。所述侧墙材料层204的厚度值小于相邻牺牲层203之间的间距尺寸的一半。
侧墙材料层204形成工艺为原子层沉积工艺，形成的侧墙材料层204具有较好的表面平整度。
在形成侧墙材料层204时，由于侧墙材料层204底部的应力层202具有拉伸应力，所述应力层202的拉伸作用能消除或减小形成的侧墙材料层204对牺牲层203的压应力，在后续去除牺牲层203后，从而消除或减小使牺牲层203两侧侧壁上的侧墙向牺牲层方向发生变形的压应力。
侧墙材料层204形成工艺为原子层沉积工艺，形成的侧墙材料层204具有较好的表面平整度，并且由于原子层沉积工艺是一层一层的原子层沉积，应力层202对每一原子层形式的侧墙材料对牺牲层的应力均具有较好的消除或减小作用，使得消除或减小的效果较好，使得形成的侧墙材料层204对牺牲层的压应力。
所述侧墙材料层204的材料与牺牲层203的材料不相同，所述侧墙材料层204的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或几种。所述侧墙材料层204为单层结构或者多层堆叠结构，比如氧化硅-氮化硅的双层堆叠结构、或者氧化硅-氮化硅-氧化硅的三层堆叠结构。本实施例中，所述侧墙材料层204为单层的氧化硅层。
接着，参考图7，无掩膜刻蚀所述侧墙材料层204（参考图6），在牺牲层203的侧壁上形成侧墙205。
无掩膜刻蚀采用等离子体刻蚀工艺。等离子刻蚀采用的气体为含氟基的气体，比如：CF4、CHF3、CH2F2、C2F6、C3F8中的一种或几种。
接着，请参考图8，刻蚀所述牺牲层203两侧的应力层202，形成贯穿应力层202厚度的凹槽206。
刻蚀所述应力层202干法刻蚀工艺干法刻蚀采用的气体为含氟基的气体，比如：SF6、CH2F2中的一种或几种。
本实施例中，在形成侧墙205后，形成贯穿应力层202的凹槽206，所述凹槽位于相邻的牺牲层203之间，凹槽206使得整层的应力层变成分块的应力层，从而消除或减小了应力层202与侧墙205底部之间的应力，并且消除或减小了应力层202与待刻蚀层201之间的应力，因此在去除牺牲层203后，使得侧墙205向牺牲层203方向发生变形的应力消除或减小到最小，防止牺牲层203去除后侧墙205的变形，同时应力层202与待刻蚀层201之间的应力的消除或减小，也可以防止由于应力作用使得后续在牺牲层201中形成的半导体图形的产生变形。
在具体的实施例中，在刻蚀应力层202时，过刻蚀部分厚度的待刻蚀层201，使得凹槽206部分位于待刻蚀层201中，以保证所述应力层202被刻穿。
所述待刻蚀层201被过刻蚀的厚度不宜太厚，以保证后续形成的双重图形之间的凹槽深度的均匀性。所述待刻蚀层201被过刻蚀的厚度（或者位于待刻蚀层201中的部分凹槽的深度）为50～500埃。
最后，请参考图9，去除所述牺牲层203（参考图8），剩余的侧墙205作为双重图形。
去除所述牺牲层203的工艺为湿法或干法刻蚀工艺。本发明实施例中，去除牺牲层203的工艺为等离子体灰化工艺。
本实施例中，去除所述牺牲层203后，还可以过刻蚀部分厚度的剩余的应力层202，在应力层202中形成第二凹槽，以进一步消除应力层202与侧墙205之间可能还存在的应力。
后续，还包括：沿第二凹槽207继续刻蚀所述应力层202和部分厚度的待刻蚀层，使得第二凹槽的深度增加，直至第二凹槽207的底部与凹槽206的底部平齐。
本发明实施例还提供了采用上述方法形成的双重图形，请参考图9，包括：待刻蚀层201；位于待刻蚀层201上的若干分立的应力层202，相邻应力层202之间具有暴露待刻蚀层201表面的凹槽206；位于每个应力层202的两端表面上的两个分立的侧墙205。
具体的，所述凹槽206部分位于待刻蚀层201内。位于待刻蚀层201中的部分凹槽的深度为10～500埃。
所述应力层202的材料为氮化硅、碳化硅或TEOS。
所述应力层202的厚度为50～500埃。
综上，本发明实施例的双重图形及其的形成方法，在待刻蚀层上形成应力层，所述应力层具有拉伸应力，在形成侧墙材料层过程中以及在沉积形成侧墙材料层后进行冷却时，所述应力层用于消除或减小侧墙材料层与牺牲层之间产生的应力，在牺牲层去除后，从而使得侧墙发生变形的应力很小或不存在，此外，所述应力层还作为去除牺牲层时的停止层；在形成侧墙后，形成贯穿应力层的凹槽，所述凹槽位于相邻的牺牲层之间，凹槽使得整层的应力层变成分块的应力层，从而消除或减小了应力层与侧墙底部之间的应力，并且消除或减小了应力层与待刻蚀层之间的应力，因而在去除牺牲层后，使得侧墙向牺牲层方向发生变形的应力消除或减小到最小，防止侧墙发生变形，此外，应力层与待刻蚀层之间的应力的消除或减小，也可以防止由于应力作用使得在牺牲层中形成的半导体图形的产生变形。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种双重图形的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成应力层，所述应力层具有拉伸应力；
在所述应力层上形成若干分立的牺牲层；
形成覆盖所述牺牲层和应力层表面的侧墙材料层；
无掩膜刻蚀所述侧墙材料层，在牺牲层的侧壁上形成侧墙；
刻蚀所述牺牲层两侧的应力层，形成贯穿应力层厚度的凹槽；
去除所述牺牲层。
2.如权利要求1所述的双重图形的形成方法，其特征在于，所述应力层的材料为氮化硅、碳化硅或TEOS。
3.如权利要求2所述的双重图形的形成方法，其特征在于，所述应力层的厚度为50～500埃。
4.如权利要求1所述的双重图形的形成方法，其特征在于，所述应力层的拉伸应力的大小为50～1000Mpa。
5.如权利要求1所述的双重图形的形成方法，其特征在于，形成贯穿应力层厚度的凹槽时，过刻蚀部分厚度的待刻蚀层。
6.如权利要求5所述的双重图形的形成方法，其特征在于，所述待刻蚀层被过刻蚀部分的厚度为10～500埃。
7.如权利要求1所述的双重图形的形成方法，其特征在于，所述牺牲层的材料为光刻胶、底部抗反射涂层或氮化硅。
8.如权利要求1所述的双重图形的形成方法，其特征在于，所述侧墙材料层的材料与牺牲层的材料不相同，所述侧墙材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅中的一种或几种。
9.如权利要求8所述的双重图形的形成方法，其特征在于，所述侧墙材料层的形成工艺为原子层沉积。
10.如权利要求1所述的双重图形的形成方法，其特征在于，所述待刻蚀层的材料为低介电常数材料、多晶硅、无定形硅、无定形碳、氧化硅、SiN、SiON、SiCN、SiC、BN、SiCO、SiCOH、BN或TiN。
11.一种双重图形，其特征在于，包括：
待刻蚀层；
位于待刻蚀层上的若干分立的应力层，相邻应力层之间具有暴露待刻蚀层表面的凹槽；
位于每个应力层的两端表面上的两个分立的侧墙。
12.如权利要求11所述的双重图形，其特征在于，所述凹槽部分位于待刻蚀层内。
13.如权利要求11所述的双重图形，其特征在于，位于待刻蚀层中的部分凹槽的深度为10～500埃。
14.如权利要求11所述的双重图形，其特征在于，所述应力层的材料为氮化硅、碳化硅或TEOS。
15.如权利要求14所述的双重图形，其特征在于，所述应力层的厚度为50～500埃。
CN201310261349.6A 2013-06-26 2013-06-26 双重图形及其形成方法 Active CN104253027B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310261349.6A CN104253027B (zh) 2013-06-26 2013-06-26 双重图形及其形成方法
US14/178,913 US8975186B2 (en) 2013-06-26 2014-02-12 Double patterning methods and structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310261349.6A CN104253027B (zh) 2013-06-26 2013-06-26 双重图形及其形成方法

Publications (2)

Publication Number Publication Date
CN104253027A true CN104253027A (zh) 2014-12-31
CN104253027B CN104253027B (zh) 2017-08-25

Family

ID=52114784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310261349.6A Active CN104253027B (zh) 2013-06-26 2013-06-26 双重图形及其形成方法

Country Status (2)

Country Link
US (1) US8975186B2 (zh)
CN (1) CN104253027B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347360A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 双重图形结构及其形成方法
CN110459465A (zh) * 2019-08-30 2019-11-15 上海华力微电子有限公司 自对准双层图形的形成方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113948463A (zh) * 2020-07-17 2022-01-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948462A (zh) * 2020-07-17 2022-01-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754785B2 (en) * 2015-01-14 2017-09-05 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
US9824943B2 (en) * 2015-10-20 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
DE102016114514B4 (de) 2015-10-20 2021-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur und Verfahren zu deren Herstellung
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
US10600648B2 (en) 2017-04-20 2020-03-24 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN110520964A (zh) * 2018-03-01 2019-11-29 朗姆研究公司 用于半导体处理的基于硅的沉积
US10867839B2 (en) 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices
CN112786436A (zh) * 2019-11-06 2021-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281219A1 (en) * 2006-06-01 2007-12-06 Sandhu Gurtej S Masking techniques and contact imprint reticles for dense semiconductor fabrication
CN101405216A (zh) * 2006-03-23 2009-04-08 美光科技公司 形貌引导的图案化
CN101740357A (zh) * 2008-11-13 2010-06-16 海力士半导体有限公司 在半导体器件中形成微图案的方法
US20110294075A1 (en) * 2010-05-25 2011-12-01 United Microelectronics Corp. Patterning method
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927398B1 (ko) * 2007-06-26 2009-11-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7709396B2 (en) * 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
US9006801B2 (en) * 2011-01-25 2015-04-14 International Business Machines Corporation Method for forming metal semiconductor alloys in contact holes and trenches
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405216A (zh) * 2006-03-23 2009-04-08 美光科技公司 形貌引导的图案化
US20070281219A1 (en) * 2006-06-01 2007-12-06 Sandhu Gurtej S Masking techniques and contact imprint reticles for dense semiconductor fabrication
CN101740357A (zh) * 2008-11-13 2010-06-16 海力士半导体有限公司 在半导体器件中形成微图案的方法
US20110294075A1 (en) * 2010-05-25 2011-12-01 United Microelectronics Corp. Patterning method
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347360A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 双重图形结构及其形成方法
CN104347360B (zh) * 2013-07-24 2017-02-08 中芯国际集成电路制造(上海)有限公司 双重图形结构及其形成方法
CN110459465A (zh) * 2019-08-30 2019-11-15 上海华力微电子有限公司 自对准双层图形的形成方法
CN110459465B (zh) * 2019-08-30 2022-03-04 上海华力微电子有限公司 自对准双层图形的形成方法
CN113948463A (zh) * 2020-07-17 2022-01-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948462A (zh) * 2020-07-17 2022-01-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948463B (zh) * 2020-07-17 2024-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113948462B (zh) * 2020-07-17 2024-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113078058A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113078058B (zh) * 2021-03-25 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN104253027B (zh) 2017-08-25
US8975186B2 (en) 2015-03-10
US20150001687A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
CN104253027A (zh) 双重图形及其形成方法
US9633851B2 (en) Semiconductor device including small pitch patterns
KR101670556B1 (ko) 집적 회로 패터닝 방법
TWI356446B (en) Methods to reduce the critical dimension of semico
KR101992569B1 (ko) 반복적인 셀프얼라인 패터닝
US10211062B2 (en) Semiconductor structures and fabrication methods thereof
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US20110294075A1 (en) Patterning method
CN103578930B (zh) 多重图形化的掩膜层的形成方法、半导体结构
KR102128515B1 (ko) 에칭 마스크를 제거하는 방법
CN103715068A (zh) 半导体精细图案的形成方法
TWI557784B (zh) 鰭式場效電晶體的製造方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN104425225A (zh) 三重图形的形成方法
CN107731666B (zh) 双重图形化的方法
CN108573865B (zh) 半导体器件及其形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
KR100994714B1 (ko) 반도체 장치 제조 방법
US11456174B2 (en) Semiconductor structure and formation method thereof
CN104347360B (zh) 双重图形结构及其形成方法
CN112951718A (zh) 半导体结构及其形成方法
JP2009010156A (ja) パターン形成方法
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
CN104124143A (zh) 栅极侧壁层的形成方法
CN104124161B (zh) 栅极侧壁层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant