TWI821518B - 藉由電漿選擇性沉積之線粗糙度改善方法 - Google Patents

藉由電漿選擇性沉積之線粗糙度改善方法 Download PDF

Info

Publication number
TWI821518B
TWI821518B TW109103334A TW109103334A TWI821518B TW I821518 B TWI821518 B TW I821518B TW 109103334 A TW109103334 A TW 109103334A TW 109103334 A TW109103334 A TW 109103334A TW I821518 B TWI821518 B TW I821518B
Authority
TW
Taiwan
Prior art keywords
layer
additional material
substrate
patterned
photoresist
Prior art date
Application number
TW109103334A
Other languages
English (en)
Other versions
TW202101580A (zh
Inventor
和田敏治
謝佳芸
高明輝
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202101580A publication Critical patent/TW202101580A/zh
Application granted granted Critical
Publication of TWI821518B publication Critical patent/TWI821518B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/164—Coating processes; Apparatus therefor using electric, electrostatic or magnetic means; powder coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供具有例如光阻層之圖案化層的基板，該圖案化層可呈現線粗糙度。在一示例性實施例中，圖案化層可以是極紫外線(EUV)光阻層。在一方法中，在圖案化後，在該EUV光阻層上提供額外材料的選擇性沉積，以在將圖案轉移到光阻層下方的一層時，提供改善的粗糙度與微影結構高度，而容許更多製程容限。額外材料在光阻上方的區域中比在例如光阻圖案之間的暴露區域之光阻不存在的區域中選擇性地沉積更厚。接著，可進行(例如經由蝕刻)將圖案轉移到光阻下方的一層，同時圖案化光阻與光阻上方的額外材料可共同作為蝕刻遮罩。

Description

藉由電漿選擇性沉積之線粗糙度改善方法
本申請案主張2019年2月26日申請且題為「Method Of Line Roughness Improvement By Plasma Selective Deposition」之美國臨時專利申請案第62/810,592號及2019年11月12日申請且題為「Method Of Line Roughness Improvement By Plasma Selective Deposition」之美國非臨時專利申請案第16/680,989號之權利，其係於此整體特意地併入做為參考。
本揭示內容係關於例如半導體基板之基板的處理。特別地，本揭示內容提供將具有非常窄的間距設計的基板予以圖案化之新穎方法。
隨著基板處理之幾何形狀持續縮小，經由光微影技術在基板上形成結構的技術挑戰增加。由於更低間距的結構之需求增加，已經利用各式各樣的光微影技術來達到用在這樣窄間距的適當光微影，包括極紫外線(EUV)微影(利用EUV範圍中之光波長的微影，通常多為13.5nm波長)、多重圖案化機制(例如自對準雙重圖案化(SADP)、自對準三重圖案化(SATP)、氟化氬(ArF)微影、或其他窄間距圖案化方法。
已經發現到隨著間距與尺寸減小，線寬粗糙度(LWR)與線邊緣粗糙度(LER)效能在圖案轉移製程期間劣化。因此，當特徵部尺寸減小時，LWR與LER已變得被視為重要的考量。LWR與LER的效應對於EUV微影已經變成是特別地有問題的，其中光阻高度可能是矮的，並且圖案化光阻呈現高粗糙度。
習知的EUV微影技術試圖藉由在將光阻圖案轉移到下方層之前使用電漿處理來解決所面臨的光阻粗糙度。圖1A-1C繪示示例性習知技術。如圖1A所示，基材100設有初始之圖案化光阻層105，該圖案化光阻層105位於下方層110上。該些特定的下方層110僅為例示。如圖1A所示，位在圖案化光阻層下方的是分別為反射多層115、光學平坦層120、及硬遮罩層125。這樣的層在此技藝中是已知的且僅為例示，並且吾人將察知，如此技藝中已知，這樣的層可形成在基板100的其他結構上方。所利用之特定下方層可藉由所利用之特定基板製程流程而改變，並且可在給定的製程流程內於不同的製程步驟改變。如圖1A所示，初始之圖案化光阻層105可能呈現粗糙度。接著，可提供電漿處理來減小粗糙度，例如圖1B所示，其中圖案化光阻層105具有更小的粗糙度。然而，儘管這樣的電漿處理可減小粗糙度，但光阻的高度通常也會被減小。之後，如圖1C所示，在圖案轉移到反射多層115的期間，由於減小的光阻高度與製程的的選擇性，轉移製程可能會貫穿光阻。如圖1C所繪示，圖案化光阻層105甚至可能完全地被移除，而影響光阻下方例如圖案化反射多層結構115A之層中的圖案化形成。依此方式，如圖1A-1C所示，粗糙度可能受到改善，但光阻的微影高度可能減小。高度的減小可能造成由於遮罩破壞所導致的光阻與圖案損壞及/或來自遮罩選擇性的臨界尺寸(CD)負載。
由於光阻相對於反射多層之低選擇性，此習知製程會導致圖案損壞與臨界尺寸(CD)負載。所以，在粗糙度改善與期望的光阻高度之間存在著取捨。為了改善EUV微影的可靠性與性能，期望能提供用以減少LWR與LER問題之改善的製程。
在此所述的是執行光微影圖案轉移之新穎的方法。基板設有圖案化層，例如光阻層，其可呈現LWR與LER。在一示例性實施例中，圖案化層可以是EUV光阻層。在所揭示之方法中，在圖案化之後提供額外材料的沉積在EUV光阻層上，以在將圖案轉移到光阻層下方的層時，提供改善的粗糙度與微影結構高度，而容許更大的製程容限。額外材料在光阻上方的區域中比在光阻不存在的區域中(例如光阻圖案之間的暴露區域)選擇性地沉積更厚。接著，可進行(例如經由蝕刻)將圖案轉移到光阻下方的層，同時圖案化光阻與光阻上方的額外材料可共同地作為蝕刻遮罩。
在一實施例中，在此所述的製程包括其中使圖案化EUV光阻固化、且後接在光阻上方的區域中進行選擇性地更厚之額外材料的沉積。在一實施例中，固化製程包括在圖案化光阻上方選擇性沉積第一額外材料。接著，執行第二選擇性沉積，其在具有圖案化光阻的區域上方相對於未圖案化區域提供選擇性地更厚之第二額外材料。接著，可進行(例如經由蝕刻)將圖案轉移到光阻下方的層，同時圖案化光阻、光阻上方的第一額外材料、及光阻上方的第二額外材料共同地作為蝕刻遮罩。
在一實施例中，提供處理基板之方法。該方法可包含提供具有至少一下方層的基板，及對基板提供覆蓋至少一下方層之圖案化光阻層，該圖案化光阻層提供基板的圖案化區域與基板的未圖案化區域。該方法更包含沉積額外材料在該基板上，該額外材料在該光阻上比在該基板的未圖案化區域上選擇性地沉積更厚。該方法更包含在將光阻層的圖案轉移到至少一下方層時，利用圖案化光阻層與額外材料作為蝕刻遮罩，其中額外材料的使用提供改善的線寬粗糙度或線邊緣粗糙度特性。
在另一實施例中，提供處理基板之方法。該方法可包含提供具有至少一下方層的基板，及對基板提供覆蓋至少一下方層之圖案化極紫外線(EUV)光阻層。該方法更包含執行固化製程以使圖案化EUV光阻硬化。該方法亦包含沉積額外材料在該基板上，該額外材料在圖案化EUV光阻層上比在該基板的其他區域上選擇性地沉積更厚。該方法更包含在將光阻層的圖案轉移到至少一下方層時，利用圖案化極紫外線(EUV)光阻層與額外材料作為蝕刻遮罩，其中該額外材料的使用提供改善的線寬粗糙度或線邊緣粗糙度特性。
在此所述的是執行光微影圖案轉移之新穎方法。基板設有圖案化層，例如光阻層，其可呈現LWR與LER。在一示例性實施例中，圖案化層可以是EUV光阻層。在所揭示之方法中，在圖案化之後提供額外材料的沉積在EUV光阻層上，以在將圖案轉移到光阻層下方的層時提供改善的粗糙度與微影結構高度，而容許更多的製程容限。額外材料在光阻上方的區域中比在光阻不存在的區域中(例如光阻圖案之間的暴露區域)選擇性地沉積得更厚。接著，可發生圖案轉移到光阻下方的層(例如經由蝕刻)，同時圖案化光阻與光阻上方的額外材料可共同地作為蝕刻遮罩。
在一實施例中，在此所述的製程包括其中圖案化EUV光阻固化，接著在光阻上方的區域中沉積選擇性地更厚之額外材料的製程。在一實施例中，固化製程包括在圖案化光阻上方選擇性沉積第一額外材料。接著，執行第二選擇性沉積，其在具有圖案化光阻的區域上方相對於未圖案化區域選擇性地提供更厚之第二額外材料。接著，可進行將圖案轉移到光阻下方的層(例如經由蝕刻)，同時圖案化光阻、光阻上方的第一額外材料、及光阻上方的第二額外材料共同地作為蝕刻遮罩。
利用在此所述的技術之方法的示例性實施例可見於圖式及在此提供的敘述。在一實施例中，藉由在圖案化EUV光阻線上使用選擇性沉積而使LWR與LER效應減少。選擇性沉積可改善圖案化EUV光阻線的粗糙度特性，並且增加微影結構的高度，以在後續的蝕刻與圖案轉移期間提供更多製程容限。圖2A-2C繪示改善線粗糙度之技術的示例性實施例。如圖2A所繪示，提供與圖1A之初始圖案化微影結構相似的初始圖案化微影結構。如圖2A所示，在下方層110上設置提供初始的EUV圖案化光阻層105。特定的下方膜僅為例示。如圖2A所示，下方層110分別包括反射多層115、光學平坦層120、及硬遮罩層125。如上所提及，下方層110可形成在基板100的其他層與結構上。
可利用各式各樣基板處理技術的其中任何者將圖2A的結構設置在基板100上以達成所示結構，包括所示之層下方的額外層(未顯示)。利用在此所揭示之技術的基板可以是期望使材料圖案化與蝕刻的任何基板。例如，在一實施例中，基板可以是具有一或更多半導體處理層(其可全部一起構成基板)形成在其上的半導體基板。在一實施例中，基板可以是已經歷產生許多各式各樣結構與層之多個半導體處理步驟的基板，其在基板處理技術中均為已知。在一實施例中，基板可以是包括所形成之諸多結構與層的半導體基板。
如圖2B所示，將選擇性沉積材料205設置在圖案化光阻層105的上部上。可藉由如圖2B所示之這樣的製程來改善粗糙度及增加線高度。接著，當圖案轉移發生時，如圖2C所示，較無光阻貫穿與相關的圖案損壞和CD負載之可能。因此，如圖2C所示，圖案化光阻層105的部分安然度過圖案轉移製程，使得形成在反射多層115中之所產生的圖案結構215符合期望的圖案，而不具有圖案損壞或CD效應。
圖2B的步驟可以各式各樣不同的方式來完成。在一實施例中，使用電漿沉積在光阻上提供額外材料。在一實施例中，第二步驟可設置成僅單一沉積步驟。或者，第二步驟可包括沉積額外材料之前的固化製程。在又另一實施例中，第二步驟可包括固化製程與第一沉積製程，後接第二沉積製程。
圖3A-3B繪示使用單一電漿沉積的實例。如圖3A所示，提供初始結構，其繪示例如圖2A中所示之結構的一些層。吾人將察知可存在其他層，但為了方便瞭解，圖3A僅繪示圖案化光阻層105與反射多層115。如圖3B所示，利用氣體電漿沉積製程305來選擇性地沉積額外材料在圖案化光阻線上。
或者，可在沉積額外材料之前執行固化製程。圖4A-4C繪示固化製程的添加。如圖4A所示，提供與圖2A和3A之初始結構相似的初始結構。圖4A繪示使用在沉積額外材料於圖案化光阻層105上之前使圖案化EUV光阻硬化的固化製程。在圖4A的實例中，固化/硬化製程可包括氣體電漿固化製程405，其可使圖案化光阻層105固化，且亦可沉積薄的第一額外材料(第一額外材料未顯示)。接著，如圖4C所示，可藉由氣體電漿沉積製程305來形成更厚的額外材料(例如選擇性沉積材料205)的沉積物。
與圖3A-3B的製程比較，圖4A-4C的製程可有利地容許更多製程容限。例如，為了達到所需要之微影堆疊高度以在圖3A-3B之製程中提供期望的蝕刻容限，額外材料的厚度可為使得圖案崩塌可能發生。進一步地，在圖3A-3B製程之更大沉積量的情況下，沉積在結構的底部處(例如在反射多層上)之額外材料的量可能是不樂見地大。
圖5A-5B和6A-6C分別提供圖3A-3B和4A-4B的製程的更多細節。如圖5A所示，提供與圖2A、3A及4A相似之初始結構。接著，如圖5B所示，可將選擇性沉積材料205的額外材料選擇性地且相對厚地沉積在圖案化光阻層105的頂部上，並較薄地沉積在光阻下方之層(例如反射多層115)的暴露區域中。因此，如圖5B所示，可在光阻上提供第一厚度505的材料，且可在光阻下方的層上提供較薄的第二厚度510的材料。不同區域中的厚度差異可至少部分地由沉積製程的深寬比效應所引起。因此，達到了藉由負載沉積效應的表面改質之益處，以提供粗糙度與圖案高度的優點。
圖6A-6C繪示包括固化步驟之多步驟製程。如圖6A所示，初始結構可與以上所述之初始結構相似。如圖6B所示，該製程包括固化製程。在圖6B的實例中，該製程亦包括第一額外材料605的沉積。詳細地說，圖6B的步驟提供圖案化光阻層105上之第一額外材料605的固化與電漿氣相沉積製程，如圖所示。第一額外材料605在光阻的頂部上比在暴露的下方層(例如反射多層115)上選擇性地沉積更厚，如圖所示。接著，如圖6C所示，提供一步驟，其提供與圖5B的步驟相似之沉積。因此，均藉由電漿沉積製程所沉積的第一額外材料與第二額外材料可如所示形成。依此方式，可經由第一與第二沉積製程來提供第一層的額外材料與第二層的額外材料。第一電漿製程與第二電漿製程兩者可以是不同的製程，如以下所更詳細地描述。如圖6C所示，由於如以下更詳細地解釋之深寬比效應與第一額外材料605的沉積所造成的表面能量效應，所以第二額外材料610的沉積物優先地在光阻結構上方提供。應注意，第二額外材料610可以是以上相關於其他圖所述之選擇性沉積材料205。
在此所述的技術可利用許多製程來實現以上所述之選擇性沉積與固化步驟。在一實施例中，利用電漿沉積製程。在一實施例中，圖3B和5B的步驟與圖4C和6C的步驟之沉積可以是利用四氯化矽(SiCl4 )氣體的電漿製程。SiCl4 電漿可造成矽(Si)或矽氯化物(SiCl)沉積在光阻表面上。在一實施例中，可藉由使用二氯矽烷(DCS)電漿製程來完成圖4B和6B的固化與沉積製程。光阻的固化效應可藉由來自電漿系統(例如圖4B所示的上電極)的DC電壓之電子能量來完成，同時矽塗覆透過電漿系統的上電極藉由氣體濺射從DCS電漿的電漿氣相沉積效應發生。注意在此所述的電漿系統可利用額外氣體，例如所屬領域已知之氬、氦、氮、及氫。
如以上所提及，由於深寬比效應(在結構的頂部上較厚的沉積物)與在固化步驟中形成之電漿氣相沉積(PVD)材料所引起的表面能量效應，所以在光阻的上部區域中之額外材料的選擇性沉積製程可以是區域選擇性的。在一實例中，PVD矽可形成為固化步驟的部分。更具體地說，區域特定沉積可以由在電漿步驟(DCS氣體電漿與SiCl4 氣體電漿兩者)中之改變的離子通量與自由基所引起。圖7繪示改變的區域。如圖7所示，提供與上述者相似的圖案化光阻層105與反射多層115。進一步地，又顯示了例如圖6B所示的第一額外材料605。如所提及，在一實施例中，第一額外材料可以是矽塗層。大致上，在圖7的第一區域705中之電漿的離子通量與自由基通量是比第二區域710中更高。因此，選擇性沉積發生在第一區域705的區塊中(在頂部微影堆疊結構處，例如圖案化光阻層105的頂部)。因此，相對於在第二區域710的底部處的沉積，增強的沉積發生在第一區域705的區塊中。圖7繪示當利用先前的DCS電漿固化製程時存在於SiCl4 氣體電漿步驟的結構。然而，第一區域705具有較大通量的概念亦發生在DCS電漿製程中。
除了提供選擇性沉積的深寬比效應以外，由於在固化製程期間因為沉積矽的DCS電漿所導致之形成在光阻的頂部處之PVD矽層的存在，所以選擇性沉積亦發生在圖4C、6C和7的實施例中。如所述，矽優先沉積在圖案化光阻的頂部處。在光阻的頂部處之不同量的矽造成了藉由表面能量效應所引起的於矽層上之額外材料的優先沉積(例如圖4C、6C和7的步驟)。詳細地說，由光阻頂上之矽層所提供的材料表面能量係在光阻的頂部處提供與氣體電漿沉積製程305之沉積膜(來自SiCl4 電漿的矽或SiCl沉積)相似的表面能量。此相似性造成在光阻頂上之矽層(或SiCl層)相對於下方層(例如反射多層115)的選擇性沉積。依此方式，相對於未圖案化區域，在圖案化光阻上方之區域中的沉積進一步地被增強。所以，深寬比效應與表面能量效應均可對於光阻上方的選擇性沉積有所貢獻。
圖8-9繪示使用在此所述的處理技術之示例性方法。吾人將察知，圖8-9的實施例僅為示例的，並且額外的方法可利用在此所述的技術。進一步地，可將額外的處理步驟添加到圖8-9所示之方法，因為並無意圖使所描述的步驟為排除性的。此外，該些步驟的順序不限於圖8-9所示之順序，因為可具有不同的順序且/或可組合地或同時地執行諸多步驟。
圖8繪示用以處理基板的方法。如圖8所示，該方法包括提供具有至少下方層的基板之步驟805。該方法亦包括對基板提供覆蓋至少一下方層的圖案化光阻層之步驟810，該圖案化光阻層提供基板的圖案化區域與基板的未圖案化區域。該方法更包括沉積額外材料在基板上之步驟815，該額外材料在光阻上比在基板的未圖案化區域上選擇性地沉積更厚。該方法亦包含在將光阻層的圖案轉移到至少一下方層時，利用圖案化光阻層與額外材料作為蝕刻遮罩之步驟820，其中額外材料的使用提供改善的線寬粗糙度或線邊緣粗糙度特性。
圖9繪示用以處理基板的方法。如圖9所示，該方法包括提供具有至少一下方層的基板之步驟905。該方法亦包括對基板提供覆蓋至少一下方層的圖案化極紫外線(EUV)光阻層之步驟910。該方法更包含執行固化製程以使圖案化EUV光阻硬化(harden)之步驟915。該方法亦包括沉積額外材料在基板上之步驟920，該額外材料在圖案化EUV光阻上比在基板的其他區域上選擇性地沉積更厚。該方法更包含在將光阻層的圖案轉移到至少一下方層時，利用圖案化極紫外線(EUV)光阻層與額外材料作為蝕刻遮罩之步驟925，其中額外材料的使用提供改善的線寬粗糙度或線邊緣粗糙度特性。
本發明之進一步變化與替代實施例對於熟悉此技藝之人士鑒於本文敘述將顯而易見。因此，本文敘述應解讀為僅為示例的，且用於教示熟悉此技藝之人士實施本發明的方式之目的。應瞭解，在此所顯示與敘述之本發明的形式與方法應視為目前較佳的實施例。等效技術可取代在此所繪示與敘述者，並且本發明的特定特徵可在其他特徵的使用之外獨立地利用，這些全部對於熟悉此技藝之人士在受益於本發明的敘述後為顯而易見的。
100:基板 105:圖案化光阻層 110:下方層 115:反射多層 115A:圖案化反射多層結構 120:光學平坦層 125:硬遮罩層 205:選擇性沉積材料 215:圖案結構 305:氣體電漿沉積製程 5:氣體電漿固化製程 505:第一厚度 510:第二厚度 605:第一額外材料 610:第二額外材料 705:第一區域 710:第二區域 805~820:步驟 905~925:步驟
藉由參照以下敘述連同隨附圖式，可獲得本發明及其優點之更完整的瞭解，在圖式中，相似的參考編號是指相似的特徵。然而應注意，隨附的圖式僅繪示所揭示之概念的示例性實施例，並且因此不應視為範疇的限制，因為所揭示之概念可容許其他等效的實施例。
圖1A-1C繪示處置線粗糙度的習知技術方法。
圖2A-2C繪示藉由使用電漿選擇性沉積之線粗糙度改善方法的示例性實施例。
圖3A-3B繪示藉由使用電漿選擇性沉積之線粗糙度改善方法的另一示例性實施例。
圖4A-4C繪示藉由使用固化製程與電漿選擇性沉積之線粗糙度改善方法的另一示例性實施例。
圖5A-5B繪示藉由使用電漿選擇性沉積之線粗糙度改善方法的另一示例性實施例。
圖6A-6C繪示藉由使用固化製程與電漿選擇性沉積之線粗糙度改善方法的另一示例性實施例。
圖7繪示具有由於深寬比效應而改變的沉積性質之區域。
圖8-9繪示使用在此所述用於線粗糙度改善技術的示例性方法。
805~820:步驟

Claims (22)

  1. 一種處理一基板之方法，包含：提供具有至少一下方層的該基板；對該基板提供一圖案化光阻層，該圖案化光阻層覆蓋該至少一下方層，該圖案化光阻層提供該基板的該至少一下方層的光阻層塗覆區域與該基板的未圖案化區域，該基板的該未圖案化區域位於該光阻層塗覆區域的側表面之間；用第一電漿沉積製程來執行光阻改質製程；在執行該光阻改質製程之後，用第二電漿沉積製程沉積一額外材料在該基板上，其中該第二電漿沉積製程的離子通量在該光阻層的一頂表面上的區域中高於該基板之上的該未圖案化區域，使得該額外材料在該光阻層的該頂表面上比在該基板的該未圖案化區域上選擇性地被沉積更厚，在該光阻層的該頂表面上的該額外材料具有第一厚度，在該未圖案化區域上的該額外材料具有小於該第一厚度的第二厚度，該第二厚度大於零；及利用該圖案化光阻層與該額外材料作為一蝕刻遮罩，並利用該蝕刻遮罩將該光阻層的一圖案轉移到該至少一下方層；其中該額外材料的使用提供該圖案化光阻層之改善的線寬粗糙度或線邊緣粗糙度特性，及其中該第一電漿沉積製程與該第二電漿沉積製程具有不同的氣體化學性質，在利用該光阻層和該額外材料作為一蝕刻遮罩並轉移該圖案之前進行該第一電漿沉積製程與該第二電漿沉積製程，且在該第一電漿沉積製程與該第二電漿沉積製程之間不執行一蝕刻步驟。
  2. 如請求項1之處理一基板之方法，其中該圖案化光阻層是一極紫外線(EUV)光阻層。
  3. 如請求項1之處理一基板之方法，其中該第二電漿沉積製程利用四氯化矽氣體。
  4. 如請求項1之處理一基板之方法，其中該第一電漿沉積製程沉積第一層額外材料，且該第二電漿沉積製程沉積不同於該第一層額外材料的第二層額外材料。
  5. 如請求項4之處理一基板之方法，其中該第一層額外材料不同於該第二層額外材料，該第一層額外材料與該第二層額外材料各包含矽，且在利用該蝕刻遮罩並轉移該圖案之前，該第二層額外材料具有之厚度大於該第一層額外材料之厚度。
  6. 如請求項4之處理一基板之方法，其中：該第一層額外材料與該第二層額外材料各為不同於彼此的含矽材料；在該第二電漿沉積製程中沉積的該第二層額外材料厚於在該第一電漿沉積製程中沉積的該第一層額外材料，且該第一電漿沉積製程為PVD製程。
  7. 如請求項4之處理一基板之方法，其中該第一電漿沉積製程利用二氯矽烷氣體，且該第二電漿沉積製程利用四氯化矽氣體，且用該第一電漿沉積製程沉積的該第一層額外材料之厚度不同於用該第二電漿沉積製程沉積的該第二層額外材料之厚度。
  8. 如請求項5之處理一基板之方法，其中在該第二電漿沉積製程中沉積的該第二層額外材料厚於在該第一電漿沉積製程中沉積的該第一層額外材料，且該第一電漿沉積製程為PVD製程。
  9. 一種處理一基板之方法，包含：提供具有至少一下方層的該基板；對該基板提供一圖案化極紫外線(EUV)光阻層，該圖案化EUV光阻層覆蓋該至少一下方層； 執行一固化製程以使該圖案化EUV光阻層硬化，該固化製程包括將第一層額外材料沉積在該圖案化EUV光阻層上；沉積第二層額外材料在該基板上，基於在該固化製程期間沉積的該第一層額外材料，將該第二層額外材料選擇性地沉積在該第一層額外材料上和在該圖案化EUV光阻層的頂表面之上，使得在該圖案化EUV光阻層的該頂表面之上的該第二層額外材料之第一厚度大於在該至少一下方層未塗覆該圖案化EUV光阻層的區域上之該第二層額外材料之第二厚度，該第二厚度大於零；及利用該圖案化EUV光阻層、該第一層額外材料、與該第二層額外材料作為一蝕刻遮罩，並利用該蝕刻遮罩將該光阻層的一圖案轉移到該至少一下方層，其中該第一層額外材料與該第二層額外材料各包含矽，且該第一層額外材料是與該第二層額外材料不同的含矽材料，並且其中在利用該蝕刻遮罩並轉移該圖案之前，該第一層額外材料之厚度不同於該第二層額外材料之厚度。
  10. 如請求項9之處理一基板之方法，其中該第一層額外材料藉由第一電漿沉積製程加以沉積，且該第二層額外材料藉由第二電漿沉積製程加以沉積。
  11. 如請求項10之處理一基板之方法，其中在該EUV光阻層的固化期間，該第一層額外材料經由一電漿氣相沉積製程來沉積。
  12. 如請求項11之處理一基板之方法，其中該電漿氣相沉積製程利用二氯矽烷氣體。
  13. 如請求項10之處理一基板之方法，其中該第一與第二電漿沉積製程具有不同的氣體化學性質。
  14. 如請求項13之處理一基板之方法，其中該第一電漿沉積製程利用二氯矽烷氣體，且該第二電漿沉積製程利用四氯化矽氣體，且其中在該第一 和該第二電漿沉積製程之間沒有蝕刻步驟的情況下執行該第一和該第二電漿沉積製程。
  15. 如請求項10之處理一基板之方法，其中該第一電漿沉積製程的離子通量在該圖案化EUV光阻層的該頂表面之上的區域中高於未塗覆該圖案化EUV光阻層的該至少一下方層的其他區域，使得該第一層額外材料在該圖案化EUV光阻層的該頂表面上選擇性地沉積得比未塗覆該圖案化EUV光阻層的該至少一下方層的其他區域更厚。
  16. 如請求項10之處理一基板之方法，其中該第二電漿沉積製程的離子通量在該圖案化EUV光阻層的該頂表面之上的區域中高於未塗覆該圖案化EUV光阻層的該至少一下方層的其他區域，使得該第二層額外材料在該圖案化EUV光阻層的該頂表面上選擇性地沉積得比未塗覆該圖案化EUV光阻層的該至少一下方層的其他區域更厚。
  17. 如請求項9之處理一基板之方法，其中該第一層額外材料的該沉積與該固化製程同時進行。
  18. 如請求項9之處理一基板之方法，其中該第一層額外材料的該沉積在該固化製程之後進行。
  19. 如請求項9之處理一基板之方法，其中該第一層額外材料是矽，該第二層額外材料是氯化矽。
  20. 一種處理一基板之方法，包含：提供具有至少一下方層的該基板；對該基板提供一圖案化光阻層，該圖案化光阻層覆蓋該至少一下方層，該圖案化光阻層提供該基板的圖案化區域與該基板的未圖案化區域，該基板的該未圖案化區域位於該圖案化區域的側表面之間；使用二氯矽烷氣體在該光阻層上進行一固化製程； 該方法更包括在該基板上沉積一額外材料，該額外材料在該光阻層的各圖案化區域之頂表面上比在該基板的該未圖案化區域上選擇性地被沉積更厚，在各圖案化區域的該頂表面上的該額外材料具有第一厚度，在該未圖案化區域上的該額外材料具有小於該第一厚度的第二厚度，該第二厚度大於零；及利用該圖案化光阻層與該額外材料作為一蝕刻遮罩，並將該光阻層的一圖案轉移到該至少一下方層；其中該額外材料的該沉積包括：(a)在該固化製程期間利用二氯矽烷氣體沉積第一層額外材料，使得該額外材料在該固化製程結束時存在，及(b)在該固化製程之後，利用四氯化矽氣體沉積第二層額外材料，及其中該第一層額外材料與該第二層額外材料各在利用該圖案化光阻層作為一蝕刻遮罩並轉移該圖案之前形成，該第一層額外材料具有與該第二層額外材料不同的厚度，並且該第一層額外材料與該第二層額外材料由不同於彼此的含矽材料所形成。
  21. 如請求項20之處理一基板之方法，包含：使用二氯矽烷氣體的該第一層額外材料的該沉積是用PVD製程執行的；在該第一層額外材料的該沉積之後接續該第二層額外材料的該沉積，其之間無蝕刻步驟；及該第二層額外材料的沉積厚度大於該第一層額外材料的厚度。
  22. 如請求項20之處理一基板之方法，其中：使用二氯矽烷氣體的該第一層額外材料的該沉積是用PVD製程執行的；及該第二層額外材料的沉積厚度大於該第一層額外材料的厚度。
TW109103334A 2019-02-26 2020-02-04 藉由電漿選擇性沉積之線粗糙度改善方法 TWI821518B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962810592P 2019-02-26 2019-02-26
US62/810,592 2019-02-26
US16/680,989 US11537049B2 (en) 2019-02-26 2019-11-12 Method of line roughness improvement by plasma selective deposition
US16/680,989 2019-11-12

Publications (2)

Publication Number Publication Date
TW202101580A TW202101580A (zh) 2021-01-01
TWI821518B true TWI821518B (zh) 2023-11-11

Family

ID=72141189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103334A TWI821518B (zh) 2019-02-26 2020-02-04 藉由電漿選擇性沉積之線粗糙度改善方法

Country Status (4)

Country Link
US (1) US11537049B2 (zh)
JP (1) JP2020140209A (zh)
KR (1) KR20200104234A (zh)
TW (1) TWI821518B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026677A1 (en) * 2002-10-11 2007-02-01 Lam Research Corporation Method for plasma etching performance enhancement
TW201723669A (zh) * 2015-09-30 2017-07-01 東京威力科創股份有限公司 使用極紫外光微影技術之基板圖案化方法
TW201830517A (zh) * 2016-11-16 2018-08-16 日商東京威力科創股份有限公司 用於多重圖案化程序之硬遮罩過蝕刻的調節方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267914A (en) * 1979-04-26 1981-05-19 Black & Decker Inc. Anti-kickback power tool control
JPS6452142A (en) * 1987-08-24 1989-02-28 Nippon Telegraph & Telephone Pattern forming process and silylating apparatus
JPH02271359A (ja) * 1989-04-12 1990-11-06 Nec Corp シリル化によるポジ型ホトレジストの硬化方法
US5082524A (en) * 1990-07-30 1992-01-21 Micron Technology, Inc. Addition of silicon tetrabromide to halogenated plasmas as a technique for minimizing photoresist deterioration during the etching of metal layers
TW381331B (en) * 1996-06-17 2000-02-01 Winbond Electronic Corp Manufacturing method for integrated circuit conductive plugs avoiding the generation of voids
US6986851B2 (en) * 2001-08-20 2006-01-17 Tokyo Electron Limited Dry developing method
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8741775B2 (en) * 2011-07-20 2014-06-03 Applied Materials, Inc. Method of patterning a low-K dielectric film
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6126961B2 (ja) * 2013-09-30 2017-05-10 富士フイルム株式会社 パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法
JP6151215B2 (ja) * 2014-05-15 2017-06-21 東京エレクトロン株式会社 プラズマエッチング方法
US11094543B1 (en) * 2020-12-04 2021-08-17 Tokyo Electron Limited Defect correction on metal resists

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026677A1 (en) * 2002-10-11 2007-02-01 Lam Research Corporation Method for plasma etching performance enhancement
TW201723669A (zh) * 2015-09-30 2017-07-01 東京威力科創股份有限公司 使用極紫外光微影技術之基板圖案化方法
TW201830517A (zh) * 2016-11-16 2018-08-16 日商東京威力科創股份有限公司 用於多重圖案化程序之硬遮罩過蝕刻的調節方法

Also Published As

Publication number Publication date
US11537049B2 (en) 2022-12-27
KR20200104234A (ko) 2020-09-03
JP2020140209A (ja) 2020-09-03
TW202101580A (zh) 2021-01-01
US20200272054A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
US10957583B2 (en) Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
US9831117B2 (en) Self-aligned double spacer patterning process
US9607850B2 (en) Self-aligned double spacer patterning process
KR102637883B1 (ko) 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용
US9472414B2 (en) Self-aligned multiple spacer patterning process
US8048813B2 (en) Method of reducing delamination in the fabrication of small-pitch devices
KR101322112B1 (ko) 마스크 패턴의 형성 방법
TW201923834A (zh) 半導體結構的形成方法
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
TWI821518B (zh) 藉由電漿選擇性沉積之線粗糙度改善方法
TW202002000A (zh) 設計成使線寬粗糙度及線邊緣粗糙度最小化的臨界尺寸修整方法
CN111640657B (zh) 半导体器件及其形成方法
TWI794548B (zh) 改善光阻粗糙度及移除光阻浮渣的電漿處理方法
US20220319838A1 (en) Method of Line Roughness Reduction and Self-Aligned Multi-Patterning Formation Using Tone Inversion
KR100479960B1 (ko) 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
TWI846666B (zh) 用以降低微影瑕疵之方法與圖案轉移之方法
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
TW201841221A (zh) 用以降低微影瑕疵之方法與圖案轉移之方法
KR20080085286A (ko) 반도체 소자의 패턴 형성 방법
KR20080088988A (ko) 반도체 소자의 제조방법