CN102427057B - 存储器字线高度的控制方法 - Google Patents

存储器字线高度的控制方法 Download PDF

Info

Publication number
CN102427057B
CN102427057B CN201110299630.XA CN201110299630A CN102427057B CN 102427057 B CN102427057 B CN 102427057B CN 201110299630 A CN201110299630 A CN 201110299630A CN 102427057 B CN102427057 B CN 102427057B
Authority
CN
China
Prior art keywords
wordline
polysilicon
oxide layer
height
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110299630.XA
Other languages
English (en)
Other versions
CN102427057A (zh
Inventor
张振兴
奚裴
程江伟
江红
肖培
熊磊
黄莉
齐龙茵
王百钱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110299630.XA priority Critical patent/CN102427057B/zh
Publication of CN102427057A publication Critical patent/CN102427057A/zh
Application granted granted Critical
Publication of CN102427057B publication Critical patent/CN102427057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种存储器字线及其尖角的高度的控制方法。根据本发明的存储器字线高度控制方法包括：字线多晶硅涂覆步骤，用于在栅极多晶硅以及隔离区上布置字线多晶硅；氧化层生长步骤，在所述字线多晶硅上自然生长成氧化层(通常为二氧化硅)，氧化层分为第一部分和第二部分，其中所述第二部分厚于所述第一部分，并且所述第二部分覆盖了所述栅极多晶硅、所述隔离区以及最终的字线区域；氧化层刻蚀步骤，用于对氧化层进行刻蚀；字线多晶硅刻蚀步骤，用于对字线多晶硅进行刻蚀。本发明能够在不产生字线多晶硅残留的情况下提升字线以尖角的高度。

Description

存储器字线高度的控制方法
技术领域
本发明涉及半导体设计及制造领域，更具体地说，本发明涉及一种存储器字线高度控制方法以及采用了该存储器字线高度控制方法的存储器制造方法。
背景技术
对于存储器(例如闪存)，字线及尖角(horn)的高度是至关重要的。图1示意性地示出了存储器结构中字线及尖角高度的示意图。如图1所示，栅极多晶硅1与字线WL之间布置有隔离区2，其中，字线WL一般也由多晶硅形成。图中，第一高度ht1示意性地示出了字线WL的高度，第二高度ht2示意性地示出了尖角H的高度。
为了增大字线WL及尖角H的高度，在现有的存储器制造方法中，往往通过减少字线WL的多晶硅刻蚀步骤的刻蚀时间来使得字线WL及尖角H的高度得以提升。但是，现有技术的这种减少刻蚀时间的方法很有可能带来形成多晶硅残留物的问题，由此会进一步影响存储器器件的工作性能。
因此，希望能够提出一种能够在不产生字线多晶硅残留的情况下提升字线以尖角的高度的方法。
发明内容
本发明的一个目的是针对现有技术的不足，提出一种能够在不产生字线多晶硅残留的情况下提升字线及其尖角的高度的控制方法以及采用了该存储器字线高度控制方法的存储器制造方法。
根据本发明的第一方面，提供了一种存储器字线高度控制方法，其包括：字线多晶硅涂覆步骤，用于在栅极多晶硅以及隔离区上布置字线多晶硅；氧化层生长步骤，用于在所述字线多晶硅上自然生长成氧化层，其中所述氧化层包括第二部分和第一部分，其中所述第二部分厚于所述第一部分，并且所述第二部分覆盖了所述栅极多晶硅、所述隔离区以及最终的字线区域；氧化层刻蚀步骤，用于对氧化层进行刻蚀；字线多晶硅刻蚀步骤，用于对字线多晶硅进行刻蚀。
优选地，在所述存储器字线高度控制方法中，所述字线多晶硅刻蚀步骤使得所述栅极多晶硅以及所述隔离区暴露出来。
优选地，在所述存储器字线高度控制方法中，所述氧化层刻蚀步骤刻蚀了部分字线多晶硅。
优选地，在所述存储器字线高度控制方法中，在所述氧化层刻蚀步骤中，所述第二部分和所述第一部分的的材料是SiO2(以不同区域的厚度不同而加以区别)，使得所述第一部分下方的字线多晶硅比所述所述第二部分下方的字线多晶硅更多得被刻蚀。或者，可选地，在所述氧化层刻蚀步骤中，所述第二部分和所述第一部分因为选择比的作用使得所述第一部分OX1下方的字线多晶硅被部分刻蚀，而所述第二部分OX2下方的字线多晶硅未被刻蚀。
优选地，在所述存储器字线高度控制方法中，在所述氧化层刻蚀步骤中，刻蚀多晶硅的速率要快于刻蚀所述氧化层的速度。
优选地，在所述存储器字线高度控制方法中，所述字线多晶硅刻蚀步骤之后得到的字线高度可得到250A-600A的改善。
通过采用根据本发明第一方面所述的存储器字线高度控制方法，本发明能够在不产生字线多晶硅残留的情况下提升字线及其尖角的高度。
根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的存储器字线高度控制方法的存储器制造方法。
由于采用了根据本发明第一方面所述的存储器字线高度控制方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的存储器制造方法同样能够实现根据本发明第一方面所述的存储器字线高度控制方法所实现的技术效果。即，本发明能够在不产生字线多晶硅残留的情况下提升字线以尖角的高度。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了存储器结构中字线及尖角高度的示意图。
图2示意性地示出了根据本发明实施例的存储器字线高度控制方法的氧化层生长步骤之后的结构示意图。
图3示意性地示出了根据本发明实施例的存储器字线高度控制方法的氧化层刻蚀步骤之后的结构示意图。
图4示意性地示出了根据本发明实施例的存储器字线高度控制方法的字线多晶硅刻蚀步骤之后的结构示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
根据本发明的一个具体实施例，存储器字线高度控制方法下述具体步骤：
字线多晶硅涂覆步骤，用于在栅极多晶硅1以及隔离区2上布置字线多晶硅P。
氧化层涂覆步骤，用于在所述字线多晶硅上布置氧化层，其中所述氧化层包括第二部分OX2和第一部分OX1，其中所述第二部分OX2厚于所述第一部分OX1，并且所述第二部分OX2覆盖了所述栅极多晶硅1、所述隔离区2以及最终的字线区域(即，邻接隔离区2的区域)。图2示意性地示出了根据本发明实施例的存储器字线高度控制方法的氧化层生长步骤之后的结构示意图。
优选地，所述第二部分OX2和所述第一部分OX1的材料是二氧化硅SiO2。
氧化层刻蚀步骤，用于对氧化层(OX1，OX2)进行刻蚀以完全去除氧化层。优选地，所述氧化层刻蚀步骤刻蚀了部分字线多晶硅。并且，优选地，在所述氧化层刻蚀步骤中，所述第二部分OX2和所述第一部分OX1(对字线多晶硅的选择性不同)使得所述第一部分OX1下方的字线多晶硅比所述所述第二部分OX2下方的字线多晶硅更多得被刻蚀。图3示意性地示出了根据本发明实施例的存储器字线高度控制方法的氧化层刻蚀步骤之后的结构示意图。如图3所示，在所述第二部分OX2和所述第一部分OX1采用了不同的材料的情况下，所述第一部分OX1下方被刻蚀的区域如标号A所示，而所述第二部分OX2下方被刻蚀的区域如标号B所述，可以看出，所述第一部分OX1下方的字线多晶硅比所述所述第二部分OX2下方的字线多晶硅更多得被刻蚀。
更具体地说，在氧化层刻蚀步骤的时候，因为氧化层的第一部分OX1较薄，其先于第二部分OX2被完全刻蚀掉；此后，利用氧化层的第二部分OX2作为阻挡层，对第一部分OX1底下的多晶硅(空白区，即space区)先进行刻蚀；此时，刻蚀的选择比(即，对于不同材质的蚀刻速率比)在这里起作用，即刻蚀多晶硅的速率要快于刻蚀氧化层(即第二部分OX2，二氧化硅SiO2)的速度。当第二部分OX2被刻蚀掉的时候，第一部分OX1底下的多晶硅已经被刻蚀了200A-300A的厚度。
字线多晶硅刻蚀步骤，用于对字线多晶硅进行刻蚀。优选地，所述字线多晶硅刻蚀步骤使得所述栅极多晶硅以及所述隔离区暴露出来。图4示意性地示出了根据本发明实施例的存储器字线高度控制方法的字线多晶硅刻蚀步骤之后的结构示意图。
并且，对照图2以及图4所示，为了最终形成如图4所示的字线结构WL，在图2所示字线多晶硅P中，除了最终刻蚀所形成的字线WL之外，所述字线多晶硅刻蚀步骤使得图2中的字线多晶硅P的其它部分被完全刻蚀掉。
优选地，在一个具体示例中，字线多晶硅刻蚀步骤可包括(或者说可分为)两个刻蚀阶段。在这种情况下，第一个刻蚀阶段使得所述第一部分下方的多晶硅被多刻蚀了200A-300A；图3示意性地示出了根据本发明实施例的存储器字线高度控制方法的字线多晶硅刻蚀步骤之后的第一刻蚀阶段得到的结构示意图。并且，在图3所示的结构之后继续刻蚀直到Space区的多晶硅被完全去除，如图4所示。
更具体地说，图3是氧化层刻蚀后的示意图，接着是多晶硅刻蚀步骤，无论是第一部分OX1还是第二部分OX2底下的多晶硅，它们是同时进行的，并且以第一部分OX1底下的多晶硅刻蚀完毕为准，这时候到了图4，这时候整个过程已经完成，结构形成。
优选地，在另一个具体实例中，所述字线多晶硅刻蚀步骤之后得到的字线高度可得到250A-600A的改善。
通过采用上述存储器字线高度控制方法，本发明能够在不产生字线多晶硅残留的情况下提升字线WL及尖角H的高度。并且，由于氧化层刻蚀步骤已经刻蚀了部分字线多晶硅，所以降低了字线多晶硅刻蚀步骤中刻蚀字线多晶硅所需要的刻蚀时间。
在本发明的另一实施例中，本发明还涉及一种采用了上述存储器字线高度控制方法的存储器制造方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种存储器字线高度的控制方法，其特征在于包括：
字线多晶硅涂覆步骤，用于在栅极多晶硅以及隔离区上布置字线多晶硅；
氧化层生长步骤，用于在所述字线多晶硅上自然生长成氧化层，其中所述氧化层包括第二部分和第一部分，其中所述第二部分厚于所述第一部分，并且所述第二部分覆盖了所述栅极多晶硅、所述隔离区以及最终的字线区域；
氧化层刻蚀步骤，用于对氧化层进行刻蚀，并且刻蚀了部分字线多晶硅；
字线多晶硅刻蚀步骤，用于对字线多晶硅进行刻蚀。
2.根据权利要求1所述的存储器字线高度的控制方法，其特征在于，所述字线多晶硅刻蚀步骤使得所述栅极多晶硅以及所述隔离区暴露出来。
3.根据权利要求1或2所述的存储器字线高度的控制方法，其特征在于，所述第二部分和所述第一部分的材料是二氧化硅。
4.根据权利要求3所述的存储器字线高度的控制方法，其特征在于，所述氧化层刻蚀步骤刻蚀了部分字线多晶硅。
5.根据权利要求4所述的存储器字线高度的控制方法，其特征在于，在所述氧化层刻蚀步骤中，所述第二部分和所述第一部分使得所述第一部分下方的字线多晶硅比所述所述第二部分下方的字线多晶硅更多得被刻蚀。
6.根据权利要求4所述的存储器字线高度的控制方法，其特征在于，在所述氧化层刻蚀步骤中，所述第二部分和所述第一部分因为选择比的作用使得所述第一部分下方的字线多晶硅被部分刻蚀，而所述第二部分下方的字线多晶硅未被刻蚀。
7.根据权利要求4或5所述的存储器字线高度的控制方法，其特征在于，在所述氧化层刻蚀步骤中，刻蚀多晶硅的速率要快于刻蚀所述氧化层的速度。
8.一种存储器制造方法，其特征在于采用了根据权利要求1至7之一所述存储器字线高度的控制方法。
CN201110299630.XA 2011-09-30 2011-09-30 存储器字线高度的控制方法 Active CN102427057B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110299630.XA CN102427057B (zh) 2011-09-30 2011-09-30 存储器字线高度的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110299630.XA CN102427057B (zh) 2011-09-30 2011-09-30 存储器字线高度的控制方法

Publications (2)

Publication Number Publication Date
CN102427057A CN102427057A (zh) 2012-04-25
CN102427057B true CN102427057B (zh) 2016-03-02

Family

ID=45961022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110299630.XA Active CN102427057B (zh) 2011-09-30 2011-09-30 存储器字线高度的控制方法

Country Status (1)

Country Link
CN (1) CN102427057B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091786A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 闪存存储器的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869837B1 (en) * 2004-01-15 2005-03-22 Taiwan Semiconductor Manufacturing Company Methods of fabricating a word-line spacer for wide over-etching window on outside diameter (OD) and strong fence
CN101197328A (zh) * 2006-12-04 2008-06-11 中芯国际集成电路制造(上海)有限公司 Sonos快闪存储器的制作方法
CN101866884A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(北京)有限公司 非易失性存储器控制栅极字线的加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855602B2 (en) * 2003-03-27 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a box shaped polygate
US20100252875A1 (en) * 2009-04-03 2010-10-07 Powerchip Semiconductor Corp. Structure and fabricating process of non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869837B1 (en) * 2004-01-15 2005-03-22 Taiwan Semiconductor Manufacturing Company Methods of fabricating a word-line spacer for wide over-etching window on outside diameter (OD) and strong fence
CN101197328A (zh) * 2006-12-04 2008-06-11 中芯国际集成电路制造(上海)有限公司 Sonos快闪存储器的制作方法
CN101866884A (zh) * 2009-04-14 2010-10-20 中芯国际集成电路制造(北京)有限公司 非易失性存储器控制栅极字线的加工方法

Also Published As

Publication number Publication date
CN102427057A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
CN103178206A (zh) 用于三轴磁传感器的刻蚀方法
TWI539603B (zh) 三維記憶體陣列
CN107818980B (zh) 有源区域结构以及其形成方法
CN110444544B (zh) 三维存储器及其形成方法
CN110534527B (zh) 三维存储器及其形成方法
CN112420716B (zh) 一种半导体器件及其制备方法
CN101459218B (zh) 环形半导体器件及其制作方法
JP2011040733A5 (zh)
CN103803487B (zh) 半导体结构的形成方法
CN102427057B (zh) 存储器字线高度的控制方法
CN110379765B (zh) 深槽隔离工艺方法
CN103441076B (zh) 一种形成侧墙的制备方法
CN106057657A (zh) 多重图形化方法
JP2010219543A (ja) 半導体装置
CN102543825A (zh) 半导体沟渠与双沟渠的制造方法及用以隔离元件的结构
CN104701184A (zh) 形成多鳍结构场发射晶体管的方法
CN106229255B (zh) 自对准双重曝光显影工艺的方法以及半导体器件
CN107946303A (zh) 闪存单元的制备方法
CN112614848A (zh) 三维存储器结构及其制备方法
CN102270607B (zh) 栅极堆叠的制造方法和半导体器件
CN103021957A (zh) 提高闪存中控制栅极对浮栅耦合系数的方法
CN106373965A (zh) 一种集成5伏器件和sonos存储器的制造方法
CN104538366A (zh) 一种或非门闪存存储器及其制作方法
CN101587864A (zh) Nrom器件及其制作方法
CN103515191B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address after: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Grace Semiconductor Manufacturing Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI TO: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING CORPORATION

SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant