CN107946303A - 闪存单元的制备方法 - Google Patents
闪存单元的制备方法 Download PDFInfo
- Publication number
- CN107946303A CN107946303A CN201711130965.2A CN201711130965A CN107946303A CN 107946303 A CN107946303 A CN 107946303A CN 201711130965 A CN201711130965 A CN 201711130965A CN 107946303 A CN107946303 A CN 107946303A
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- preparation
- flash cell
- gate polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种闪存单元的制备方法，包括在衬底上依次形成浮栅多晶硅层和第一介质层；刻蚀所述第二介质层和部分厚度的浮栅多晶硅层，形成第一开口和第二开口；在所述第一开口和所述第二开口形成第一控制栅和第二控制栅；去除所述第一开口和第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口；在所述第三开口内形成字线栅。与现有技术相比，本发明提供的闪存单元的制备方法可以同时形成第一开口和第二开口，然后在开口内同时形成第一控制栅和第二控制栅，工艺简单、步骤较少，然后再形成第三开口和字线栅，需要形成的介质层较少，也降低了闪存单元的制备时间和成本。
Description
技术领域
本发明涉及半导体制备领域，尤其涉及一种闪存单元的制备方法。
背景技术
在现有存储器发展中，闪存(Flash)已经成为非易失性半导体存储技术的主流，闪存作为一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA(个人数字助理)、数码相机中保存资料等。
但现有的制造闪存的方法需要经过非常多的刻蚀步骤，并且刻蚀的薄膜层数多、厚度高，形成器件的工艺复杂并且时间长。
发明内容
本发明的目的在于提供一种闪存单元的制备方法，以解决现有的制造闪存单元工艺复杂的问题。
为了达到上述目的，本发明提供了一种闪存单元的制备方法，包括：
提供衬底，所述衬底上依次形成有浮栅多晶硅层和第一介质层；
刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成第一开口和第二开口；
在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅；
刻蚀所述第一开口和所述第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口；
在所述第三开口中形成字线栅；
可选的，刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成第一开口和第二开口包括：
采用各向异性刻蚀的方法刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成所述第一开口和所述第二开口；
采用各向同性刻蚀的方法刻蚀所述第一开口和所述第二开口内部分厚度的浮栅多晶硅层，使所述浮栅多晶硅层的表面呈弧形；
可选的，在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅之前，所述闪存单元的制备方法还包括：
在所述第一开口和所述第二开口的侧壁形成侧墙；
可选的，在所述第一开口和所述第二开口的侧壁形成侧墙包括：
在所述第一开口的内壁、所述第二开口的内壁和所述第一介质层上形成一氧化层；
刻蚀所述第一开口的底壁、所述第二开口的底壁和所述第一介质层上的氧化层，以形成侧墙；
可选的，在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅包括：
在所述第一开口和所述第二开口的底壁形成隔离层；
形成控制栅多晶硅层，所述控制栅多晶硅层覆盖所述第一介质层并填充所述第一开口和所述第二开口；
刻蚀所述第一介质层上的控制栅多晶硅层以及所述第一开口和所述第二开口内部分厚度的控制栅多晶硅层；
可选的，所述隔离层为氧化层-氮化层-氧化层的复合结构层；
可选的，刻蚀所述第一开口和所述第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口包括：
形成第二介质层，所述第二介质层覆盖所述第一介质层并填充所述第一开口和所述第二开口；
刻蚀所述第一开口和所述第二开口之间的第二介质层、第一介质层和浮栅多晶硅层，形成第三开口；
可选的，在所述第三开口中形成字线栅包括：
形成字线栅多晶硅层，所述字线栅多晶硅层覆盖所述第二介质层并填充所述第三开口；
刻蚀所述第二介质层上的字线栅多晶硅层和所述第一介质层上的第二介质层，形成字线栅；
可选的，在所述第三开口中形成字线栅之后，所述闪存单元的制备方法还包括：
去除所述第一介质层及位于所述第一介质层下的浮栅多晶硅层；
可选的，所述衬底和所述浮栅多晶硅层之间还形成有第三介质层；
可选的，所述第三介质层的材料包括氧化硅、氮氧化硅和碳氧化硅中的一种或多种；
可选的，所述第一介质层的材料包括氮化硅和/或氮化钛；
可选的，所述第一开口、所述第三开口及所述第二开口并排排列；
可选的，采用化学气相沉积或原子层沉积形成所述第一介质层和所述浮栅多晶硅层。
在本发明提供的闪存单元的制备方法中，包括在衬底上依次形成浮栅多晶硅层和第一介质层；刻蚀所述第二介质层和部分厚度的浮栅多晶硅层，形成第一开口和第二开口；在所述第一开口和所述第二开口形成第一控制栅和第二控制栅；去除所述第一开口和第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口；在所述第三开口内形成字线栅。与现有技术相比，本发明提供的闪存单元的制备方法可以同时形成第一开口和第二开口，然后在开口内同时形成第一控制栅和第二控制栅，工艺简单、步骤较少，然后再形成第三开口和字线栅，需要形成的介质层较少，也降低了闪存单元的制备时间和成本。
附图说明
图1为实施例提供的闪存单元的制备方法的流程图；
图2-图16为使用实施例提供的闪存单元的制备方法形成的闪存单元的示意图；
其中，1-衬底，2-第三介质层，3-浮栅多晶硅层，4-第一介质层，51-第一开口，52-第二开口，53-第三开口，6-侧墙，7-氧化层，8-隔离层，9-控制栅多晶硅层，10-第二介质层，11-字线栅多晶硅层，12-第四介质层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为实施例提供的闪存单元的制备方法的流程图，如图1所示，闪存单元的制备方法包括：
S1：提供衬底，所述衬底上依次形成有浮栅多晶硅层和第一介质层；
S2：刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成第一开口和第二开口；
S3：在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅；
S4：刻蚀所述第一开口和所述第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口；
S5：在所述第三开口中形成字线栅。
与现有技术相比，本发明提供的闪存单元的制备方法可以同时形成第一开口和第二开口，然后在开口内同时形成第一控制栅和第二控制栅，工艺简单、步骤较少，然后再形成第三开口和字线栅，需要形成的介质层较少，也降低了闪存单元的制备时间和成本。
具体的，请参考图2至图16，其为使用所述提供的闪存单元的制备方法形成的闪存单元的剖面示意图，接下来，将结合图2至图16对所述闪存单元的制备方法作进一步描述。
参阅图2，所述衬底1上依次形成有第三介质层2、浮栅多晶硅层3和第一介质层4，所述衬底1的材料优选的为硅，具体可以是单晶硅、多晶硅、绝缘体上的硅等；同时其也可以是锗、锗化硅、砷化镓等材料，所述衬底1上依次形成有第三介质层2、浮栅层多晶硅层3和第一介质层4。所述第三介质层2隔离所述浮栅层多晶硅层3和衬底1，所述第三介质层2的材料优选为氧化硅，也可以是氮氧化硅或碳氧化硅中的一种或多种，其厚度范围为80埃-150埃，例如是120埃。所述浮栅层多晶硅层3的材料为未掺杂的多晶硅或掺杂的多晶硅，为后续浮栅的制作提供基础，其厚度范围为300埃-800埃，例如是400埃、600埃。所述第一介质层4为一层硬掩模，优选的，所述第一介质层4的材料为氮化硅和/或氮化钛，其厚度范围为1000埃-6000埃，例如是3000埃、4000埃、5000埃。
请参阅图3，优选的，采用各向异性刻蚀的方法刻蚀所述第一介质层4及所述部分厚度的浮栅多晶硅层3，形成第一开口51和第二开口52，所述第一开口51和所述第二开口52并排排列，并且具有相同的截面宽度；再采用各向同性刻蚀的方法刻蚀所述第一开口51和第二开口52内部分厚度的浮栅多晶硅层3，使得通过两步刻蚀后，所述浮栅多晶硅层3表面呈弧形，由于浮栅多晶硅层3中这种弧形的存在使最终刻蚀后的浮栅层多晶硅层3具有浮栅尖端，从而提高了反复擦写的次数，进而延长了闪存的寿命。
请参阅图4，在所述第一开口51的内壁、所述第二开口52的内壁和所述第二介质层4上沉积一层氧化层7，氧化层7的材料可以是氧化硅等。接着请参阅图5，刻蚀以去除所述第一开口51的底壁、所述第二开口51的底壁和所述第二介质层4上的氧化层7，只保留所述第一开口51和第二开口52侧壁上的氧化层7，形成侧墙6。本实施例中此步骤只需要形成一次侧墙，与现有技术的形成多次侧墙相比，工艺更简单，形成器件的时间更短。
接下来请参阅图6，在所述第一开口51及第二开口52的底壁均形成一层隔离层8，用于隔离浮栅和控制栅。所述隔离层8的形成步骤可以参考侧墙6的形成步骤，所述隔离层8优选的为ONO(氧化层-氮化层-氧化层)结构。如图7所示，接着形成控制栅多晶硅层9，所述控制栅多晶硅层9覆盖所述第一介质层4并填充所述第一开口51和所述第二开口52。接着参阅图8，优选的，采用刻蚀的方法去除所述第一介质层4上的控制栅多晶硅层9，同时去除掉所述第一开口51和所述第二开口52内填充的一部分多晶硅材料，形成了第一控制栅和第二控制栅。
请参阅图9，接着形成第二介质层10，所述第二介质层10覆盖所述第一介质层4并填充所述第一开口51和所述第二开口52；刻蚀所述第一开口51和所述第二开口52之间的第二介质层10、第一介质层4和浮栅多晶硅层3，暴露出第三介质层2，形成第三开口53。当然，本领域技术人员应当认识到，也可以先形成第二介质层10，所述第二介质层10覆盖所述第一介质层4并填充所述第一开口51和所述第二开口52，再研磨以去除所述第一开口51、所述第二开口52和所述第一介质层4上的第二介质层10，然后再重新沉积第二介质层10，最后刻蚀所述第一开口51和所述第二开口52之间的第二介质层10、第一介质层4和浮栅多晶硅层3，暴露出第三介质层2，形成第三开口53，所述第二介质层10的材料优选的与侧墙6的材料一致，可以是氧化硅等，所述第一开口51、第三开口53和第二开口52并排排列。
接着请参阅图13，去除第三开口53底壁的浮栅多晶硅层3，形成第四介质层12，其厚度范围为80埃-150埃，所述第四介质层12覆盖所述第二介质层10和所述第三开口53的内壁，再形成字线栅多晶硅层11，所述字线栅多晶硅层11覆盖所述第四介质层12并填充所述第三开口53。如图14所示，刻蚀以去除位于所述第一介质层4上方的字线栅多晶硅层11、第四介质层12和第二介质层10，使所述第三开口53内填充满多晶硅，以便在后续工艺中形成字线栅。
最后请参阅图15，优选的，刻蚀以去除所述第一介质层4及位于所述第一介质层4下的浮栅多晶硅层3，可以在第一开口和第二开口的外侧壁上沉积氧化层保护浮栅和控制栅，具体如图16所示。
综上，在本发明实施例提供的一种闪存单元的制备方法中，具有如下的优点：在衬底上依次形成浮栅多晶硅层和第一介质层；刻蚀所述第二介质层和部分厚度的浮栅多晶硅层，形成第一开口和第二开口；在所述第一开口和所述第二开口形成第一控制栅和第二控制栅；去除所述第一开口和第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口；在所述第三开口内形成字线栅。与现有技术相比，本发明提供的闪存单元的制备方法可以同时形成第一开口和第二开口，然后在开口内同时形成第一控制栅和第二控制栅，工艺简单、步骤较少，然后再形成第三开口和字线栅，需要形成的介质层较少，也降低了闪存单元的制备时间和成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (14)
1.一种闪存单元的制备方法，其特征在于，所述闪存单元的制备方法包括：
提供衬底，所述衬底上依次形成有浮栅多晶硅层和第一介质层；
刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成第一开口和第二开口；
在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅；
刻蚀所述第一开口和所述第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口；
在所述第三开口中形成字线栅。
2.如权利要求1所述的闪存单元的制备方法，其特征在于，刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成第一开口和第二开口包括：
采用各向异性刻蚀的方法刻蚀所述第一介质层和部分厚度的所述浮栅多晶硅层，形成所述第一开口和所述第二开口；
采用各向同性刻蚀的方法刻蚀所述第一开口和所述第二开口内部分厚度的浮栅多晶硅层，使所述浮栅多晶硅层的表面呈弧形。
3.如权利要求1所述的闪存单元的制备方法，其特征在于，在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅之前，所述闪存单元的制备方法还包括：
在所述第一开口和所述第二开口的侧壁形成侧墙。
4.如权利要求3所述的闪存单元的制备方法，其特征在于，在所述第一开口和所述第二开口的侧壁形成侧墙包括：
在所述第一开口的内壁、所述第二开口的内壁和所述第一介质层上形成一氧化层；
刻蚀所述第一开口的底壁、所述第二开口的底壁和所述第一介质层上的氧化层，以形成侧墙。
5.如权利要求1所述的闪存单元的制备方法，其特征在于，在所述第一开口和所述第二开口中形成第一控制栅和第二控制栅包括：
在所述第一开口和所述第二开口的底壁形成隔离层；
形成控制栅多晶硅层，所述控制栅多晶硅层覆盖所述第一介质层并填充所述第一开口和所述第二开口；
刻蚀所述第一介质层上的控制栅多晶硅层以及所述第一开口和所述第二开口内部分厚度的控制栅多晶硅层。
6.如权利要求5所述的闪存单元的制备方法，其特征在于，所述隔离层为氧化层-氮化层-氧化层的复合结构层。
7.如权利要求5所述的闪存单元的制备方法，其特征在于，刻蚀所述第一开口和所述第二开口之间的第一介质层和浮栅多晶硅层，形成第三开口包括：
形成第二介质层，所述第二介质层覆盖所述第一介质层并填充所述第一开口和所述第二开口；
刻蚀所述第一开口和所述第二开口之间的第二介质层、第一介质层和浮栅多晶硅层，形成第三开口。
8.如权利要求7所述的闪存单元的制备方法，其特征在于，在所述第三开口中形成字线栅包括：
形成字线栅多晶硅层，所述字线栅多晶硅层覆盖所述第二介质层并填充所述第三开口；
刻蚀所述第二介质层上的字线栅多晶硅层和所述第一介质层上的第二介质层，形成字线栅。
9.如权利要求1所述的闪存单元的制备方法，其特征在于，在所述第三开口中形成字线栅之后，所述闪存单元的制备方法还包括：
去除所述第一介质层及位于所述第一介质层下的浮栅多晶硅层。
10.如权利要求1所述的闪存单元的制备方法，其特征在于，所述衬底和所述浮栅多晶硅层之间还形成有第三介质层。
11.如权利要求10所述的闪存单元的制备方法，其特征在于，所述第三介质层的材料包括氧化硅、氮氧化硅和碳氧化硅中的一种或多种。
12.如权利要求1所述的闪存单元的制备方法，其特征在于，所述第一介质层的材料包括氮化硅和/或氮化钛。
13.如权利要求1所述的闪存单元的制备方法，其特征在于，所述第一开口、所述第三开口及所述第二开口并排排列。
14.如权利要求1所述的闪存单元的制备方法，其特征在于，采用化学气相沉积或原子层沉积形成所述第一介质层和所述浮栅多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711130965.2A CN107946303A (zh) | 2017-11-15 | 2017-11-15 | 闪存单元的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711130965.2A CN107946303A (zh) | 2017-11-15 | 2017-11-15 | 闪存单元的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107946303A true CN107946303A (zh) | 2018-04-20 |
Family
ID=61931300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711130965.2A Pending CN107946303A (zh) | 2017-11-15 | 2017-11-15 | 闪存单元的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946303A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950247A (zh) * | 2019-03-29 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法 |
| CN112750790A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855432A (zh) * | 2005-04-18 | 2006-11-01 | 力晶半导体股份有限公司 | 非挥发性存储器的制造方法 |
| CN101777521A (zh) * | 2010-01-28 | 2010-07-14 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存制造方法 |
| CN104538367A (zh) * | 2014-12-30 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 镜像分栅快闪存储器及其形成方法 |
| US9812460B1 (en) * | 2016-05-24 | 2017-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | NVM memory HKMG integration technology |
-
2017
- 2017-11-15 CN CN201711130965.2A patent/CN107946303A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855432A (zh) * | 2005-04-18 | 2006-11-01 | 力晶半导体股份有限公司 | 非挥发性存储器的制造方法 |
| CN101777521A (zh) * | 2010-01-28 | 2010-07-14 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存制造方法 |
| CN104538367A (zh) * | 2014-12-30 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 镜像分栅快闪存储器及其形成方法 |
| US9812460B1 (en) * | 2016-05-24 | 2017-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | NVM memory HKMG integration technology |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950247A (zh) * | 2019-03-29 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法 |
| CN112750790A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造方法 |
| CN112750790B (zh) * | 2021-01-22 | 2023-11-21 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340286B2 (en) | Methods of forming NAND memory arrays | |
| CN109601021B (zh) | 存储器单元垂直串及其形成方法 | |
| TWI375330B (en) | Nanoscale floating gate and methods of formation | |
| US20180315771A1 (en) | Arrays Of Elevationally-Extending Strings Of Memory Cells And Methods Of Forming Memory Arrays | |
| CN108292660B (zh) | 具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法 | |
| US20060166437A1 (en) | Isolation regions for semiconductor devices and their formation | |
| US20120025402A1 (en) | Methods of forming semiconductor device structures and semiconductor device structures including a uniform pattern of conductive lines | |
| US8932925B1 (en) | Split-gate non-volatile memory (NVM) cell and device structure integration | |
| JP5801030B2 (ja) | 浮遊ゲートメモリデバイスと製造 | |
| CN107946303A (zh) | 闪存单元的制备方法 | |
| CN107706095A (zh) | 自对准双重构图方法、半导体器件及其制作方法、电子装置 | |
| US8338879B2 (en) | Transistor constructions and processing methods | |
| US7183162B1 (en) | Method of forming non-volatile memory cell using sacrificial pillar spacers and non-volatile memory cell formed according to the method | |
| CN112652626B (zh) | NORD flash制造方法、器件和存储介质 | |
| CN110010610A (zh) | 分栅快闪存储器及其形成方法 | |
| CN112420721B (zh) | eflash器件的控制栅刻蚀方法 | |
| US6927129B1 (en) | Narrow wide spacer | |
| TWI689083B (zh) | 非揮發性記憶體的製造方法 | |
| KR100597646B1 (ko) | 플래쉬 메모리의 플로팅 게이트 제조 방법 | |
| TW455933B (en) | Manufacture method of floating gate in flash memory | |
| CN113394222A (zh) | 闪存的制备方法 | |
| US11910601B2 (en) | Microelectronic devices with source region vertically between tiered decks, and related methods and systems | |
| US6303960B1 (en) | Low voltage flash memory cell | |
| JP2001351993A (ja) | 半導体記憶装置及びその製造方法 | |
| US20040152246A1 (en) | Method for fabricating semiconductor device with self-aligned storage node |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |
|
| RJ01 | Rejection of invention patent application after publication |