CN101587864A - Nrom器件及其制作方法 - Google Patents

Nrom器件及其制作方法 Download PDF

Info

Publication number
CN101587864A
CN101587864A CNA2008101125121A CN200810112512A CN101587864A CN 101587864 A CN101587864 A CN 101587864A CN A2008101125121 A CNA2008101125121 A CN A2008101125121A CN 200810112512 A CN200810112512 A CN 200810112512A CN 101587864 A CN101587864 A CN 101587864A
Authority
CN
China
Prior art keywords
peripheral circuit
polysilicon layer
nrom device
circuit region
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101125121A
Other languages
English (en)
Inventor
鲍震雷
宋立军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CNA2008101125121A priority Critical patent/CN101587864A/zh
Publication of CN101587864A publication Critical patent/CN101587864A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种NROM器件及其制作方法。所述NROM器件的制作方法包括：提供具有氧化硅－氮化硅－氧化硅三层结构的半导体衬底；在所述三层结构表面形成第一多晶硅层；蚀刻所述第一多晶硅层，以划分存储单元区域和外围电路区域；去除所述外围电路区域的三层结构；对所述存储单元区域和外围电路区域预清洗；在所述外围电路区域形成栅氧化层；在所述外围电路区域的栅氧化层上形成第二多晶硅层。所述NROM器件及其制作方法能避免预清洗影响NROM器件性能，降低了预清洗工艺的控制难度，减小了NROM器件的尺寸。

Description

NROM器件及其制作方法
技术领域
本发明涉及非易失性存储器，特别涉及NROM器件及其制作方法。
背景技术
氮化物只读存储器(NROM，Nitride Read-only Memory)作为一种非易失性只读存储器得到了广泛的应用。例如，美国专利5966603公开了一种NROM器件的制作方法。参照图1所示，为所述NROM器件的存储单元结构的简易示图，包括衬底10，所述衬底10上的下层氧化硅层30，所述下层氧化硅层30上的氮化硅层32，以及所述氮化硅层32上的上层氧化硅层34，所述下层氧化硅层30、氮化硅层32及上层氧化硅层34构成氧化硅-氮化硅-氧化硅(ONO，Oxide-Nitride-Oxide)结构。其中，所述氮化硅层32用于作为电荷存储层来存储电荷。
NROM器件的完整结构包括存储单元阵列和外围电路。目前制作工艺常包括如下步骤：在衬底上形成ONO层，蚀刻所述ONO层以形成存储单元结构，并划分存储单元区域和外围电路区域，在所述外围电路区域形成栅氧化层，在所述栅氧化层表面及ONO层表面形成多晶硅层以分别形成存储单元阵列和外围电路的栅极。然而，在目前的制作工艺中发现，目前蚀刻所述ONO层是以光刻胶作为掩模，只适用于用干法蚀刻来蚀刻ONO层，由于所述ONO层较薄，干法蚀刻较易产生过蚀刻而损坏衬底。并且，由于在形成栅氧化层之前，还会进行预清洗的步骤，将对ONO层的顶部氧化层产生损坏，因而也将影响所述NROM器件的性能。同时，由于为了将对ONO层的顶部氧化层的影响降到最低，势必要求对预清洗工艺的时间进行严格控制，这也增加了对预清洗工艺的控制难度。
发明内容
本发明要解决的是，现有技术NROM器件制作方法较易损坏衬底及ONO层的顶部氧化层，从而影响所述NROM器件性能的问题。
本发明还解决的是，现有技术NROM器件制作方法中预清洗工艺控制难度高的问题。
为解决上述问题，本发明提供一种NROM器件的制作方法，包括：
提供具有氧化硅-氮化硅-氧化硅三层结构的半导体衬底；
在所述三层结构表面形成第一多晶硅层；
蚀刻所述第一多晶硅层，以划分存储单元区域和外围电路区域；
去除所述外围电路区域的所述三层结构；
对所述存储单元区域和外围电路区域预清洗；
在所述外围电路区域形成栅氧化层；
在所述外围电路区域的栅氧化层上形成第二多晶硅层。
可选的，去除所述外围电路区域的三层结构采用湿法蚀刻的方法。
可选的，在所述三层结构表面形成第一多晶硅层时进行P+掺杂。
相应地，本发明还提供一种NROM器件，包括存储单元区域和外围电路区域，其中所述存储单元区域包括形成于衬底上的氧化硅-氮化硅-氧化硅三层结构，以及所述三层结构上的第一多晶硅层；所述外围电路区域包括形成于所述衬底上的栅氧化层，以及所述栅氧化层上的第二多晶硅层。
与现有技术相比，上述所公开的技术方案具有以下优点：
上述NROM器件及其制作方法在对所述外围电路区域预清洗时，所述存储单元区域的三层结构由于有第一多晶硅层的保护而避免了在预清洗时被损坏，因而也避免了预清洗影响NROM器件性能。
并且，由于无需担心所述三层结构在预清洗时被损坏，因而也无需对预清洗过程进行精细控制，从而降低了预清洗工艺的控制难度。
再者，由于不必考虑预清洗对于所述三层结构的影响，因此还能够将所述三层结构的厚度制作得再薄一点，从而也可以减小NROM器件的尺寸。
另外，上述NROM器件的制作方法在去除所述外围电路区域的三层结构时以所述第一多晶硅层作为硬掩模，而所述可选方案采用湿法蚀刻的方法，由于氧化硅、氮化硅、衬底的蚀刻选择比不同，因而在对三层结构进行蚀刻时避免了过蚀刻，从而避免了损坏衬底。
另外，上述NROM器件的制作方法的可选方案在所述三层结构表面形成第一多晶硅层时进行P+掺杂，可以提高存储单元的开启电压，从而可以采用更低的沟道掺杂浓度，进而改善存储单元的保持力和结的击穿电压。
附图说明
图1是现有技术存储单元结构简易示图；
图2是本发明NROM器件制作方法的一种实施方式流程图；
图3A至3H是图2所示NROM器件制作方法的示意图。
具体实施方式
本发明所公开的NROM器件及其制作方法在对所述外围电路区域预清洗时，所述存储单元区域的三层结构由于有第一多晶硅层的保护而避免了在预清洗时被损坏。
参照图2所示，本发明NROM器件的制作方法的一种实施方式包括：
步骤s1，提供具有氧化硅-氮化硅-氧化硅三层结构的半导体衬底；
步骤s2，在所述三层结构表面形成第一多晶硅层；
步骤s3，蚀刻所述第一多晶硅层，以划分存储单元区域和外围电路区域；
步骤s4，去除所述外围电路区域的三层结构；
步骤s5，对所述存储单元区域和外围电路区域预清洗；
步骤s6，在所述外围电路区域形成栅氧化层；
步骤s7，在所述外围电路区域的栅氧化层上形成第二多晶硅层。
其中，在具体实施中，步骤s2在所述三层结构表面形成第一多晶硅层可以包括：在所述三层结构表面形成第一多晶硅层时进行P+掺杂。
步骤s4，去除所述外围电路区域的三层结构可以采用湿法蚀刻的方法。
步骤s6，在所述外围电路区域形成栅氧化层可以包括：在所述外围电路区域的衬底上依次形成高压栅氧化层以及低压栅氧化层。
步骤s6，在所述外围电路区域形成栅氧化层可以包括：在存储单元区域形成氧化层。
下面通过具体实例结合附图对上述NROM器件的制作方法进行进一步阐述，以使得本发明NROM器件的制作方法更加清楚。
结合图2和图3A所示，执行步骤s1，提供具有氧化硅-氮化硅-氧化硅三层结构的半导体衬底。所述衬底已形成有深阱和沟槽隔离，所述三层结构的下层氧化硅101常采用例如热氧化或化学气相沉积的方法在所述衬底100上形成，所述氧化硅101的厚度根据具体工艺设计要求而定，例如可以为40埃。所述氮化硅102常采用例如低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)方法在所述下层氧化硅101上形成，所述氮化硅102的厚度根据具体工艺设计要求而定，例如可以为60埃。所述上层氧化硅103常采用例如化学气相沉积的方法在所述氮化硅102上生长，所述上层氧化硅103的厚度根据具体工艺设计要求而定，例如可以为120埃。
结合图2和图3B所示，执行步骤s2，在所述三层结构表面形成第一多晶硅层。所述第一多晶硅层104常采用化学气相沉积的方法形成，例如可以采用P+掺杂。所述P+掺杂可以提高存储单元的开启电压，从而可以采用更低的沟道掺杂浓度，进而改善存储单元的保持力和结的击穿电压。所述第一多晶硅层的厚度为700至1500埃，例如700埃、800埃、900埃、1000埃、1100埃、1200埃、1300埃、1400埃、1500埃等。
结合图2和图3C所示，执行步骤s3，蚀刻所述第一多晶硅层，以划分存储单元区域和外围电路区域。本例中，由于存储单元区域的栅极由第一多晶硅层形成，而外围电路区域的栅极将由后续的第二多晶硅层形成。因此，就需要保留存储单元区域的第一多晶硅层以用于形成栅极，而去除外围电路区域的第一多晶硅层。
具体工艺步骤如下：在第一多晶硅层上涂布光刻胶，对光刻胶曝光、显影以形成光刻胶图形，以所述光刻胶图形为掩模蚀刻第一多晶硅层，将未被光刻胶图形覆盖的第一多晶硅层去除。此处，未被光刻胶覆盖而被蚀刻去除的是外围电路区域的第一多晶硅层。所述蚀刻采用干法蚀刻。蚀刻去除外围电路区域的第一多晶硅层，常在室温温度下，采用例如Cl2或HBr等气体作为蚀刻气体对第一多晶硅层进行等离子蚀刻，所述蚀刻时间根据所采用的蚀刻气体以及所述蚀刻气体的流量等而不同，此处就不举例说明了。
结合图2和图3D所示，去除所述外围电路区域的三层结构。由于此时存储单元区域的第一多晶硅层104还保留着，在蚀刻所述外围电路区域的氧化硅-氮化硅-氧化硅时，存储单元区域的第一多晶硅层104可作为硬掩模。因此，对所述外围电路区域的氧化硅-氮化硅-氧化硅进行蚀刻时可采用湿法蚀刻的方法。以依次蚀刻厚度为120埃的上层氧化硅，厚度为60埃的氮化硅，厚度为40埃的下层氧化硅的工艺过程为例，在23℃温度下，采用HF和NH4F的混合试剂，简写为BOE，来蚀刻上层氧化硅103，蚀刻时间将根据所述HF和NH4F的混合比的不同而不同；在蚀刻去除上层氧化硅103后，在160℃温度下，采用H3PO4蚀刻氮化硅102，蚀刻时间根据H3PO4的浓度不同而不同；在蚀刻去除氮化硅102后，在23℃温度下，采用BOE蚀刻下层氧化硅101，与蚀刻上层氧化硅103相似，蚀刻时间将根据所述HF和NH4F的混合比的不同而不同。由于采用了湿法蚀刻，并且氧化硅和氮化硅以及衬底的蚀刻选择比都不同，因而在蚀刻时较少会发生过蚀刻的现象，从而避免了在蚀刻去除所述外围电路区域的三层结构时损坏衬底。
继续参照图2所示，在蚀刻去除所述外围电路区域的三层结构后，对所述存储单元区域和外围电路区域预清洗。预清洗的目的是为了去除工艺过程中由于接触空气而生成的自然氧化层。预清洗时常采用例如HF、SC1、SC2等试剂作为清洗剂，通过将所述试剂进行不同的次序组合来去除所述的自然氧化层，例如依次采用HF、SC1、SC2，或依次采用HF、SC2、SC1，或依次采用SC1、SC2、HF，或依次采用SC2、SC1、HF，或依次采用SC2、HF、SC1，或依次采用SC1、HF、SC2。
由于所述存储单元区域的第一多晶硅层104对于预清洗的清洗剂具有抗蚀性，因而保护了其下方的三层结构，避免三层结构的上层氧化硅受到清洗剂的腐蚀而影响NROM器件的性能。
并且，由于无需担心所述三层结构在预清洗时被损坏，因而也无需对预清洗过程进行精细控制，从而降低了预清洗工艺的控制难度。
再者，由于不必考虑预清洗对于所述三层结构的影响，，因此还能够将所述三层结构的厚度制作得再薄一点，从而也可以减小NROM器件的尺寸。
结合图2和图3E所示，在所述外围电路区域形成栅氧化层。在完成预清洗之后，首先在所述外围电路区域的衬底100上形成高压栅氧化层105。高压栅氧化层的材料可以为二氧化硅，常采用例如热氧化的方法制作。所述高压栅氧化层105的厚度根据所述外围电路的需求决定，例如电路的电压等，例如可以为160埃。以形成厚度为160埃的高压栅氧化层为例，在800℃温度下，采用热氧化的方法在所述外围电路区域的衬底100上形成二氧化硅。
在形成高压栅氧化层105之后，需要定义出低压栅氧化层105′的区域，其过程可以采用BOE，之后仍然需要进行预清洗。由于所述存储单元区域的第一多晶硅层104对于预清洗等的清洗剂具有抗蚀性，因而继续保护着其下方的三层结构，避免三层结构的上层氧化硅受到清洗剂的腐蚀而影响NROM器件的性能。在所述外围电路区域的衬底100上形成低压栅氧化层105′可以采用例如热氧化的方法。所述高压栅氧化层105和所述低压栅氧化层105′的区别仅在于厚度的不同，材料可以相同。所述低压栅氧化层105′的厚度也是根据所述外围电路的需求决定，例如可以为60埃。以形成厚度为60埃的低压栅氧化层为例，在700℃温度下，采用热氧化方法在所述外围电路区域的衬底100上形成二氧化硅。由于在所述外围电路区域依次形成高压栅氧化层以及低压栅氧化层时并未对于所述存储单元区域进行遮蔽，因而在所述工艺步骤完成后，在所述存储单元区域的第一层多晶硅层104上也会留有氧化层106，所述氧化层106可以作为后面蚀刻第二多晶硅层的蚀刻停止层。
继续参照图2所示，在所述外围电路区域的栅氧化层上形成第二多晶硅层。结合图3F所示，所述第二多晶硅层107形成于所述外围电路区域的高压栅氧化层105、低压栅氧化层105′以及存储单元区域的氧化层106上。所述第二多晶硅层107常采用例如化学气相沉积的方法形成。所述第二多晶硅层的厚度为400至1200埃，例如400埃、500埃、600埃、700埃、800埃、900埃、1000埃、1100埃、1200埃等。
结合图3G所示，在形成第二多晶硅层107后，在第二多晶硅层107上涂布光刻胶，对光刻胶曝光、显影形成光刻胶图形，以所述光刻胶图形为掩模蚀刻第二多晶硅层，将未被光刻胶图形覆盖的第二多晶硅层去除。此处，未被光刻胶覆盖而被蚀刻去除的是存储单元区域的第二多晶硅层。所述蚀刻采用干法蚀刻。蚀刻去除存储单元区域的第二多晶硅层常在室温温度下，采用采用例如Cl2或HBr等气体作为蚀刻气体对第二多晶硅层进行等离子蚀刻，所述蚀刻时间根据所采用的蚀刻气体以及所述蚀刻气体的流量等而不同，此处就不举例说明了。
参照图3H所示，去除存储单元区域的氧化层。采用湿法蚀刻的方法，以蚀刻去除厚度为200埃的氧化层为例，在23℃温度下，采用BOE蚀刻去除氧化层，蚀刻时间将根据BOE中HF和NH4F的混合比的不同而不同。完成此步骤后，存储单元区域的第一多晶硅层的高度与外围电路区域的第二多晶硅层的高度齐平，存储单元区域的第一多晶硅层和外围电路区域的第二多晶硅层将分别用于作为栅极。
接下来，就可采用本领域技术人员公知的技术对上述形成的半导体结构进行进一步工艺，以最终形成NROM器件，这里就不再对后续工艺一一详述了。
继续参照图3H所示，本发明NROM器件的一种实施方式包括：存储单元区域和外围电路区域，其中所述存储单元区域包括形成于衬底100上的氧化硅101-氮化硅102-氧化硅103三层结构，以及所述三层结构上的第一多晶硅层104，所述外围电路区域包括形成于所述衬底100上的栅氧化层，以及所述栅氧化层上的第二多晶硅层107。
而其中，参照上述对于NROM器件的制作方法的举例说明，所述栅氧化层还可以包括高压栅氧化层和低压栅氧化层。而所述第一多晶硅层为P+掺杂多晶硅层。
至于所述NROM器件中各层的材料及相应厚度均可参照上述对于NROM器件的制作方法的举例说明，此处就不再赘述了。
综上所述，上述NROM器件及其制作方法在对所述外围电路区域预清洗时，所述存储单元区域的三层结构由于有第一多晶硅层的保护而避免了在预清洗时被损坏，因而也避免了预清洗影响NROM器件性能。
并且，由于无需担心所述三层结构在预清洗时被损坏，因而也无需对预清洗过程进行精细控制，从而降低了预清洗工艺的控制难度。
再者，由于不必考虑预清洗对于所述三层结构的影响，，因此还能够将所述三层结构的厚度制作得再薄一点，从而也可以减小NROM器件的尺寸。
另外，上述NROM器件的制作方法在去除所述外围电路区域的三层结构时以所述第一多晶硅层作为硬掩模，而所述可选方案采用湿法蚀刻的方法，由于氧化硅、氮化硅、衬底的蚀刻选择比不同，因而在对三层结构进行蚀刻时避免了过蚀刻，从而避免了损坏衬底。
另外，上述NROM器件的制作方法的可选方案在所述三层结构表面形成第一多晶硅层时进行P+掺杂，可以提高存储单元的开启电压，从而可以采用更低的沟道掺杂浓度，进而改善存储单元的保持力和结的击穿电压。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种NROM器件的制作方法，其特征在于，包括：
提供具有氧化硅-氮化硅-氧化硅三层结构的半导体衬底；
在所述三层结构表面形成第一多晶硅层；
蚀刻所述第一多晶硅层，以划分存储单元区域和外围电路区域；
去除所述外围电路区域的所述三层结构；
对所述存储单元区域和外围电路区域预清洗；
在所述外围电路区域形成栅氧化层；
在所述外围电路区域的栅氧化层上形成第二多晶硅层。
2.如权利要求1所述的NROM器件的制作方法，其特征在于，去除所述外围电路区域的三层结构采用湿法蚀刻的方法。
3.如权利要求2所述的NROM器件的制作方法，其特征在于，蚀刻所述三层结构的氧化硅-氮化硅-氧化硅时分别采用BOE、H3PO4、BOE。
4.如权利要求1所述的NROM器件的制作方法，其特征在于，在所述三层结构表面形成第一多晶硅层采用化学气相沉积的方法。
5.如权利要求4所述的NROM器件的制作方法，其特征在于，在所述三层结构表面形成第一多晶硅层时进行P+掺杂。
6.如权利要求5所述的NROM器件的制作方法，其特征在于，所述第一多晶硅层的厚度为700至1500埃。
7.如权利要求1所述的NROM器件的制作方法，其特征在于，在所述外围电路区域形成栅氧化层包括：在所述外围电路区域的衬底上依次形成高压栅氧化层以及低压栅氧化层。
8.如权利要求7所述的NROM器件的制作方法，其特征在于，所述依次形成高压栅氧化层以及低压栅氧化层包括：在形成高压栅氧化层后，再次进行预清洗，再形成低压栅氧化层。
9.如权利要求8所述的NROM器件的制作方法，其特征在于，所述形成高压栅氧化层以及低压栅氧化层采用热氧化的方法。
10.如权利要求1所述的NROM器件的制作方法，其特征在于，在所述外围电路区域的栅氧化层上形成第二多晶硅层采用化学气相沉积的方法。
11.如权利要求10所述的NROM器件的制作方法，其特征在于，所述第二多晶硅层的厚度为400至1200埃。
12.如权利要求1至11任一项所述的NROM器件的制作方法，其特征在于，所述预清洗时采用HF、SC1、SC2的不同次序组合。
13.一种NROM器件，其特征在于，包括：存储单元区域和外围电路区域，其中所述存储单元区域包括形成于衬底上的氧化硅-氮化硅-氧化硅三层结构，以及所述三层结构上的第一多晶硅层；所述外围电路区域包括形成于所述衬底上的栅氧化层，以及所述栅氧化层上的第二多晶硅层。
14.如权利要求13所述的NROM器件，其特征在于，所述第一多晶硅层为P+掺杂多晶硅层。
15.如权利要求14所述的NROM器件，其特征在于，所述第一多晶硅层的厚度为700至1500埃。
16.如权利要求13所述的NROM器件，其特征在于，所述第二多晶硅层的厚度为400至1200埃。
17.如权利要求13所述的NROM器件，其特征在于，所述栅氧化层包括高压栅氧化层和低压栅氧化层。
CNA2008101125121A 2008-05-23 2008-05-23 Nrom器件及其制作方法 Pending CN101587864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008101125121A CN101587864A (zh) 2008-05-23 2008-05-23 Nrom器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008101125121A CN101587864A (zh) 2008-05-23 2008-05-23 Nrom器件及其制作方法

Publications (1)

Publication Number Publication Date
CN101587864A true CN101587864A (zh) 2009-11-25

Family

ID=41372025

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101125121A Pending CN101587864A (zh) 2008-05-23 2008-05-23 Nrom器件及其制作方法

Country Status (1)

Country Link
CN (1) CN101587864A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006432A (zh) * 2015-08-11 2015-10-28 上海华虹宏力半导体制造有限公司 一种减少ono刻蚀中衬底表面损伤的方法
CN109767979A (zh) * 2019-03-07 2019-05-17 上海华力微电子有限公司 Sonos存储器的ono结构形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006432A (zh) * 2015-08-11 2015-10-28 上海华虹宏力半导体制造有限公司 一种减少ono刻蚀中衬底表面损伤的方法
CN109767979A (zh) * 2019-03-07 2019-05-17 上海华力微电子有限公司 Sonos存储器的ono结构形成方法

Similar Documents

Publication Publication Date Title
US7179717B2 (en) Methods of forming integrated circuit devices
CN101606236B (zh) 非易失性电荷俘获存储器件和逻辑cmos器件的集成器件
KR100475081B1 (ko) Sonos형 eeprom 및 그 제조방법
CN100517637C (zh) 形成半导体装置的隔离结构的方法
CN100547767C (zh) 快闪存储器件的制造方法
JP4282692B2 (ja) 半導体装置の製造方法
US7648878B2 (en) Method for fabricating semiconductor device with recess gate
CN100517655C (zh) Sonos快闪存储器及其制作方法
JP2005322920A (ja) Ｅｅｐｒｏｍセルの製造方法
JP4863616B2 (ja) 不揮発性メモリ素子のゲート電極形成方法
CN101587864A (zh) Nrom器件及其制作方法
US20060141711A1 (en) Method of manufacturing flash memory device
US7101759B2 (en) Methods for fabricating nonvolatile memory devices
JP4836730B2 (ja) 半導体装置、およびその製造方法
CN104979172B (zh) 一种etox结构的闪存的浮栅及其制作方法
US8012831B2 (en) Method of forming isolation layer of flash memory device
JP2008118095A (ja) 半導体素子の製造方法
US8017027B2 (en) Semiconductor fabricating process
TWI555065B (zh) 非揮發性記憶體的製造方法
CN113192959B (zh) 分栅式快闪存储器的制造方法
CN107994025A (zh) 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构
CN102420193B (zh) 存储器件的制造方法
JP2002270705A (ja) 不揮発性半導体記憶装置およびその製造方法
US7883963B2 (en) Split charge storage node outer spacer process
KR20080000785A (ko) 낸드 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091125