CN109767979A - Sonos存储器的ono结构形成方法 - Google Patents
Sonos存储器的ono结构形成方法 Download PDFInfo
- Publication number
- CN109767979A CN109767979A CN201910173446.7A CN201910173446A CN109767979A CN 109767979 A CN109767979 A CN 109767979A CN 201910173446 A CN201910173446 A CN 201910173446A CN 109767979 A CN109767979 A CN 109767979A
- Authority
- CN
- China
- Prior art keywords
- sonos
- memory block
- oxide layer
- memory
- ono
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种SONOS存储器的ONO结构形成方法,此方法在SONOS存储区上设置掩模层,并以此掩模层为阻挡,去除非SONOS存储区的第一阻挡氧化层,然后通过依次去除所述掩模层、非SONOS存储区的氮化层以及SONOS存储区的第一阻挡氧化层和非SONOS存储区的隧穿氧化层,最后再在半导体基底上重新生成第二阻挡氧化层,得到设置在所述SONOS存储区的ONO结构。本发明提供的SONOS存储器的ONO结构形成方法不会对SONOS存储区的ONO叠层乃至半导体基底产生影响,故无需预先设置SONOS存储区和非SONOS存储区之间的重叠区。进而克服了现有工艺在SONOS存储区和非SONOS存储区之间形成重叠区叠层导致基底表面不平整以及限制了工艺窗口的问题。
Description
技术领域
本发明涉及半导体制造领域,尤其是涉及一种SONOS存储器的ONO结构形成方法。
背景技术
非易失性存储器作为计算机中必不可少的存储设备,对所处理的信息起着重要的存储功能。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)存储器具有单元尺寸小、存储保持性好、操作电压低、与CMOS工艺兼容等特点。
SONOS存储器使用半导体基底-隧穿氧化层-氮化层-阻挡氧化层-多晶硅栅层(即SONOS)的栅极堆叠结构,是一种电荷陷阱型存储器。其中,在形成SONOS存储器时,需要在SONOS存储区形成ONO结构,现有工艺通常通过原位生长法形成ONO叠层,但此ONO叠层除SONOS存储区外还覆盖了非SONOS存储区,因此需要去除非SONOS存储区的ONO叠层,以形成SONOS存储器的ONO结构。
现有工艺通过设置光刻胶掩模保护SONOS存储区,利用干法刻蚀工艺去除非SONOS存储区的氮化层、隧穿氧化层,为了避免干法刻蚀工艺对非SONOS存储区的半导体基底产生影响,通常会在非SONOS存储区的半导体基底表面和非SONOS存储区ONO叠层之间预先形成一层牺牲氧化层进行阻挡。但是,即使形成了牺牲氧化层,进行干法刻蚀时部分等离子体仍可能沿所述牺牲氧化层的边缘继续刻蚀SONOS存储区的隧穿氧化层而到达半导体基底。因此,通常会增加光刻胶掩模的覆盖范围,使得实际形成的SONOS存储区与非SONOS存储区之间形成了一重叠区。在该重叠区形成的重叠区叠层额外保留了一部分牺牲氧化层未去除,产生了几个问题:一方面,重叠区叠层造成基底表面不平整,造成后续进行的离子注入不均匀,影响器件均一性,并且使后续形成金属硅化物时容易产生侵蚀缺陷,增加漏电,降低良率;另一方面,重叠区位于SONOS存储区的栅极和非SONOS存储区例如选择管的栅极之间,随着工艺节点缩小,重叠区所占比例增大,对工艺窗口的影响逐渐凸显,限制光刻工艺窗口的缩小及工艺节点的进一步缩小。
发明内容
为了克服现有工艺在SONOS存储区和非SONOS存储区之间形成重叠区叠层导致基底表面不平整以及限制了工艺窗口的问题,本发明提供了一种SONOS存储器的ONO结构形成方法。
所述SONOS存储器ONO结构形成方法包括以下几个步骤:
提供半导体基底,所述半导体基底表面定义有SONOS存储区和与所述SONOS存储区连接的非SONOS存储区,所述半导体基底上形成有ONO叠层,所述ONO叠层覆盖所述SONOS存储区和所述非SONOS存储区,所述ONO叠层沿远离所述半导体基底表面的方向包括隧穿氧化层、氮化层以及第一阻挡氧化层;
在所述SONOS存储区的所述ONO叠层上形成掩模层,并打开所述非SONOS存储区;
以所述掩模层为阻挡,去除所述非SONOS存储区的所述第一阻挡氧化层;
去除所述掩模层;
以所述SONOS存储区的所述第一阻挡氧化层为阻挡,去除所述非SONOS存储区的所述氮化层;
去除所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层;以及
在所述SONOS存储区的所述氮化层上形成第二阻挡氧化层,以形成SONOS存储器的ONO结构。
可选的,去除所述非SONOS存储区的所述第一阻挡氧化层的方法包括干法刻蚀、湿法刻蚀或者它们的结合。
可选的,所述SONOS存储器ONO结构形成方法还包括:
在形成所述掩模层之前,形成覆盖所述SONOS存储区和所述非SONOS存储区的所述ONO叠层表面的抗反射涂层;
在去除所述非SONOS存储区的所述第一阻挡氧化层之前,去除所述非SONOS存储区的所述抗反射涂层;以及
在去除所述掩模层之后,去除所述SONOS存储区的所述抗反射涂层。
可选的,所述掩模层的材料为光刻胶。
可选的,去除所述非SONOS存储区的所述氮化层的方法为湿法刻蚀。
可选的,所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层通过同一湿法刻蚀工艺去除,或者通过两次湿法刻蚀工艺分别去除。
可选的,所述半导体基底上还形成有牺牲氧化层,所述牺牲氧化层覆盖所述非SONOS存储区的半导体基底表面,所述ONO叠层覆盖所述牺牲氧化层。
可选的,去除所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层时,还去除所述牺牲氧化层。
可选的,在形成第二阻挡氧化层时,所述第二阻挡氧化层还延伸覆盖在所述非SONOS存储区的半导体基底表面。
可选的,所述SONOS存储器包括选择晶体管,所述非SONOS存储区包括SG区,所述SG区用于设置所述选择晶体管的栅极,所述SG区的所述第二阻挡氧化层为所述选择晶体管的栅极氧化层。
本发明提供的SONOS存储器的ONO结构形成方法在ONO叠层上形成掩模层并打开非SONOS存储区,以此掩模层为阻挡,去除非SONOS存储区的第一阻挡氧化层,然后通过依次去除所述掩模层、非SONOS存储区的氮化层以及SONOS存储区的第一阻挡氧化层和非SONOS存储区的隧穿氧化层,最后再在半导体基底上重新生成第二阻挡氧化层,得到设置在所述SONOS存储区的ONO结构。其中,非SONOS存储区被打开,使掩模层仅覆盖SONOS存储区,而不像现有技术那样掩模层还延伸到非SONOS存储区,使得SONOS存储区与非SONOS存储区之间不存在重叠区,进而解决了重叠区叠层导致基底表面不平整以及限制了工艺窗口的问题。
本发明提供的SONOS存储器的ONO结构形成方法在去除非SONOS存储区的第一阻挡氧化层时可以用高能等离子体进行干法刻蚀,但所述干法刻蚀因为SONOS存储区氮化层的阻挡,不会对SONOS存储区的ONO叠层乃至半导体基底产生影响。
附图说明
图1A为一种SONOS存储器的ONO结构形成方法中执行第一步骤后的剖面结构示意图。
图1B为一种SONOS存储器的ONO结构形成方法中执行第二步骤的剖面结构示意图。
图1C为一种SONOS存储器的ONO结构形成方法中执行第三步骤的剖面结构示意图。
图1D为一种SONOS存储器的ONO结构形成方法中执行第四步骤的剖面结构示意图。
图1E为一种SONOS存储器的ONO结构形成方法中执行第五步骤后的剖面结构示意图。
图1F为一种SONOS存储器的ONO结构形成方法中执行第六步骤后的剖面结构示意图。
图1G为一种SONOS存储器的ONO结构形成方法中执行第七步骤后的剖面结构示意图。
图2为本发明实施例的SONOS存储器的ONO结构形成方法的流程示意图。
图3A为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S1后的剖面结构示意图。
图3B为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S2后的剖面结构示意图。
图3C为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S3后的剖面结构示意图。
图3D为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S4后的剖面结构示意图。
图3E为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S5后的剖面结构示意图。
图3F为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S6后的剖面结构示意图。
图3G为本发明实施例的SONOS存储器的ONO结构形成方法中执行步骤S7后的剖面结构示意图。
附图标号说明如下:
Ⅰ—SONOS存储区;Ⅱ—非SONOS存储区;
1、2—半导体基底;11、21—牺牲氧化层;12、22—隧穿氧化层;
13、23—氮化层;14、24—第一阻挡氧化层;15、25—抗反射涂层;16—光刻胶;26—掩模层;17、27—第二阻挡氧化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
正如背景技术中所述,现有技术中的SONOS存储器的ONO结构形成方法在SONOS存储区和非SONOS存储区之间形成一个重叠区,在所述重叠区内形成的叠层产生了许多不利影响。为了便于更好地理解,下面首先对现有技术中的一种SONOS存储器的ONO刻蚀方法进行介绍。现有技术中的一种SONOS存储器的ONO结构形成方法包括下面几个步骤。
第一步骤:参阅图1A,提供一半导体基底1,根据设计在半导体基底1表面定义了SONOS存储区Ⅰ和非SONOS存储区Ⅱ,所述非SONOS存储区Ⅱ位于所述SONOS存储区Ⅰ周围并与所述SONOS存储区Ⅰ相连接。所述半导体基底1的SONOS存储区Ⅰ和非SONOS存储区Ⅱ上形成有ONO叠层,所述ONO叠层包括沿远离所述半导体基底表面的方向依次叠加的隧穿氧化层12、氮化层13以及第一阻挡氧化层14。此外,为了防止后续干法刻蚀的等离子体对半导体基底1造成损伤,所述非SONOS存储区Ⅱ的半导体基底1表面形成有牺牲氧化层11,所述牺牲氧化层11位于ONO叠层下方。
第二步骤:参阅图1B,对所述半导体基底1进行湿法刻蚀,去除ONO叠层顶部的第一阻挡氧化层14。经过第二步骤,SONOS存储区Ⅰ和非SONOS存储区Ⅱ的ONO叠层顶部的第一阻挡氧化层14均被去除。
第三步骤:参阅图1C,在所述半导体基底1正面涂布抗反射涂层15和光刻胶16,经过曝光及显影,打开部分非SONOS存储区Ⅱ,而在非SONOS存储区Ⅱ与SONOS存储区Ⅰ相邻的部分区域保持光刻胶16覆盖。本步骤中,为了防止后续干法刻蚀对SONOS存储区Ⅰ的半导体基底1的影响,剩余的光刻胶16的覆盖范围会大于预定义的SONOS存储区Ⅰ的范围,也即剩余的光刻胶16额外覆盖在部分靠近SONOS存储区Ⅰ的非SONOS存储区Ⅱ的区域上而形成了重叠区。
第四步骤:参阅图1D,以剩余的光刻胶16为阻挡,进行干法刻蚀,去除非SONOS存储区Ⅱ的抗反射涂层15、氮化层13和隧穿氧化层12。经过第四步骤,非SONOS存储区Ⅱ的抗反射涂层15、隧穿氧化层12和氮化层13基本被去除,而位于所述重叠区上的抗反射涂层15、隧穿氧化层12和氮化层13因剩余的光刻胶16的阻挡仍然保留。
第五步骤:参阅图1E,以剩余的光刻胶16为阻挡,进行湿法刻蚀,去除非SONOS存储区Ⅱ被暴露出的牺牲氧化层11。在完成第五步骤后,非SONOS存储区Ⅱ的牺牲氧化层11基本被去除,但位于所述重叠区上的牺牲氧化层11因剩余的光刻胶16的阻挡仍然保留。
第六步骤:参阅图1F,去除SONOS存储区Ⅰ和重叠区剩余的光刻胶16和抗反射涂层15。
第七步骤:参阅图1G,在半导体基底1上的SONOS存储区Ⅰ形成第二阻挡氧化层17,形成SONOS存储器的ONO结构,但是,所述ONO结构不仅形成在SONOS存储区Ⅰ上,还包括延伸至非SONOS存储区Ⅱ的部分。在非SONOS存储区Ⅱ靠近SONOS存储区Ⅰ的区域即重叠区处,形成了包括牺牲氧化层11、隧穿氧化层12、氮化层13及第二阻挡氧化层17的叠层,其上表面高于SONOS存储区Ⅰ的ONO结构的上表面。
所述重叠区保护了半导体基底1,使得干法刻蚀的高能等离子体被重叠区底部的牺牲氧化层11阻挡,避免等离子体沿SONOS存储区Ⅰ的隧穿氧化层12到达半导体基底1。但该重叠区会产生以下问题:重叠区叠层由部分牺牲氧化层11和部分ONO结构组成,会造成半导体基底1表面不平整,影响后续离子注入及金属硅化物的形成;此外,由于所述重叠区占据一定宽度,限制工艺窗口及工艺节点的缩小。
为了解决上述技术问题,下面通过实施例对本发明的SONOS存储器的ONO结构形成方法进行阐述。
参阅图2,本实施例的所述SONOS存储器的ONO结构形成方法包括以下步骤:
步骤S1:提供半导体基底,表面定义有SONOS存储区和非SONOS存储区,所述半导体基底表面已形成ONO叠层,所述ONO叠层覆盖所述SONOS存储区和所述非SONOS存储区,所述ONO叠层沿远离所述半导体基底表面的方向包括隧穿氧化层、氮化层以及第一阻挡氧化层;
步骤S2:在所述SONOS存储区的所述ONO叠层上形成掩模层;
步骤S3:以所述掩模层为阻挡,去除所述非SONOS存储区的所述第一阻挡氧化层;
步骤S4:去除所述掩模层;
步骤S5:以所述SONOS存储区的所述第一阻挡氧化层为阻挡,去除所述非SONOS存储区的所述氮化层;
步骤S6:去除所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层;
步骤S7:在所述SONOS存储区的所述氮化层上形成第二阻挡氧化层,以形成SONOS存储器的ONO结构。
图3A至图3G分别为本发明实施例提供的SONOS存储器的ONO结构形成方法中执行步骤S1-S7后的剖面结构示意图。下面结合图3A至图3G,详细说明本实施例中SONOS存储器的ONO结构形成方法。
首先执行步骤S1,参阅图3A,提供半导体基底2,表面定义有SONOS存储区Ⅰ和非SONOS存储区Ⅱ,所述半导体基底2表面已形成ONO叠层。半导体基底2的材料可以为硅、锗、硅锗或碳化硅等,也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI),或者还可以为其他的材料,例如砷化镓等Ⅲ、Ⅴ族化合物。半导体基底2还可以根据设计需求注入一定的掺杂离子以改变电学参数。
根据所实现的功能不同将半导体基底2定义为SONOS存储区Ⅰ和非SONOS存储区Ⅱ,所述非SONOS存储区Ⅱ与所述SONOS存储区Ⅰ相连接。其中,SONOS存储器利用在所述SONOS存储区Ⅰ形成的ONO结构实现存储功能。
本实施例中,为了形成SONOS存储器的ONO结构,在所述半导体基底2上沿远离所述半导体基底表面的方向依次叠加形成隧穿氧化层22、氮化层23以及第一阻挡氧化层24组成的ONO叠层。所述ONO叠层覆盖所述SONOS存储区Ⅰ和所述非SONOS存储区Ⅱ的半导体基底1的表面。特别的,这里的第一阻挡氧化层24不属于最终SONOS存储器的ONO结构的一部分,在后续步骤中会被去除。
所述隧穿氧化层22的材料例如是氧化硅或者含氮的氧化硅,所述氮化层23的材料例如是氮化硅,所述第一阻挡氧化层24的材料例如是氧化硅。
本实施例中,半导体基底2的非SONOS存储区Ⅱ还形成有牺牲氧化层21。所述牺牲氧化层21覆盖所述非SONOS存储区Ⅱ的半导体基底2表面,位于所述非SONOS存储区Ⅱ的ONO叠层下方,所述牺牲氧化层21的材料例如是氧化硅。牺牲氧化层21可以用于在制作SONOS存储器的过程中保护半导体基底2,但牺牲氧化层21对于本实施例的SONOS存储器的ONO结构形成方法仅是可选的,由于本发明实施例提供的SONOS存储器的ONO结构形成方法相对于现有技术的优点,等离子体对半导体基底2的损伤已大大降低。
接着执行步骤S2,参阅图3B,在所述SONOS存储区Ⅰ的所述ONO叠层上形成掩模层26。
所述掩模层26例如为光刻胶,形成所述掩模层26的工艺可利用光刻工艺。经过曝光和显影后,剩余的光刻胶覆盖在SONOS存储区Ⅰ,即打开了全部的非SONOS存储区Ⅱ,从而所述SONOS存储区Ⅰ与所述非SONOS存储区Ⅱ不再存在重叠区,虽然没有设置重叠区,在后续步骤中也不会产生等离子体损伤半导体基底的问题。
此外,在步骤S2形成所述掩模层26之前,还可以形成覆盖所述SONOS存储区Ⅰ和非SONOS存储区Ⅱ的ONO叠层表面的抗反射涂层25。
然后执行步骤S3,参阅图3C,以所述掩模层26为阻挡,去除所述非SONOS存储区Ⅱ的所述第一阻挡氧化层24。
去除所述非SONOS存储区ⅡONO叠层顶部的第一阻挡氧化层24的方法包括湿法刻蚀、干法刻蚀或者它们的结合。此外,在步骤S3去除所述非SONOS存储区Ⅱ的所述第一阻挡氧化层24之前,还去除所述非SONOS存储区Ⅱ的抗反射涂层25。
进行湿法刻蚀时,优选采用对第一阻挡氧化层24和氮化层23的刻蚀选择比为高的湿法刻蚀液,即仅对非SONOS存储区Ⅱ的第一阻挡氧化层24进行刻蚀,而不影响氮化层23,本实施例中采用例如氧化硅刻蚀液(具体如盐酸溶液)。同时,以所述SONOS存储区Ⅰ的掩模层26为阻挡,可以防止刻蚀液影响SONOS存储区Ⅰ的ONO叠层。
进行干法刻蚀时,采用对所述阻挡氧化层24和所述氮化层23的刻蚀选择比较高(例如大于10)的干法刻蚀工艺,即仅对非SONOS存储区Ⅱ抗反射涂层25进行刻蚀,而不影响氮化层23。同时,以所述SONOS存储区Ⅰ的掩模层26为阻挡层,可以防止等离子体影响SONOS存储区Ⅰ的ONO叠层。
可见,由于步骤S3仅去除所述非SONOS存储区Ⅱ的所述第一阻挡氧化层24,因而对半导体基底2基本不会造成损伤。虽然不同区域的ONO叠层是连续的,等离子体在刻蚀非SONOS存储区Ⅱ的第一阻挡氧化层24时也可能继续沿SONOS存储区Ⅰ和非SONOS存储区Ⅱ的边界继续刻蚀SONOS存储区Ⅰ的第一阻挡氧化层24。但由于所述干法刻蚀采用的是对所述阻挡氧化层24和所述氮化层23的刻蚀选择比较高的干法刻蚀工艺,即氮化层23基本不会被刻蚀,从而可以避免等离子体对半导体基底2产生不良影响。更进一步的,由于步骤S6对SONOS存储区Ⅰ的第一阻挡氧化层24进行刻蚀,使得步骤S3对SONOS存储区Ⅰ的第一阻挡氧化层24可能产生影响,因此在SONOS存储区Ⅰ的第一阻挡氧化层24也需去除,以确保最终的SONOS存储器的性能。
去除所述非SONOS存储区ⅡONO叠层顶部的第一阻挡氧化层24的方法还可以是干法刻蚀和湿法刻蚀的结合,例如干法刻蚀完成后,再利用湿法刻蚀进一步去除残留。同理,此干法刻蚀也不会对半导体基底2和最终的ONO结构产生影响。
此外,在去除所述非SONOS存储区Ⅱ的所述第一阻挡氧化层24之前,还可以利用本领域公开的方法去除所述非SONOS存储区Ⅱ的所述抗反射涂层25。
然后执行步骤S4,参阅图3D,去除SONOS存储区Ⅰ的掩模层26。这是由于在后续对氮化层23进行湿法刻蚀时,其刻蚀环境不允许掩模层26存在,故需要对掩模层26进行去除。
本实施例中,掩模层26为光刻胶,从而可以采用灰化去除,在其他实施例中,掩模层26也可以是氮化硅或者多层材料,可以利用本领域公开的方法去除。
此外,在步骤S4去除所述掩模层26之后,去除所述SONOS存储区Ⅰ的抗反射涂层25。
然后执行步骤S5,参阅图3E,以所述SONOS存储区Ⅰ的第一阻挡氧化层24为阻挡,去除所述非SONOS存储区Ⅱ的所述氮化层23。
去除氮化层23的方法可以利用湿法刻蚀。具体的,可以采用对氮化层23和第一阻挡氧化层24的刻蚀选择比较高的刻蚀液进行湿法刻蚀,本实施例中采用例如氮化硅刻蚀液(具体如磷酸溶液)。所述SONOS存储区Ⅰ顶部的第一阻挡氧化层24为阻挡,防止刻蚀液影响SONOS存储区Ⅰ的ONO叠层。
然后执行步骤S6,参阅图3F,去除所述SONOS存储区Ⅰ的所述第一阻挡氧化层24和所述非SONOS存储区Ⅱ的隧穿氧化层22。
优选的,所述去除所述SONOS存储区Ⅰ的所述第一阻挡氧化层24和所述非SONOS存储区Ⅱ的隧穿氧化层22的方法为湿法刻蚀。去除所述第一阻挡氧化层24和所述隧穿氧化层22时可以通过同一湿法刻蚀工艺一步去除,也可通过不同的湿法刻蚀工艺依次去除。
通过同一湿法刻蚀工艺一步去除时,由于第一阻挡氧化层24和隧穿氧化层22均为氧化物,故采用对氧化物和氮化物的刻蚀选择比相比较高的化学药液,例如在本实施例中,第一阻挡氧化层24和隧穿氧化层22均为氮化硅,可采用氮化硅刻蚀液同时去除。刻蚀时,以SONOS存储区Ⅰ的氮化层23为阻挡,防止刻蚀液对SONOS存储区Ⅰ氮化层23和隧穿氧化层22产生影响。
通过不同的湿法刻蚀工艺依次去除时,例如可适用于所述阻挡氧化物24和隧穿氧化层22为不同种氧化物或掺杂明显不同的情况,为此,可采用相应的氧化物刻蚀液,以防止对SONOS存储区Ⅰ的氮化层23的影响。
本实施例优选方案中,去除所述SONOS存储区Ⅰ的所述第一阻挡氧化层24和所述非SONOS存储区Ⅱ的隧穿氧化层22时,还可以去除所述牺牲氧化层21。所述去除所述牺牲氧化层21的方法为湿法刻蚀,去除所述牺牲氧化层21时可以与所述第一阻挡氧化层24和所述隧穿氧化层22通过同一湿法刻蚀工艺一步去除,也可通过不同的湿法刻蚀工艺依次去除。
然后执行步骤S7,参阅图3G,在所述SONOS存储区Ⅰ的氮化层23上形成第二阻挡氧化层27,以形成SONOS存储器的ONO结构。
优选的,在所述SONOS存储区Ⅰ顶部形成第二阻挡氧化层27时,所述第二阻挡氧化层27还覆盖在所述非SONOS存储区Ⅱ的半导体基底2表面。
本实施例的所述SONOS存储器还可包括选择晶体管,所述非SONOS存储区Ⅱ包括SG区,所述SG区用于设置所述选择晶体管的栅极,因而,所述SG区的所述第二阻挡氧化层27还可以作为所述选择晶体管的栅极氧化层。
形成第二阻挡氧化层27的方法例如是快速热退火技术、热扩散技术或化学气相沉积,也可以是本领域公开的其它方法。
通过上述步骤S1至步骤S7,形成了SONOS存储器的ONO结构,其中所述SONOS存储区Ⅰ和所述非SONOS存储区Ⅱ之间无重叠区。
本发明实施例提供的SONOS存储器的ONO结构形成方法在ONO叠层上形成掩模层并打开非SONOS存储区,以此掩模层为阻挡,去除非SONOS存储区的第一阻挡氧化层,然后通过依次去除所述掩模层、非SONOS存储区的氮化层以及SONOS存储区的第一阻挡氧化层和非SONOS存储区的隧穿氧化层,最后再在半导体基底上重新生成第二阻挡氧化层,得到设置在所述SONOS存储区的ONO结构。其中,非SONOS存储区被打开,使掩模层仅覆盖SONOS存储区,而不像现有技术那样掩模层还延伸到非SONOS存储区,使得SONOS存储区与非SONOS存储区之间不存在重叠区,进而解决了重叠区叠层导致基底表面不平整以及限制了工艺窗口的问题。
本发明实施例提供的SONOS存储器的ONO结构形成方法在去除非SONOS存储区的第一阻挡氧化层时可以用高能等离子体进行干法刻蚀,但所述干法刻蚀因为SONOS存储区氮化层的阻挡,不会对SONOS存储区的ONO叠层乃至半导体基底产生影响。
上述仅为本发明的优选实施例,并非对本发明权利范围的限定。任何本领域技术领域的技术人员,在不脱离本发明的精神和范围内,都可以对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明的保护范围之内。
Claims (10)
1.一种SONOS存储器的ONO结构形成方法,其特征在于,包括:
提供半导体基底,所述半导体基底表面定义有SONOS存储区和与所述SONOS存储区连接的非SONOS存储区,所述半导体基底上形成有ONO叠层,所述ONO叠层覆盖所述SONOS存储区和所述非SONOS存储区,所述ONO叠层沿远离所述半导体基底表面的方向包括隧穿氧化层、氮化层以及第一阻挡氧化层;
在所述SONOS存储区的所述ONO叠层上形成掩模层,并打开所述非SONOS存储区;
以所述掩模层为阻挡,去除所述非SONOS存储区的所述第一阻挡氧化层;
去除所述掩模层;
以所述SONOS存储区的所述第一阻挡氧化层为阻挡,去除所述非SONOS存储区的所述氮化层;
去除所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层;以及
在所述SONOS存储区的所述氮化层上形成第二阻挡氧化层,以形成SONOS存储器的ONO结构。
2.如权利要求1所述的SONOS存储器的ONO结构形成方法,其特征在于,去除所述非SONOS存储区的所述第一阻挡氧化层的方法包括干法刻蚀、湿法刻蚀或者它们的结合。
3.如权利要求1所述的SONOS存储器的ONO结构形成方法,其特征在于,还包括:
在形成所述掩模层之前,形成覆盖所述SONOS存储区和所述非SONOS存储区的所述ONO叠层表面的抗反射涂层;
在去除所述非SONOS存储区的所述第一阻挡氧化层之前,去除所述非SONOS存储区的所述抗反射涂层;以及
在去除所述掩模层之后,去除所述SONOS存储区的所述抗反射涂层。
4.如权利要求1所述的SONOS存储器的ONO结构形成方法,其特征在于,所述掩模层的材料为光刻胶。
5.如权利要求1所述的SONOS存储器的ONO结构形成方法,其特征在于,去除所述非SONOS存储区的所述氮化层的方法为湿法刻蚀。
6.如权利要求1所述的SONOS存储器的ONO结构形成方法,其特征在于,所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层通过同一湿法刻蚀工艺去除,或者通过两次湿法刻蚀工艺分别去除。
7.如权利要求6所述的SONOS存储器的ONO结构形成方法,其特征在于,所述半导体基底上还形成有牺牲氧化层,所述牺牲氧化层覆盖所述非SONOS存储区的半导体基底表面,所述ONO叠层覆盖所述牺牲氧化层。
8.如权利要求7所述的SONOS存储器的ONO结构形成方法,其特征在于,去除所述SONOS存储区的所述第一阻挡氧化层和所述非SONOS存储区的所述隧穿氧化层时,还去除所述牺牲氧化层。
9.如权利要求1所述的SONOS存储器的ONO结构形成方法,其特征在于,在形成第二阻挡氧化层时,所述第二阻挡氧化层还延伸覆盖在所述非SONOS存储区的半导体基底表面。
10.如权利要求9所述的SONOS存储器的ONO结构形成方法,其特征在于,所述SONOS存储器包括选择晶体管,所述非SONOS存储区包括SG区,所述SG区用于设置所述选择晶体管的栅极,所述SG区的所述第二阻挡氧化层为所述选择晶体管的栅极氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910173446.7A CN109767979A (zh) | 2019-03-07 | 2019-03-07 | Sonos存储器的ono结构形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910173446.7A CN109767979A (zh) | 2019-03-07 | 2019-03-07 | Sonos存储器的ono结构形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109767979A true CN109767979A (zh) | 2019-05-17 |
Family
ID=66458074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910173446.7A Pending CN109767979A (zh) | 2019-03-07 | 2019-03-07 | Sonos存储器的ono结构形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109767979A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050101065A1 (en) * | 2003-10-01 | 2005-05-12 | Susumu Inoue | Method of manufacturing a semiconductor device |
CN101587864A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | Nrom器件及其制作方法 |
CN101685797A (zh) * | 2008-09-23 | 2010-03-31 | 中芯国际集成电路制造(上海)有限公司 | 牺牲氧化层的去除方法及相应的半导体存储器的制造方法 |
US9023707B1 (en) * | 2009-04-24 | 2015-05-05 | Cypress Semiconductor Corporation | Simultaneously forming a dielectric layer in MOS and ONO device regions |
CN105405810A (zh) * | 2015-11-24 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
-
2019
- 2019-03-07 CN CN201910173446.7A patent/CN109767979A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050101065A1 (en) * | 2003-10-01 | 2005-05-12 | Susumu Inoue | Method of manufacturing a semiconductor device |
CN101587864A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | Nrom器件及其制作方法 |
CN101685797A (zh) * | 2008-09-23 | 2010-03-31 | 中芯国际集成电路制造(上海)有限公司 | 牺牲氧化层的去除方法及相应的半导体存储器的制造方法 |
US9023707B1 (en) * | 2009-04-24 | 2015-05-05 | Cypress Semiconductor Corporation | Simultaneously forming a dielectric layer in MOS and ONO device regions |
CN105405810A (zh) * | 2015-11-24 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11201164B2 (en) | Memory devices | |
US20200266280A1 (en) | Devices and methods including an etch stop protection material | |
US9461138B2 (en) | Non-volatile semiconductor memory with nitride sidewall contacting nitride layer of ONO gate stack and methods for producing the same | |
CN103594423B (zh) | 制造非易失性存储器件的方法 | |
DE112014004903B4 (de) | Speicherstruktur, 3D-NAND-Speicherstruktur mit selbstausrichtenden Floating-Gates und Control-Gates und zugehörige Herstellungsverfahren | |
KR101060618B1 (ko) | 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법 | |
CN104716101A (zh) | 半导体装置的制造方法 | |
CN104716097A (zh) | 半导体装置的制造方法 | |
CN104716137A (zh) | 半导体装置的制造方法 | |
JP2008016814A (ja) | 不揮発性メモリ素子及びその製造方法 | |
CN108010915B (zh) | 浮栅型闪存sab制作方法以及浮栅型闪存结构 | |
KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
CN102945832B (zh) | 闪存器件的形成方法 | |
JP2008227403A (ja) | 半導体装置およびその製造方法 | |
US7892959B2 (en) | Method of manufacturing flash memory device with reduced void generation | |
CN109767979A (zh) | Sonos存储器的ono结构形成方法 | |
US11581441B2 (en) | Floating gate isolation | |
CN103325791A (zh) | 一种存储装置 | |
CN107994025B (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 | |
KR100652351B1 (ko) | 플래시 소자 제조 방법 | |
US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
CN113013175B (zh) | 一种sonos器件的制作方法 | |
US20050142762A1 (en) | Methods of fabricating non-volatile memory devices | |
JP2009260071A (ja) | 半導体装置及びその製造方法 | |
CN108039323A (zh) | 浮栅型闪存的制作方法及集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190517 |