DE112014004903B4

DE112014004903B4 - Speicherstruktur, 3D-NAND-Speicherstruktur mit selbstausrichtenden Floating-Gates und Control-Gates und zugehörige Herstellungsverfahren

Info

Publication number: DE112014004903B4
Application number: DE112014004903.4T
Authority: DE
Inventors: John D. Hopkins; Fatma A. Simsek-Ege
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2013-12-24
Filing date: 2014-11-24
Publication date: 2018-07-26
Anticipated expiration: 2034-11-25
Also published as: JP2017502498A; CN105723511B; CN105723511A; DE112014004903T5; EP3087605B1; JP6355139B2; US9478643B2; KR20160075633A; EP3087605A4; WO2015099930A1; KR101855156B1; EP3087605A1; US20150179790A1

Abstract

Speicherstruktur (102), die mindestens im Wesentlichen aufeinander ausgerichtete Floating- Gates (106) und Control-Gates (104) aufweist und Folgendes umfasst:ein Control-Gate-Material (104) das zwischen einer ersten Isolatorschicht (108) und einer zweiten Isolatorschicht (110) angeordnet ist;ein Floating-Gate-Material (106), das zwischen der ersten Isolatorschicht (108) und der zweiten Isolatorschicht (110) angeordnet ist und mindestens im Wesentlichen auf das Control-Gate-Material (104) ausgerichtet ist, wobei das Floating-Gate-Material eine Metallregion (112) enthält und wobei das Floating-Gate-Material (106) in direktem Kontakt mit der ersten Isolatorschicht (108) und mit der zweiten Isolatorschicht (110) steht;eine Interpoly-Dielektrikum-Schicht (114) , die zwischen dem Control-Gate-Material (104) und dem Floating-Gate-Material (106) dergestalt angeordnet ist, dass die Interpoly-Dielektrikum -Schicht (114) das Control-Gate-Material (104) elektrisch von dem Floating-Gate-Material (106) isoliert.

Description

HINTERGRUND
Speicherstrukturen sind integrierte Schaltkreise, die für zahlreiche elektronische Geräte eine Datenspeicherung ermöglichen. Zu Speichern können flüchtige Speicherstrukturen gehören, die gespeicherte Informationen verlieren, wenn ihnen kein Strom zugeführt wird (zum Beispiel RAM (Random Access Memory)), und nicht-flüchtige Speicherstrukturen, die gespeicherte Informationen selbst dann behalten, wenn ihnen kein Strom zugeführt wird. Ein Beispiel eines solchen nicht-flüchtigen Speichers ist Flash-Speicher. Nicht-flüchtiger Flash-Speicher kann in vielen verschiedenen tragbaren Geräten verwendet werden und kann sich als nützlich erweisen, wenn Daten von einem elektronischen Gerät zu einem anderen übertragen werden, ohne dass während der physischen Übertragung Strom zugeführt wird. Aus US 2012/0001247 A1 , US 2010/0181612 A1 und US 2012/0267699 A1 sind jeweils Zellstapelstrukturen bekannt, bei denen die Floating-Gates und die Control-Gates durch umgreifenden dielektrische Schichten voneinander getrennt sind, und bei denen die einzelnen Zellen durch mehrere Isolierschichten von einander abgetrennt sind. Aus US 2009/0140317 A1 ist der Aufbau eines Floating-Gates, welches zumindest zwei Schichten mit verschiedenen leitfähigen Materialien aufweist.
Figurenliste

1 ist eine schematische Ansicht eines Abschnitts einer Speicherstruktur gemäß einer erfindungsgemäßen Ausführungsform;
2 ist eine schematische Ansicht eines Abschnitts einer 3D-NAND-Speicherzelle gemäß einer erfindungsgemäßen Ausführungsform;
3 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer Speicherstruktur gemäß einer erfindungsgemäßen Ausführungsform;
4A ist eine schematische Ansicht eines Abschnitts einer Speicherstruktur während der Herstellung gemäß einer erfindungsgemäßen Ausführungsform;
4B ist eine schematische Ansicht eines Abschnitts einer Speicherstruktur während der Herstellung gemäß einer erfindungsgemäßen Ausführungsform;
4C ist eine schematische Ansicht eines Abschnitts einer Speicherstruktur während der Herstellung gemäß einer erfindungsgemäßen Ausführungsform;
4D ist eine schematische Ansicht eines Abschnitts einer Speicherstruktur während der Herstellung gemäß einer erfindungsgemäßen Ausführungsform;
4E ist eine schematische Ansicht eines Abschnitts einer Speicherstruktur während der Herstellung gemäß einer erfindungsgemäßen Ausführungsform;
5 ist eine schematische Ansicht eines Abschnitts einer 3D-NAND-Speicherzelle gemäß einer erfindungsgemäßen Ausführungsform.

BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Es werden die folgenden Ausführungsformen ohne Einbuße der Allgemeingültigkeit der dargelegten Ansprüche beschrieben, und ohne dass für die dargelegten Ansprüche Beschränkungen irgendeiner Form gelten. Es versteht sich des Weiteren, dass die im vorliegenden Text verwendeten Begriffe allein dem Zweck der Beschreibung konkreter Ausführungsformen dienen und nicht ihrer Beschränkung. Sofern nicht anders definiert, haben alle technischen und wissenschaftlichen Begriffe, die im vorliegenden Text verwendet werden, die gleiche Bedeutung, in der sie der auf dem Gebiet der Offenbarung bewanderte Durchschnittsfachmann gemeinhin versteht.
Im Sinne dieser Spezifikation und der beigefügten Ansprüche beinhalten die Einzahlformen „ein/einer/eine“ und „der/die/das“ auch die Mehrzahlbedeutungen, sofern der Kontext nicht eindeutig etwas anderes verlangt. Darum enthält zum Beispiel ein Verweis auf „eine Schicht“ auch mehrere solcher Schichten.
In dieser Offenbarung haben „umfasst“, „umfassen“, „enthalten“ und „haben“ und dergleichen die Bedeutung, die ihnen nach US-Patentrecht beigegeben ist, und können „enthält“, „enthalten“ und dergleichen bedeuten und sind allgemein als bedeutungsoffene Begriffe zu verstehen. Die Formulierungen „bestehen aus“ oder „besteht aus“ sind in ihrer Bedeutung abgeschlossene Begriffe und enthalten lediglich die Komponenten, Strukturen, Schritte oder dergleichen, die konkret im Zusammenhang mit solchen Begriffen angeführt sind, sowie das, was dem US-Patentrecht entspricht. „Bestehend im Wesentlichen aus“ oder „besteht im Wesentlichen aus“ haben die Bedeutung, die ihnen allgemein durch das US-Patentrecht beigegeben wird. Insbesondere sind solche Begriffe allgemein in ihrer Bedeutung abgeschlossene Begriffe, mit der Ausnahme, dass weitere Dinge, Materialien, Komponenten, Schritte oder Elemente enthalten sein dürfen, die sich nicht wesentlich auf die grundlegenden und neuartigen Merkmale oder Funktionen der im Zusammenhang damit verwendeten Dinge auswirken. Zum Beispiel wären Spurenelemente, die in einer Zusammensetzung vorliegen, aber keine Auswirkungen auf die Art und die Eigenschaften der Zusammensetzung haben, im Fall ihres Vorhandenseins unter der Formulierung von „bestehend im Wesentlichen aus“ zulässig, selbst wenn sie in einer Liste der Dinge, die auf eine solche Aussage folgt, nicht ausdrücklich genannt sind. Bei Verwendung eines bedeutungsoffenen Begriffs, wie „umfassen“ oder „enthalten“, versteht es sich, dass für die Formulierung „bestehen im Wesentlichen aus“ sowie für die Formulierung „bestehen aus“, wenn es ausdrücklich angegeben ist, unmittelbar die gleiche Regelung gilt.
Die Begriffe „erster“, „zweiter“, „dritter“, „vierter“ und dergleichen in der Beschreibung und in den Ansprüchen (sofern verwendet) dienen der Unterscheidung zwischen ähnlichen Elementen und nicht unbedingt der Beschreibung einer besonderen sequenziellen oder chronologischen Reihenfolge. Es versteht sich, dass die in dieser Weise verwendeten Begriffe unter entsprechenden Umständen so gegeneinander ausgetauscht werden können, dass die im vorliegenden Text beschriebenen Ausführungsformen beispielsweise in anderen Reihenfolgen ausgeführt werden können als in denen, die im vorliegenden Text veranschaulicht oder auf sonstige Weise beschrieben sind. Gleichermaßen gilt, dass, wenn ein Verfahren im vorliegenden Text so beschrieben ist, dass es eine Reihe von Schritten umfasst, die im vorliegenden Text dargestellte Reihenfolge solcher Schritte nicht unbedingt die einzige Reihenfolge ist, in der solche Schritte ausgeführt werden können, und bestimmte der angegebenen Schritte möglicherweise weggelassen werden können, und/oder bestimmte andere Schritte, die im vorliegenden Text nicht beschrieben sind, dem Verfahren eventuell hinzugefügt werden können.
Die Begriffe „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen (sofern verwendet) dienen der Beschreibung und nicht unbedingt der Festlegung dauerhafter relativer Positionen. Es versteht sich, dass die in dieser Weise verwendeten Begriffe unter entsprechenden Umständen so gegeneinander ausgetauscht werden können, dass die im vorliegenden Text beschriebenen Ausführungsformen der Erfindung beispielsweise in anderen Ausrichtungen ausgeführt werden können als in denen, die im vorliegenden Text veranschaulicht oder auf sonstige Weise beschrieben sind. Der Begriff „gekoppelt“ bedeutet im Sinne des vorliegenden Textes „direkt oder indirekt in einer elektrischen oder nicht-elektrischen Weise verbunden“. Objekte, die im vorliegenden Text als „nebeneinander“ beschrieben sind, können in physischem Kontakt miteinander stehen, können sich in unmittelbarer Nähe zueinander befinden oder können sich in derselben allgemeinen Region oder in demselben allgemeinen Bereich wie die anderen Objekte befinden, je nachdem, wie es der jeweilige Kontext, in dem die Formulierung verwendet wird, sinnvollerweise erfordert. Das Auftauchen der Formulierung „in einer Ausführungsform“ oder „in einem Aspekt“ im vorliegenden Text meint nicht unbedingt immer dieselbe Ausführungsform oder denselben Aspekt.
Im Sinne des vorliegenden Textes meint der Begriff „im Wesentlichen“ den vollständigen oder nahezu vollständigen Umfang oder Grad einer Aktion, eines Charakteristikums, einer Eigenschaft, eines Zustands, einer Struktur, eines Dings oder eines Ergebnisses. Zum Beispiel würde ein Objekt, das „im Wesentlichen“ umschlossen ist, bedeuten, dass das Objekt entweder vollständig umschlossen oder nahezu vollständig umschlossen ist. Der genaue zulässige Grad der Abweichung von der absoluten Vollständigkeit kann in einigen Fällen vom konkreten Kontext abhängen. Jedoch ist allgemein die Nähe zur Vollendung so, dass das gleiche Gesamtergebnis erreicht wird, als ob eine absolute und totale Vollendung erreicht worden wäre. Der Gebrauch von „im Wesentlichen“ gilt gleichermaßen, wenn er in einer negativen Konnotation verwendet wird, um das vollständige oder fast vollständige Fehlen einer Aktion, eines Charakteristikums, einer Eigenschaft, eines Zustands, einer Struktur, eines Dings oder eines Ergebnisses zu bezeichnen. Zum Beispiel würde es einer Zusammensetzung, die „im Wesentlichen frei von“ Partikeln ist, entweder vollständig an Partikeln fehlen oder so nahezu vollständig an Partikeln fehlen, dass der Effekt der gleiche wäre, als wenn die Partikel vollständig fehlen würden. Oder anders ausgedrückt: Eine Zusammensetzung, die „im Wesentlichen frei von“ einem Bestandteil oder Element ist, kann tatsächlich dennoch ein solches Ding enthalten, solange dabei kein messbarer Effekt zutage tritt.
Im Sinne des vorliegenden Textes wird der Begriff „etwa“ verwendet, um einen Zahlenbereichsendpunkt flexibel zu machen, indem man einräumt, dass ein bestimmter Wert „ein wenig über“ oder „ein wenig unter“ dem Endpunkt liegen kann.
Im Sinne des vorliegenden Textes können mehrere Dinge, Strukturelemente, Zusammensetzungselemente und/oder -materialien der Einfachheit halber in einer gemeinsamen Liste enthalten sein. Jedoch sind diese Listen so auszulegen, als ob jede Nennung auf der Liste einzeln als eine separate und einmalige Nennung vorhanden wäre. Darum darf keine einzelne Nennung auf einer solchen Liste allein deshalb als ein faktisches Äquivalent irgendeiner anderen Nennung in derselben Liste angesehen werden, weil sie in einer gemeinsamen Gruppe enthalten ist, sofern nichts Gegenteiligen ausgesagt wird.
Konzentrationen, Mengen und andere numerische Daten können im vorliegenden Text in einem Bereichsformat präsentiert werden. Es versteht sich, dass ein solches Bereichsformat lediglich zur einfacheren Darstellung und der Kürze wegen verwendet wird und flexibel so zu interpretieren ist, dass nicht nur die numerischen Werte enthalten sind, die ausdrücklich als die Grenzwerte des Bereichs angegeben sind, sondern dass auch alle einzelnen numerischen Werte oder Teilbereiche enthalten sind, die von diesem Bereich erfasst sind, so als ob jeder numerische Wert und Teilbereich ausdrücklich genannt worden wäre. Zur Veranschaulichung ist ein numerischer Bereich von „etwa 1 bis etwa 5“ so zu interpretieren, dass er nicht nur die ausdrücklich genannten Werte von etwa 1 bis etwa 5 enthält, sondern auch einzelne Werte und Teilbereiche innerhalb des angegebenen Bereichs. Darum sind in diesem numerischen Bereich auch einzelne Werte wie zum Beispiel 2, 3 und 4 und Teilbereiche wie zum Beispiel 1-3, 2-4 und 3-5 usw. sowie auch 1, 2, 3, 4 und 5 einzeln enthalten.
Dieses gleiche Prinzip gilt auch für Bereiche, die nur einen einzigen numerischen Wert als ein Minimum oder ein Maximum nennen. Des Weiteren gilt eine solche Interpretation unabhängig von der Breite des Bereichs oder der Eigenschaften, die beschrieben werden.
Wenn in dieser Spezifikation von einem „Beispiel“ gesprochen wird, so ist damit gemeint, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum, das bzw. die in Verbindung mit dem Beispiel beschrieben ist, in mindestens einer Ausführungsform enthalten ist. Darum bezieht sich das Erscheinen der Phrase „in einem Beispiel“ an verschiedenen Stellen in dieser Spezifikation nicht unbedingt immer auf dieselbe Ausführungsform.
Beispielhafte Ausführungsformen
Es folgt nun eine anfängliche Übersicht von technischen Ausführungsformen, woran sich konkrete technische Ausführungsformen anschließen, die ausführlicher beschrieben werden. Diese anfängliche Kurzdarstellung soll dem Leser helfen, die technischen Aspekte schneller zu verstehen; sie soll aber weder Haupt- oder Wesensmerkmale der Technologie herausstellen noch den Schutzumfang des beanspruchten Gegenstandes einschränken.
3D-NAND-Speicher enthält allgemein mehrere Speicherzellen, die Floating-Gate-Transistoren enthalten. Derzeitige 3D-NAND-Speicherzellen können mehrere NAND-Speicherstrukturen enthalten, die in drei Dimensionen um einen mittigen Zellenpfeiler herum angeordnet sind. Eine Speicherstruktur kann allgemein ein Floating-Gate enthalten, das elektrisch von einem stützenden Halbleitersubstrat durch eine dünne dielektrische Schicht isoliert ist, die als eine dielektrische Tunnelschicht bezeichnet wird. Ein leitfähiges Material (das Control-Gate) ist neben dem Floating-Gate positioniert und ist durch eine Interpoly-Dielektrikum(IPD)-Schicht elektrisch davon isoliert. Das Interpoly-Dielektrikum kann eine geschichtete Struktur sein und kann in einigen Aspekten eine Siliziumnitridschicht enthalten, die zwischen zwei Schichten aus Siliziumoxid angeordnet sind. Das Floating-Gate besteht allgemein aus einem leitfähigen Material, das als ein Ladungsspeicherelement für elektrische Ladung dient. Dieses Ladungsspeicherelement definiert den Speicherzustand des betreffenden Transistors, dem es zugeordnet ist. Das Floating-Gate ist elektrisch von umgebenden leitfähigen Materialien isoliert, weshalb eine darin gespeicherte Ladung selbst dann bleibt, wenn der Strom zu diesem Bauelement abgeschaltet wird.
Ein Problem, das bei der Herstellung von NAND-Speicherstrukturen auftreten kann, betrifft die Ausrichtung des Floating-Gates auf das Control-Gate. Eine Fehlausrichtung zwischen diesen Gates kann sich negativ auf die Leistung und Zuverlässigkeit des Bauelements auswirken. In dem Maße, wie die NAND-Speicherstruktur kleiner wird, kann die Ausrichtung zwischen dem Floating-Gate und dem Control-Gate immer schwieriger werden. Insofern kann die Selbstausrichtung des Floating-Gate auf das Control-Gate die Leistung und Zuverlässigkeit des Bauelements erhöhen, und kann in vielen Fällen in dem Maße abwärts skaliert werden, wie die Speicherbauelemente kleiner werden.
Dementsprechend wird in einem Aspekt, wie in 1 gezeigt, eine Speicherstruktur 102 bereitgestellt, die mindestens im Wesentlichen aufeinander ausgerichtete Floating- und Control-Gates aufweist. Die Speicherstruktur kann ein Control-Gate-Material 104 und ein Floating-Gate-Material 106 enthalten, die zwischen einer ersten Isolierschicht 108 und einer zweiten Isolierschicht 110 angeordnet sind. Das Floating-Gate 106 ist auf das Control-Gate 104 ausgerichtet oder mindestens im Wesentlichen ausgerichtet. Eine Metallregion 112 ist zwischen dem Control-Gate 104 und dem Floating-Gate 106 positioniert. Eine Interpoly-Dielektrikum(IPD)-Schicht 114 ist zwischen dem Floating-Gate 106 und dem Control-Gate 104 dergestalt angeordnet, dass die IPD-Schicht 114 das Control-Gate 104 elektrisch von dem Floating-Gate 106 isoliert. Des Weiteren ist die Metallregion 112 zwischen der IPD-Schicht 114 und dem Floating-Gate 106 positioniert. Ein Tunneldielektrikum 116 kann an dem Floating-Gate 106 gegenüber dem Control-Gate 104 ausgebildet sein. Das Floating-Gate 106 ist entlang der Seiten der ersten Isolierschicht 108 und der zweiten Isolierschicht 110 auf das Control-Gate 104 ausgerichtet. Wenn das Floating-Gate 106 ausgebildet wird, so richtet es sich selbst auf die Höhe des zugehörigen Control-Gates 104 aus, wodurch das Floating-Gate verstärkt wird, um die Gate-Kopplung zu steuern.
Eine solche Speicherstruktur kann als ein einzelnes NAND-Bauelement verwendet werden, oder die Speicherstruktur kann in ein Bauelement integriert werden, das mehrere solcher Strukturen enthält. Des Weiteren dürfen die im vorliegenden Text beschrieben konkreten Architektur-Layouts nicht in einem einschränkenden Sinn angesehen werden, und es versteht sich, dass auch andere Architekturen in Betracht gezogen werden, um mehrere solcher Speicherstrukturen in ein Bauelement zu integrieren.
In einem Aspekt, wie zum Beispiel in 2 gezeigt, wird eine 3D-NAND-Speicherstruktur 202 bereitgestellt, die mindestens im Wesentlichen aufeinander ausgerichtete Floating- und Control-Gates aufweist. Eine solche Speicherstruktur kann ein Zellenstapelsubstrat 204 enthalten, das abwechselnde Schichten aus leitenden 206 und isolierenden 208 Materialien aufweist, die auf einer Select-Gate-Source(SGS)-Region 210 angeordnet sind. In einigen Aspekten ist die SGS-Region zwischen einer Ätzstoppschicht 212 und einer zusätzlichen Isolierschicht 214 angeordnet. Ein Zellenpfeiler 216 kann innerhalb des Zellenstapelsubstrats 204 in einer im Wesentlichen senkrechten Ausrichtung mit Bezug auf die mehreren abwechselnden Schichten 206, 208 positioniert sein. Der Zellenpfeiler erstreckt sich durch die SGS-Region 210 in eine darunterliegende Source-Schicht 218. Mehrere NAND-Speicherstrukturen 220 sind in einer dreidimensionalen Konfiguration um den Zellenpfeiler 216 herum angeordnet. Die mehreren NAND-Speicherstrukturen 220 sind auf die leitfähigen Materialschichten 206 des Zellenstapelsubstrats 204 ausgerichtet. In einem Aspekt können die leitfähigen Materialschichten 206 als Control-Gate-Material fungieren, während in anderen Aspekten ein separates Control-Gate-Material zwischen der leitfähigen Materialschicht und der NAND-Speicherstruktur positioniert sein kann. In einem weiteren Aspekt können die mehreren Speicherstrukturen in Säulen um den Zellenpfeiler herum angeordnet sein.
Ein Tunneldielektrikummaterial 222 kann zwischen dem Zellenstapelsubstrat 204 und dem Zellenpfeiler 216 positioniert sein, wodurch die NAND-Speicherstrukturen 220 von dem Zellenpfeiler 216 und voneinander elektrisch isoliert werden. Jede NAND-Speicherstruktur enthält ein Floating-Gate 224, das zwischen isolierenden Materialschichten 208 angeordnet ist und auf eine leitende Materialschicht 206 (d. h. ein Control-Gate) ausgerichtet ist. Das Floating-Gate 224 und das Control-Gate oder die leitende Materialschicht 206 sind entlang Rändern der isolierenden Materialschichten 208 ausgerichtet. Eine Interpoly-Dielektrikum(IPD)-Schicht 228 ist zwischen dem Floating-Gate 224 und der leitfähigen Materialschicht 206 dergestalt angeordnet, dass die IPD-Schicht 228 die leitfähige Materialschicht 206 elektrisch von dem Floating-Gate-Material 224 isoliert. Eine Metallschicht 226 ist zwischen der IPD-Schicht 228 und dem Floating-Gate-Material 224 positioniert.
Es ist festgestellt worden, dass das Einarbeiten eines Metalls in das Floating-Gate eine signifikante Verringerung der Gate-Größe erlaubt, ohne eine Verarmung zu riskieren. In einem Aspekt kann das Floating-Gate bis um etwa 70 % verkleinert werden. In einem weiteren Aspekt kann das Floating-Gate um etwa 30 % bis etwa 60 % verkleinert werden. In Bezug auf Abmessungen kann das Floating-Gate in einigen Aspekten von etwa 10 nm bis auf etwa 3 nm verkleinert werden. In einem weiteren Aspekt kann das Floating-Gate eine Größe von etwa 3 nm bis etwa 5 nm haben. Jede Größe kann ohne signifikantes Risiko einer Verarmung durch Einarbeiten eines Metalls in das Floating-Gate erreicht werden. In einem Aspekt kann die Menge an Metall in dem Floating-Gate eine Schicht von mindestens 1 nm sein. In einem weiteren Aspekt kann es eine Schicht von etwa 1 nm bis etwa 3 nm sein. In einem weiteren Aspekt kann die Metallschicht durch Nanopunkte gebildet werden.
In einem weiteren Aspekt wird ein Verfahren zum Herstellen einer Speicherstruktur bereitgestellt, die aufeinander ausgerichtete Floating- und Control-Gates aufweist. Wie in 3 gezeigt, kann ein solches Verfahren enthalten: 302 Bereitstellen eines Substrats, das ein Control-Gate-Material enthält, das zwischen einer ersten Isolatorschicht und einer zweiten Isolatorschicht angeordnet ist, 304 Ätzen einer Floating-Gate-Aussparung in eine freiliegende Seite des Control-Gate-Materials, und 306 Ausbilden einer Interpoly-Dielektrikum(IPD)-Schicht in der Floating-Gate-Aussparung entlang des Control-Gate-Materials und entlang der ersten Isolatorschicht und der zweiten Isolatorschicht. Das Verfahren kann des Weiteren enthalten: 308 Abscheiden eines Metallmaterials auf die IPD-Schicht in der Floating-Gate-Aussparung, 310 Ätzen eines Abschnitts des Metallmaterials von der Floating-Gate-Aussparung zum Freilegen von Abschnitten der IPD-Schicht entlang der ersten Isolatorschicht und der zweiten Isolatorschicht. 312 Ätzen der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht zum Freilegen der ersten Isolatorschicht und der zweiten Isolatorschicht, wobei das Metallmaterial das Ätzen der IPD-Schicht entlang des Control-Gates maskiert, und 314 Abscheiden eines Floating-Gate-Materials in die Floating-Gate-Aussparung.
In einem weiteren Aspekt, wie in 4A gezeigt, ist eine Speicherstruktur 402 im Prozess der Herstellung gezeigt. Die Speicherstruktur 402 kann ein Control-Gate-Material 404 enthalten, das zwischen einer ersten Isolatorschicht 406 und einer zweiten Isolatorschicht 408 angeordnet ist. Eine Floating-Gate-Aussparung 410 wird in das Control-Gate-Material 404 zwischen der ersten Isolatorschicht 406 und der zweiten Isolatorschicht 408 geätzt. Es ist anzumerken, dass der Ätzprozess, der zum Ausbilden der Floating-Gate-Aussparung 410 verwendet wird, jede bekannte Technik sein kann, die in der Lage ist, selektiv das Control-Gate-Material 404 von zwischen den Isolatorschichten zu ätzen, während die Ränder 412 der Isolatorschichten mindestens im Wesentlichen intakt bleiben. Solche Techniken sind allgemein bekannt; zu nicht-einschränkenden Beispielen dafür gehören eine gepufferte Oxidätzung oder HF für ein Entkappungsätzen, gefolgt von Tetramethylammoniumhydroxid (TMAH) oder NH₄OH, Dampf-HF/Dampf-NH₃ und dergleichen.
4B zeigt eine Interpoly-Dielektrikum(IPD)-Schicht 414, die entlang der freiliegenden Seiten der Floating-Gate-Aussparung 410 ausgebildet ist. In einigen Aspekten ist die IPD-Schicht 414 auch entlang der Seitenwände des Substrats 416 ausgebildet (zum Beispiel ein Zellenpfeilergraben), in die hinein die Floating-Gate-Aussparung 410 ausgebildet wird. Die IPD-Schicht kann aus jedem bekannten Material bestehen, das als ein solches Material brauchbar ist. In einem Aspekt kann die IPD-Schicht eine geschichtete Struktur sein, die aus einer Siliziumnitridschicht besteht, die zwischen zwei Schichten aus Siliziumoxid angeordnet ist. Diese Drei-Schicht ist dem Fachmann als eine „ONO“- oder „Oxid-Nitrid-Oxid“-Schicht bekannt. Es ist zu beachten, dass die IPD-Schicht 414 positioniert ist, um Materialien elektrisch zu isolieren, die anschließend in die Floating-Gate-Aussparung 410 von dem Control-Gate-Material 404 abgeschieden werden.
Ein Metallmaterial 418 ist gezeigt, das auf der IPD-Schicht 414 in den Floating-Gate Aussparungen 410 abgeschieden ist, wie in 4C gezeigt. Das Metallmaterial kann so abgeschieden werden, dass es die Floating-Gate-Aussparung 410 vollständig ausfüllt, wie gezeigt, oder das Metallmaterial kann auf der IPD-Schicht auf eine bestimmte Dicke abgeschieden werden. Das Metallmaterial kann jedes Metallmaterial sein, das nützliche Eigenschaften in der Herstellung oder Verwendung einer NAND-Speicherzelle oder -Struktur aufweist. In einem Aspekt kann die Metallschicht ein Metallnitrid sein. In einem weiteren Aspekt können zu nicht-einschränkenden Beispielen von Metallschichtmaterial TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuO_x, TaSiN, TaCON, TiCON, W_xN_x und dergleichen gehören, einschließlich zweckmäßiger Kombinationen davon. In einem weiteren Aspekt kann die Metallschicht TiN sein. Während die Dicke der Metallschicht in Abhängigkeit von der Architektur des Bauelements variieren kann, kann die Metallschicht in einem Aspekt eine Dicke von etwa 1 nm bis etwa 6 nm haben. In einem weiteren Aspekt kann das Metallmaterial eine Dicke von etwa 15 % bis etwa 70 % der Dicke des Control-Gate-Materials 404 haben. Außerdem kann das Metallmaterial gemäß jeder bekannten Technik ausgebildet werden, einschließlich ohne Einschränkung chemisches Aufdampfen, physikalisches Aufdampfen, Atomschichtabscheidung und dergleichen.
Ein Abschnitt des Metallmaterials 418 wird dann von der Floating-Gate-Aussparung 410 zum Freilegen von Abschnitten der IPD-Schicht 414 entlang der ersten Isolatorschicht 406 und der zweiten Isolatorschicht 408 entfernt, wie in 4D gezeigt. Das Metallmaterial kann durch jeden Prozess entfernt werden, der in der Lage ist, das Metallmaterial selektiv zu entfernen. Zu nicht-einschränkenden Beispielen solcher Prozesse gehören NH₄OH/H₂O₂, NH₄OH/O₃, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂, HF/HNO₃ und dergleichen, einschließlich zweckmäßiger Kombinationen davon. In einem speziellen Aspekt enthält das Ätzen des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem NH₄OH/H₂O₂-Gemisch. In einem Aspekt ist das Metallmaterial 418 von der ersten Isolatorschicht 406 und von der zweiten Isolatorschicht 408 durch einen Abschnitt der IPD-Schicht 414 getrennt.
Wie in 4E gezeigt ist, wird die IPD-Schicht 414 von der Floating-Gate-Aussparung 410 zu dem Metallmaterial 418 - zum Freilegen der ersten Isolatorschicht 406 und der zweiten Isolatorschicht 408 - zurück geätzt. In diesem Fall fungiert die Metallregion 418 als ein Sperrmaterial, damit die IPD-Schicht selektiv von den Rändern 412 der Isolatorschichten entfernt werden kann, während die IPD-Schicht 414 zwischen dem Control-Gate-Material 404 und dem Metallmaterial 418 erhalten bleibt. Die IPD-Schicht kann unter Verwendung jedes bekannten Prozesses geätzt werden, der selektiv das IPD-Material entfernt, während das Metallmaterial 418 und die Ränder 412 der ersten Isolierschicht 406 und der zweiten Isolierschicht 408 mindestens im Wesentlichen intakt bleiben. Zu nicht-einschränkenden Beispielen solcher Ätzprozesse können Wasserstofffluorid, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂, HF/HNO₃ und dergleichen gehören, einschließlich zweckmäßiger Kombinationen davon. In einem speziellen Aspekt wird die IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht mit Wasserstofffluorid geätzt.
Nach dem Ätzen der flankierenden Regionen der IPD-Schicht 414 kann die Floating-Gate-Aussparung mit einem Floating-Gate-Material zum Ausbilden eines Floating-Gate 420 gefüllt werden. Das Floating-Gate 420 richtet sich dank der freiliegenden Ränder 412 der Isolatorschichten während der Herstellung von selbst auf das Control-Gate-Material 404 aus. Das Control-Gate-Material 404 und das Floating-Gate 420 füllen beide den Raum zwischen den Isolatorschichten 406, 408 aus und sind entlang der Ränder 412 aufeinander ausgerichtet und haben darum ein gutes Kopplungsverhältnis. Ein solches Erhöhen der Kopplung erlaubt es, die Architektur der Speicherstruktur im Vergleich zu einem Bauelement zu verkleinern, das eine verringerte oder weniger exakte Ausrichtung aufweist. In Aspekten, gemäß denen mehrere Speicherstrukturen in eine Speicherzellenstruktur integriert sind, kann eine effektive Ausrichtung der Control-Gates und Floating-Gates in jeder Speicherstruktur deutlich die Größe des Speicherzelle-Bauelements reduzieren. Es ist anzumerken, dass das Floating-Gate-Material jedes Material sein kann, das sich zum Herstellen eines Floating-Gates eignet. In einem speziellen Aspekt kann das Floating-Gate-Material Polysilizium sein.
Wie in 4E gezeigt ist, steht in einem Aspekt das Control-Gate-Material 404 in direktem Kontakt mit der IPD-Schicht 414, steht die IPD-Schicht 414 in direktem Kontakt mit dem Metallmaterial 418, und steht das Metallmaterial 418 in direktem Kontakt mit dem Floating-Gate 420. Außerdem steht in einem weiteren Aspekt das Floating-Gate 420 in direktem Kontakt mit der IPD-Schicht 414. In einem weiteren Aspekt steht das Floating-Gate 420 in direktem Kontakt mit der ersten Isolatorschicht 406 und mit der zweiten Isolatorschicht 408. Des Weiteren sind in einem Aspekt das Floating-Gate 420 und das Control-Gate-Material 404 mindestens im Wesentlichen entlang Ebenen ausgerichtet, die durch Grenzen der ersten Isolatorschicht 406 und der zweiten Isolatorschicht 408 gebildet werden.
In Abhängigkeit von der Art des zu ätzenden Materials und der Art eines in einem bestimmten Ätzprozess eventuell verwendeten Ätzstopps können verschiedene Ätztechniken verwendet werden. Allgemein sind dem Fachmann verschiedene Nass- und Trockenreinigungsverfahren bekannt. In einigen beispielhaften Aspekten kann ein herkömmlicher Nass-DHF(Dilute Hydrofluoric Acid)-Ätz- oder Reinigungsätzprozess verwendet werden. In anderen Aspekten kann ein Trockenätz- oder Reinigungsprozess verwendet werden, wie zum Beispiel ohne Einschränkung ein auf einem selektiven Oxidfilm-Ätzen basierendes chemisches Ätzsystem mit plasmafreiem Gas unter Verwendung einer Certas-Maschine, wie sie von der Firma Tokyo Electron Limited (TEL) aus Japan angeboten wird, oder ein SiCoNi-Ätzprozess unter Verwendung einer Maschine von Applied Materials aus Santa Clara, Kalifornien, die mit einem HF+NH₃-Dampf/HF+NH₃-Plasma arbeitet. In einem speziellen Aspekt kann ein bestimmtes Material mit TMAH (Tetramethylammoniumhydroxid) von 0,1 % bis 10 % bei einer Temperatur von 10°C bis 100°C unter Verwendung einer Certas-Maschine geätzt werden. Eine beispielhafte chemische Zusammensetzung enthält <10 % TMAH, <2 % eines nicht-ionischen grenzflächenaktiven Mittels, pH-Puffer für einen Bereich von 8-10 und optional Chelatbildner und/oder Komplexbildner.
Zum Beispiel kann im Fall einer TiN-Metallschicht eine chemische Zusammensetzung mit SC1 brauchbar sein. Chemische Zusammensetzungen mit SC1 sind allgemein bekannt und enthalten oft eine Lösung aus NH₄OH, H₂O₂ und entionisiertem Wasser. Eine beispielhafte chemische Zusammensetzung enthält 28 % NH₄OH, 30 % H₂O₂ und entionisiertes Wasser in einem Verhältnis von 1:1:5 bei 70°C. In einem weiteren Aspekt kann ein APM-Ätzvorgang verwendet werden. Die Zusammensetzung von APM kann auch als 0,2:1,0 Gewichts-% ausgedrückt werden; das heißt 0,2 Gewichts-% NH₄OH und 1,0 Gewichts-% H₂O₂ und der Rest entionisiertes Wasser. Es ist zu beachten, dass die Metallschichtätzung für die Metallschicht selektiv ist und somit die IPD-Schicht in der Floating-Gate-Aussparung frei legt. Eine weitere Option ist PIRANHA, das in der Regel aus H₂O₂ (1 Teil) und H₂SO₄ (10 Teile) besteht und bei 120°C abläuft. In einem weiteren Aspekt ätzt Piranha auch TiN.
In einem weiteren Aspekt wird, wie in 5 gezeigt, ein Verfahren zum Herstellen einer 3D-NAND-Speicherstruktur oder eines 3D-NAND-Bauelements bereitgestellt, mitunter als eine Speicherzelle bezeichnet, die aufeinander ausgerichtete Floating- und Control-Gates aufweist. Ein solches Verfahren kann enthalten: 502 Ätzen eines Zellenpfeilergrabens in ein Zellenstapelsubstrat, das abwechselnde Schichten aus leitenden und isolierenden Materialien aufweist, die auf einer Select-Gate-Source-Region angeordnet sind, 504 Ätzen mehrerer Floating-Gate-Aussparungen in Seitenwände des Zellenpfeilergrabens, die auf die Schichten aus leitfähigem Material ausgerichtet sind, zum Freilegen eines Control-Gates in jeder Floating-Gate-Aussparung, 506 Ausbilden einer Interpoly-Dielektrikum(IPD)-Schicht in den mehreren Floating-Gate-Aussparungen entlang des Control-Gate-Materials und entlang der isolierenden Materialschichten, und 508 Abscheiden eines Metallnitridmaterials auf die IPD-Schicht in den mehreren Floating-Gate-Aussparungen. Das Verfahren kann des Weiteren enthalten: 510 Ätzen eines Abschnitts des Metallnitridmaterials von den mehreren Floating-Gate-Aussparungen zum Freilegen von Abschnitten der IPD-Schicht entlang der isolierenden Materialschichten, 512 Ätzen der IPD-Schicht von den mehreren Floating-Gate-Aussparungen zum Freilegen der isolierenden Materialschichten in jeder Floating-Gate-Aussparung, wobei das Metallnitridmaterial das Ätzen der IPD-Schicht entlang der mehreren Control-Gates maskiert, und 514 Abscheiden eines Floating-Gate-Materials in jede der mehreren Floating-Gate-Aussparungen.
Wie beschrieben wurde, kann dann entlang der Seitenwände des Grabens ein Tunneldielektrikum ausgebildet werden. Tunneldielektrika sind allgemein bekannt und können jedes isolierende Material sein, das als ein Tunneldielektrikum fungiert. Zu nicht-einschränkenden Beispielen können Oxide und Nitride wie zum Beispiel SiO2, SiON und dergleichen gehören. In einem Aspekt kann das Tunneldielektrikum ein Oxid sein, das behandelt wurde, um ein gleichmäßiges Wachstum auf Metallmaterialien zu ermöglichen. In einem speziellen Aspekt kann das Tunneldielektrikum ein DEP-Polyliner (30A) sein, der einer In-Situ-Steam-Generation (ISSG)-Oxidation unterzogen wurde. Im Anschluss an die Bildung des Tunneldielektrikums kann eine Liner-Schicht auf dem Tunneldielektrikum ausgebildet werden, und die Unterseite des Zellenpfeilergrabens kann einer Punch-Ätzung durch die Liner-Schicht und das Tunneldielektrikum hindurch unterzogen werden, um die Source-Schicht freizulegen. Ein Zellenpfeiler kann anschließend in den Zellenpfeilergraben abgeschieden werden, um ihn dadurch auszufüllen, wie in 2 gezeigt. In einem nicht-einschränkenden Aspekt kann der Zellenpfeiler ein Polysiliziummaterial sein.
Die resultierenden Bauelemente können eine Vielzahl verschiedener verbesserter Leistungseigenschaften aufweisen, die wenigstens teilweise auf das Vorhandensein des Metallschicht/Floating-Gate-Verbundmaterials oder auf die verbesserte Genauigkeit der Ausrichtung zwischen dem Floating-Gate und dem Control-Gate zurückzuführen sind. Zum Beispiel kann die Zugabe eines Metalls reduzieren oder verhindern, dass das Polysilizium in dem Floating-Gate verarmt, was besonders dann passieren kann, wenn ein Polysilizium-Floating-Gate weniger als 6 nm misst. Des Weiteren wird der Nutzen des Vorhandenseins des Metalls als das Polysilizium-Gate gemindert. Außerdem kann die verbesserte Genauigkeit der Ausrichtung der Control- und Floating-Gates das Program Slope um zwischen etwa 100 mV und etwa 200 mV verbessern.
In einem Beispiel kann eine Speicherstruktur, die mindestens im Wesentlichen aufeinander ausgerichtete Floating- und Control-Gates aufweist, enthalten: ein Control-Gate-Material, das zwischen einer ersten Isolatorschicht und einer zweiten Isolatorschicht angeordnet ist; ein Floating-Gate-Material, das zwischen der ersten Isolatorschicht und der zweiten Isolatorschicht angeordnet ist und mindestens im Wesentlichen auf das Control-Gate-Material ausgerichtet ist, wobei das Floating-Gate-Material eine Metallregion enthält; und eine Interpoly-Dielektrikum(IPD)-Schicht, die zwischen dem Control-Gate-Material und dem Floating-Gate-Material dergestalt angeordnet ist, dass die IPD-Schicht das Control-Gate-Material elektrisch von dem Floating-Gate-Material isoliert.
In einem Beispiel ist die Metallregion zwischen dem Floating-Gate-Material und der IPD-Schicht positioniert.
In einem Beispiel ist die Metallregion von der ersten Isolatorschicht und von der zweiten Isolatorschicht durch einen Abschnitt der IPD-Schicht getrennt.
In einem Beispiel steht das Control-Gate-Material in direktem Kontakt mit der IPD-Schicht, die IPD-Schicht steht in direktem Kontakt mit der Metallregion, und die Metallregion steht in direktem Kontakt mit dem Floating-Gate-Material.
In einem Beispiel steht das Floating-Gate-Material in direktem Kontakt mit der IPD-Schicht.
In einem Beispiel steht das Floating-Gate-Material in direktem Kontakt mit der ersten Isolatorschicht und mit der zweiten Isolatorschicht.
In einem Beispiel sind das Floating-Gate-Material und das Control-Gate-Material mindestens im Wesentlichen entlang Ebenen ausgerichtet, die durch Grenzen der ersten Isolatorschicht und der zweiten Isolatorschicht gebildet werden.
In einem Beispiel enthält das Metallmaterial ein Material, das aus folgender Gruppe ausgewählt ist: TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuOx, TaSiN, TaCON, TiCON, und Kombinationen davon.
In einem Beispiel enthält das Metallmaterial TiN.
In einem Beispiel besteht das Metallmaterial im Wesentlichen aus TiN.
In einem Beispiel hat die Metallregion eine Dicke von etwa 1 nm bis etwa 6 nm.
In einem Beispiel hat die Metallregion eine Dicke von etwa 15 % bis etwa 30 % der Dicke des Control-Gate-Materials.
In einem Beispiel kann eine 3D-NAND-Speicherzelle, die mindestens im Wesentlichen aufeinander ausgerichtete Floating- und Control-Gates aufweist, enthalten: ein Zellenstapelsubstrat, das abwechselnde Schichten von Leiter- und Isolator-Materialien aufweist, die auf einer Select-Gate-Source-Region angeordnet sind; einen Zellenpfeiler, der innerhalb des Zellenstapelsubstrats in einer im Wesentlichen senkrechten Ausrichtung mit Bezug auf die mehreren abwechselnden Schichten positioniert ist; und mehrere Speicherstrukturen, wie im vorliegenden Text angeführt, die in einer dreidimensionalen Konfiguration um einen Zellenpfeiler herum angeordnet sind, wobei die mehreren Speicherstrukturen auf die Leitermaterialschichten ausgerichtet und elektrisch mit diesen gekoppelt sind.
In einem Beispiel sind die mehreren Speicherstrukturen in Säulen um die Zellenpfeiler herum angeordnet.
In einem Beispiel bewegen sich die Floating-Gates im Größenbereich von etwa 3 nm bis etwa 10 nm.
In einem Beispiel kann ein Verfahren zum Herstellen einer Speicherstruktur, die aufeinander ausgerichtete Floating- und Control-Gates aufweist, enthalten: Bereitstellen eines Substrats, das ein Control-Gate-Material enthält, das zwischen einer ersten Isolatorschicht und einer zweiten Isolatorschicht angeordnet ist; Ätzen einer Floating-Gate-Aussparung in eine freiliegende Seite des Control-Gate-Materials; Ausbilden einer Interpoly-Dielektrikum(IPD)-Schicht in der Floating-Gate-Aussparung entlang des Control-Gate-Materials und entlang der ersten Isolatorschicht und der zweiten Isolatorschicht; Abscheiden eines Metallmaterials auf die IPD-Schicht in der Floating-Gate-Aussparung; Ätzen eines Abschnitts des Metallmaterials von der Floating-Gate-Aussparung zum Freilegen von Abschnitten der IPD-Schicht entlang der ersten Isolatorschicht und der zweiten Isolatorschicht; Ätzen der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht zum Freilegen der ersten Isolatorschicht und der zweiten Isolatorschicht, wobei das Metallmaterial das Ätzen der IPD-Schicht entlang des Control-Gates maskiert; und Abscheiden eines Floating-Gate-Materials in die Floating-Gate-Aussparung.
In einem Beispiel enthält das Abscheiden des Metallmaterials auf die IPD-Schicht in der Floating-Gate-Aussparung des Weiteren das Ausfüllen mindestens im Wesentlichen der gesamten Floating-Gate-Aussparung mit dem Metallmaterial.
In einem Beispiel enthält das Ätzen des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem Ätzmittel, das aus folgender Gruppe ausgewählt ist: NH₄OH/H₂O₂, NH₄OH/O₃, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
In einem Beispiel enthält das Ätzen des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem NH₄OH/H₂O₂-Gemisch.
In einem Beispiel enthält das Ätzen der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht des Weiteren das Ätzen mit einer Technik, die aus folgender Gruppe ausgewählt ist: Wasserstofffluorid, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
In einem Beispiel enthält das Ätzen der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht des Weiteren das Ätzen mit Wasserstofffluorid.
In einem Beispiel enthält das Metallmaterial ein Material, das aus folgender Gruppe ausgewählt ist: TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuOx, TaSiN, TaCON, TiCON, und Kombinationen davon.
In einem Beispiel enthält das Metallmaterial TiN.
In einem Beispiel hat das Metallmaterial eine Dicke von etwa 1 nm bis etwa 6 nm.
In einem Beispiel hat das Metallmaterial eine Dicke von etwa 15 % bis etwa 30 % der Dicke des Control-Gate-Materials.
In einem Beispiel kann ein Verfahren zum Herstellen einer 3D-NAND-Speicherzelle oder eines 3D-NAND-Bauelements, die bzw. das aufeinander ausgerichtete Floating- und Control-Gates aufweist, enthalten: Ätzen eines Zellenpfeilergrabens in ein Zellenstapelsubstrat, das abwechselnde Schichten aus leitenden und isolierenden Materialien aufweist, die auf einer Select-Source-Gate-Region angeordnet sind; Ätzen mehrerer Floating-Gate-Aussparungen in Seitenwände des Zellenpfeilergrabens, die auf die Schichten aus leitfähigem Material ausgerichtet sind, zum Freilegen eines Control-Gates in jeder Floating-Gate-Aussparung; Ausbilden einer Interpoly-Dielektrikum(IPD)-Schicht in den mehreren Floating-Gate-Aussparungen entlang des Control-Gate-Materials und entlang der isolierenden Materialschichten; Abscheiden eines Metallmaterials auf die IPD-Schicht in den mehreren Floating-Gate-Aussparungen; Ätzen eines Abschnitts des Metallmaterials von den mehreren Floating-Gate-Aussparungen zum Freilegen von Abschnitten der IPD-Schicht entlang der isolierenden Materialschichten; Ätzen der IPD-Schicht von den mehreren Floating-Gate-Aussparungen zum Freilegen der isolierenden Materialschichten in jeder Floating-Gate-Aussparung, wobei das Metallmaterial das Ätzen der IPD-Schicht entlang der mehreren Control-Gates maskiert; und Abscheiden eines Floating-Gate-Materials in jede der mehreren Floating-Gate-Aussparungen.
In einem Beispiel enthält das Abscheiden des Metallmaterials auf die IPD-Schicht in mehreren Floating-Gate-Aussparungen des Weiteren das Ausfüllen mindestens im Wesentlichen der gesamten Floating-Gate-Aussparung mit dem Metallmaterial in jeder der Floating-Gate-Aussparungen.
In einem Beispiel enthält das Ätzen des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem Ätzmittel, das aus folgender Gruppe ausgewählt ist: NH₄OH/H₂O₂, NH₄OH/O₃, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
In einem Beispiel enthält das Ätzen des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem NH₄OH/H₂O₂-Gemisch.
In einem Beispiel enthält das Ätzen der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht des Weiteren das Ätzen mit einer Technik, die aus folgender Gruppe ausgewählt ist: Wasserstofffluorid, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
In einem Beispiel enthält das Ausbilden der IPD-Schicht in den mehreren Floating-Gate-Aussparungen des Weiteren: Ausbilden der IPD-Schicht entlang der Seitenwände des Zellenpfeilergrabens; das Abscheiden des Metallmaterials auf die IPD-Schicht in den mehreren Floating-Gate-Aussparungen enthält des Weiteren das Abscheiden des Metallmaterials entlang der Seitenwände des Zellenpfeilergrabens; und das Abscheiden des Floating-Gate-Materials in den mehreren Floating-Gate-Aussparungen enthält das Abscheiden des Floating-Gate-Materials auf die Seitenwände des Zellenpfeilergrabens nach dem Fortätzen des Metallmaterials und der IPD-Schicht.
In einem Beispiel kann ein Verfahren, wie im vorliegenden Text angeführt, enthalten: Ausbilden einer Tunneldielektrikumschicht entlang der Seitenwände des Zellenpfeilergrabens; Ausbilden einer Liner-Schicht auf die Tunneldielektrikumschicht entlang der Seitenwände des Zellenpfeilergrabens; Punch-Ätzen einer Unterseite des Zellenpfeilergrabens durch die Liner-Schicht und die Tunneldielektrikumschicht zum Freilegen einer Source-Schicht des Substrats; und Ausfüllen des Zellenpfeilergrabens mit einen Polysiliziummaterial zum Ausbilden eines Zellenpfeilers.
In einem Beispiel enthält das Metallmaterial ein Material, das aus folgender Gruppe ausgewählt ist: TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuOx, TaSiN, TaCON, TiCON, und Kombinationen davon.
In einem Beispiel enthält das Metallmaterial TiN.

Claims

Speicherstruktur (102), die mindestens im Wesentlichen aufeinander ausgerichtete Floating- Gates (106) und Control-Gates (104) aufweist und Folgendes umfasst: ein Control-Gate-Material (104) das zwischen einer ersten Isolatorschicht (108) und einer zweiten Isolatorschicht (110) angeordnet ist; ein Floating-Gate-Material (106), das zwischen der ersten Isolatorschicht (108) und der zweiten Isolatorschicht (110) angeordnet ist und mindestens im Wesentlichen auf das Control-Gate-Material (104) ausgerichtet ist, wobei das Floating-Gate-Material eine Metallregion (112) enthält und wobei das Floating-Gate-Material (106) in direktem Kontakt mit der ersten Isolatorschicht (108) und mit der zweiten Isolatorschicht (110) steht; eine Interpoly-Dielektrikum-Schicht (114) , die zwischen dem Control-Gate-Material (104) und dem Floating-Gate-Material (106) dergestalt angeordnet ist, dass die Interpoly-Dielektrikum -Schicht (114) das Control-Gate-Material (104) elektrisch von dem Floating-Gate-Material (106) isoliert.
Speicherstruktur (102) nach Anspruch 1, wobei die Metallregion (112) zwischen dem Floating-Gate-Material (106) und der Interpoly-Dielektrikum -Schicht (114) positioniert ist.
Speicherstruktur (102) nach Anspruch 2, wobei die Metallregion (112)von der ersten Isolatorschicht (108) und von der zweiten Isolatorschicht (110) durch einen Abschnitt der Interpoly-Dielektrikum -Schicht (114) getrennt ist.
Speicherstruktur (102) nach Anspruch 2, wobei das Control-Gate-Material (104) in direktem Kontakt mit der Interpoly-Dielektrikum -Schicht (114) steht, die Interpoly-Dielektrikum -Schicht (114) in direktem Kontakt mit der Metallregion (112) steht, und die Metallregion (112) in direktem Kontakt mit dem Floating-Gate-Material (106) steht.
Speicherstruktur (102) nach Anspruch 4, wobei das Floating-Gate-Material (106) in direktem Kontakt mit der Interpoly-Dielektrikum -Schicht (114) steht.
Speicherstruktur (102) nach Anspruch 1, wobei das Floating-Gate-Material (106) und das Control-Gate-Material (104) mindestens im Wesentlichen entlang Ebenen ausgerichtet sind, die durch Grenzen der ersten Isolatorschicht (108) und der zweiten Isolatorschicht (110) gebildet werden.
Speicherstruktur (102) nach Anspruch 1, wobei das Metallregion (112) ein Material enthält, das aus folgender Gruppe ausgewählt ist: TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuOx, TaSiN, TaCON, TiCON, und Kombinationen davon.
Speicherstruktur (102) nach Anspruch 1, wobei das Metallregion (112) TiN enthält.
Speicherstruktur (102) nach Anspruch 1, wobei die Metallregion (112) eine Dicke von etwa 1 nm bis etwa 6 nm hat.
Speicherstruktur (102) nach Anspruch 1, wobei die Metallregion (112) eine Dicke von etwa 15 % bis etwa 30 % der Dicke des Control-Gate-Materials (106) hat.
3D-NAND-Speicherstruktur (202), die mindestens im Wesentlichen aufeinander ausgerichtete Floating- Gates (224) und Control-Gates (206) aufweist und Folgendes umfasst: ein Zellenstapelsubstrat (204), das abwechselnde Schichten von Leitermaterialien (206) und Isolatormaterialien (208) aufweist, die auf einer Select-Gate-Source-Region (210) angeordnet sind; einen Zellenpfeiler (216), der innerhalb des Zellenstapelsubstrats (204) in einer im Wesentlichen senkrechten Ausrichtung mit Bezug auf die mehreren abwechselnden Schichten positioniert ist; und mehrere Speicherstrukturen (102) nach Anspruch 1, die in einer dreidimensionalen Konfiguration um einen Zellenpfeiler (216) herum angeordnet sind, wobei die mehreren Speicherstrukturen (102) auf die Leitermaterialschichten (206) ausgerichtet und elektrisch mit diesen gekoppelt sind.
Speicherstruktur (202) nach Anspruch 11, wobei die mehreren Speicherstrukturen (102) in Säulen um die Zellenpfeiler (216) herum angeordnet sind.
Speicherstruktur (202) nach Anspruch 11, wobei sich die Floating-Gates (224) im Größenbereich von etwa 3 nm bis etwa 10 nm bewegen.
Verfahren zum Herstellen einer Speicherstruktur, die aufeinander ausgerichtete Floating-Gates und Control-Gates aufweist und Folgendes umfasst: Bereitstellen eines Substrats (302), das ein Control-Gate-Material enthält, das zwischen einer ersten Isolatorschicht und einer zweiten Isolatorschicht angeordnet ist; Ätzen (304) einer Floating-Gate-Aussparung in eine freiliegende Seite des Control-Gate-Materials; Ausbilden (306) einer Interpoly-Dielektrikum-Schicht in der Floating-Gate-Aussparung entlang des Control-Gate-Materials und entlang der ersten Isolatorschicht und der zweiten Isolatorschicht; Abscheiden (308) eines Metallmaterials auf die Interpoly-Dielektrikum -Schicht in der Floating-Gate-Aussparung; Ätzen (310) eines Abschnitts des Metallmaterials von der Floating-Gate-Aussparung zum Freilegen von Abschnitten der Interpoly-Dielektrikum -Schicht entlang der ersten Isolatorschicht und der zweiten Isolatorschicht; Ätzen (312) der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht zum Freilegen der ersten Isolatorschicht und der zweiten Isolatorschicht, wobei das Metallmaterial das Ätzen der Interpoly-Dielektrikum -Schicht entlang des Control-Gates maskiert; und Abscheiden (314) eines Floating-Gate-Materials in die Floating-Gate-Aussparung.
Verfahren nach Anspruch 14, wobei das Abscheiden des Metallmaterials (308) auf die Interpoly-Dielektrikum -Schicht in der Floating-Gate-Aussparung des Weiteren das Ausfüllen mindestens im Wesentlichen der gesamten Floating-Gate-Aussparung mit dem Metallmaterial enthält.
Verfahren nach Anspruch 14, wobei das Ätzen (310) des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem Ätzmittel enthält, das aus folgender Gruppe ausgewählt ist: NH₄OH/H₂O₂, NH₄OH/O₃, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
Verfahren nach Anspruch 14, wobei das Ätzen (310) des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem NH₄OH/H₂O₂-Gemisch enthält.
Verfahren nach Anspruch 14, wobei das Ätzen (312) der Interpoly-Dielektrikum -Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht des Weiteren das Ätzen mit einer Technik enthält, das aus folgender Gruppe ausgewählt ist: Wasserstofffluorid, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
Verfahren nach Anspruch 14, wobei das Ätzen (312) der Interpoly-Dielektrikum -Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht des Weiteren das Ätzen mit Wasserstofffluorid enthält.
Verfahren nach Anspruch 14, wobei das Metallmaterial ein Material enthält, das aus folgender Gruppe ausgewählt ist: TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuOx, TaSiN, TaCON, TiCON, und Kombinationen davon.
Verfahren nach Anspruch 14, wobei das Metallmaterial TiN enthält.
Verfahren nach Anspruch 14, wobei das Metallmaterial eine Dicke von etwa 1 nm bis etwa 6 nm hat.
Verfahren nach Anspruch 14, wobei das Metallmaterial eine Dicke von etwa 15 % bis etwa 30 % der Dicke des Control-Gate-Materials hat.
Verfahren zum Herstellen einer 3D-NAND-Speicherstruktur, die aufeinander ausgerichtete Floating-Gates und Control-Gates aufweist und Folgendes umfasst: Ätzen (502) eines Zellenpfeilergrabens in ein Zellenstapelsubstrat, das abwechselnde Schichten aus leitenden und isolierenden Materialien aufweist, die auf einer Select-Gate-Source-Region angeordnet sind; Ätzen (504) mehrerer Floating-Gate-Aussparungen in Seitenwände des Zellenpfeilergrabens, die auf die Schichten aus leitfähigem Material ausgerichtet sind, zum Freilegen eines Control-Gates in jeder Floating-Gate-Aussparung; Ausbilden(506) einer Interpoly-Dielektrikum-Schicht in den mehreren Floating-Gate-Aussparungen entlang des Control-Gate-Materials und entlang der isolierenden Materialschichten; Abscheiden (508) eines Metallmaterials auf die Interpoly-Dielektrikum -Schicht in den mehreren Floating-Gate-Aussparungen; Ätzen (510) eines Abschnitts des Metallmaterials von den mehreren Floating-Gate-Aussparungen zum Freilegen von Abschnitten der Interpoly-Dielektrikum -Schicht entlang der isolierenden Materialschichten; Ätzen (512) der Interpoly-Dielektrikum -Schicht von den mehreren Floating-Gate-Aussparungen zum Freilegen der isolierenden Materialschichten in jeder Floating-Gate-Aussparung, wobei das Metallmaterial das Ätzen der Interpoly-Dielektrikum -Schicht entlang der mehreren Control-Gates maskiert; und Abscheiden (514) eines Floating-Gate-Materials in jede der mehreren Floating-Gate-Aussparungen.
Verfahren nach Anspruch 24, wobei das Abscheiden (508) des Metallmaterials auf die Interpoly-Dielektrikum -Schicht in mehreren Floating-Gate-Aussparungen des Weiteren das Ausfüllen mindestens im Wesentlichen der gesamten Floating-Gate-Aussparung mit dem Metallmaterial in jeder der Floating-Gate-Aussparungen enthält.
Verfahren nach Anspruch 25, wobei das Ätzen (510) des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem Ätzmittel enthält, das aus folgender Gruppe ausgewählt ist: NH₄OH/H₂O₂, NH₄OH/O₃, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
Verfahren nach Anspruch 24, wobei das Ätzen (510) des Abschnitts des Metallmaterials des Weiteren das Ätzen des Metallmaterials mit einem NH₄OH/H₂O_2-Gemisch enthält.
Verfahren nach Anspruch 24, wobei das Ätzen (512) der IPD-Schicht von der ersten Isolatorschicht und der zweiten Isolatorschicht des Weiteren das Ätzen mit einer Technik enthält, die aus folgender Gruppe ausgewählt ist: Wasserstofffluorid, heiße Phosphorsäure, HF/O₃, HF/H₂O₂, HF-Dampf, NH₃-Dampf, H₂SO₄/H₂O₂ oder HF/HNO₃.
Verfahren nach Anspruch 24, wobei: das Ausbilden (506) der Interpoly-Dielektrikum -Schicht in den mehreren Floating-Gate-Aussparungen des Weiteren das Ausbilden der Interpoly-Dielektrikum -Schicht entlang der Seitenwände des Zellenpfeilergrabens enthält; das Abscheiden (508)des Metallmaterials auf die Interpoly-Dielektrikum -Schicht in den mehreren Floating-Gate-Aussparungen des Weiteren das Abscheiden des Metallmaterials entlang der Seitenwände des Zellenpfeilergrabens enthält; und das Abscheiden (514) des Floating-Gate-Materials in den mehreren Floating-Gate-Aussparungen das Abscheiden des Floating-Gate-Materials auf die Seitenwände des Zellenpfeilergrabens nach dem Fortätzen des Metallmaterials und der Interpoly-Dielektrikum -Schicht enthält.
Verfahren nach Anspruch 24, das des Weiteren Folgendes umfasst: Ausbilden einer Tunneldielektrikumschicht entlang der Seitenwände des Zellenpfeilergrabens; Ausbilden einer Liner-Schicht auf der Tunneldielektrikumschicht entlang der Seitenwände des Zellenpfeilergrabens; Punch-Ätzen einer Unterseite des Zellenpfeilergrabens durch die Liner-Schicht und die Tunneldielektrikumschicht zum Freilegen einer Source-Schicht des Substrats; und Ausfüllen des Zellenpfeilergrabens mit einen Polysiliziummaterial zum Ausbilden eines Zellenpfeilers.
Verfahren nach Anspruch 24, wobei das Metallmaterial ein Material enthält, das aus folgender Gruppe ausgewählt ist: TiN, TiCN, TaN, TiSiN, WSix, RuTiN, RuOx, TaSiN, TaCON, TiCON, und Kombinationen davon.
Verfahren nach Anspruch 24, wobei das Metallmaterial TiN enthält.